存储器装置中的峰值电力管理的制作方法

1.本公开的实施例大体上涉及存储器装置和存储器装置的操作，且更确切地说，涉及存储器装置的电力预算。


背景技术：

2.存储器装置通常提供为计算机或其它电子装置中的内部电路、半导体电路、集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(ram)、动态随机存取存储器(dram)或同步动态随机存取存储器(sdram)等等。非易失性存储器可在不被供电时保持所存储数据，且包含快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)、电阻可变存储器，例如相变随机存取存储器(pcram)、电阻式随机存取存储器(rram)、磁阻式随机存取存储器(mram)或三维(3d)xpoint
tm
存储器等等。
3.快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管、浮动栅极或电荷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含nand和nor架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在nor架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在nand架构中，阵列的一串中的每一存储器单元的漏极在源极线与数据线之间以源极到漏极方式串联耦合在一起。
4.在一些nand存储器裸片中，实施峰值电力管理(ppm)逻辑以控制存储器裸片中的峰值电力消耗。现有ppm设计集中于存储器阵列操作，例如擦除、对阵列进行编程、读取阵列或独立字线读取(iwl)。这些设计并不考虑在通往或始于存储器阵列的数据路径中与存储器阵列操作一起使用的高速缓存器的高速缓存操作中的电流，所述高速缓存操作例如从高速缓存器读取数据模式并将数据模式写入到高速缓存器。在常规实践中，仅保留用于高速缓存操作操作的足够预算，这降低了nand存储器阵列操作的效率。举例来说，在通用快闪存储(ufs)装置实施方案中，可将20％到50％的800ma系统预算分配到nand高速缓存操作，而不考虑高速缓存操作的实际电流使用。


技术实现要素：

5.一方面，本公开涉及一种存储器装置，其包括：存储器裸片，其包含：存储器阵列；高速缓存器，其用以将数据保存在通往或始于存储器阵列的数据路径中；以及控制器，其包含处理电路系统，所述处理电路系统包含一或多个处理器，控制器配置成执行操作，所述操作包含：通过使用从数据路径接收到的标识对数据执行的高速缓存操作的开始的第一旗标和从数据路径接收到的标识高速缓存操作的结束的第二旗标来控制用于高速缓存器和存储器阵列的电力预算。
6.另一方面，本公开涉及一种存储器装置，其包括：输入节点，其接收电源电压；以及多个存储器裸片，其耦合到输入节点从而形成峰值电力管理群组，其中多个存储器裸片中的每一存储器裸片包含：存储器阵列；高速缓存器，其用以将数据保存在通往或始于存储器阵列的数据路径中；控制器，其包含处理电路系统，所述处理电路系统包含一或多个处理器，控制器配置成执行操作，所述操作包含：通过使用从数据路径接收到的标识对数据执行的高速缓存操作的开始的第一旗标和从数据路径接收到的标识高速缓存操作的结束的第二旗标来控制用于高速缓存器和存储器阵列的电力预算；以及连接件，其将关于电力预算的数据输出到峰值电力管理群组的一或多个其它存储器裸片。
7.又一方面，本公开涉及一种控制存储器装置中的峰值电力管理的方法，所述方法包括：监测通往或始于存储器裸片的存储器阵列的数据路径，所述数据路径包含用以保存数据的高速缓存器；在存储器裸片的逻辑电路系统处使用从数据路径接收到的第一旗标来标识对数据执行的高速缓存操作的开始；在存储器裸片的逻辑电路系统处使用从数据路径接收到的第二旗标来标识高速缓存操作的结束；以及在存储器裸片的逻辑电路系统中使用高速缓存操作的开始和结束控制用于高速缓存器和存储器阵列的电力预算。
附图说明
8.未必按比例绘制的图式通过实例而非作为限制大体上说明本文件中论述的各种实施例。
9.图1示出根据各种实施例的存储器装置封装对于系统电力管理集成电路的实例关系，所述系统电力管理集成电路经由系统印刷电路板将电源电压提供到存储器装置封装。
10.图2示出根据各种实施例的经由接口耦合到处理装置的实例存储器裸片。
11.图3为根据各种实施例的峰值电力管理对于电流预算的实例功能表示的实例，所述电流预算考虑与存储器阵列操作相关联的高速缓存器的电流预算连同存储器裸片的存储器操作的电流预算。
12.图4示出根据各种实施例的用以维持存储器裸片的电流预算的延迟滤波器的实例用途。
13.图5示出根据各种实施例的经由接口和反馈连接件耦合到处理装置的实例存储器裸片。
14.图6到8展示根据各种实施例的用于沿着反馈连接件将信号从存储器裸片反馈到处理装置的实例反馈节点。
15.图9为根据各种实施例的示出一组存储器裸片外部的实例存储器控制器的框图，其中存储器控制器布置成从这些存储器裸片中的一或多者接收反馈信号。
16.图10到13示出根据各种实施例的对于高速缓存器电流和存储器阵列操作，来自存储器裸片的就绪/忙碌衬垫的指示符信号或信号对于暂停将数据从处理器装置的接口输出到存储器裸片的实例用途。
17.图14为根据各种实施例的控制存储器装置中的峰值电力管理的实例方法的流程图。
18.图15示出根据各种实施例的具有构造有存储器裸片的一或多个存储器装置的实例机器的实施例的框图，所述存储器裸片具有用于峰值电力管理的逻辑管理。
具体实施方式
19.以下详细描述参考借助于图示展示可实施的各种实施例的附图。足够详细地描述这些实施例以使得所属领域的技术人员能够实践这些及其它实施例。可利用其它实施例，且可对这些实施例作出结构性、逻辑、机械和电性改变。各个实施例不必互相排斥，因为一些实施例可以与一个或多个其它实施例组合以形成新的实施例。因此，以下详细描述不应被视为具有限制意义。
20.通过解码器存取快闪存储器装置的nor和nand快闪架构半导体存储器阵列两者，所述解码器通过选择耦合到特定存储器单元的栅极的存取线(wl)来激活特定存储器单元。在nor架构半导体存储器阵列中，一旦被激活，选定存储器单元便将其数据值置于数据线上，从而依据特定单元编程的状态而使不同电流流动。在nand架构半导体存储器阵列中，将相对较高偏压电压施加到漏极侧选择栅极(sgd)线。以指定传递电压(例如，vpass)驱动耦合到每一群组的未选定存储器单元的栅极的存取线，以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储数据值限制的方式传递电流)。电流接着通过每一串联耦合的群组在源极线与数据线之间的线中流动，仅受每一群组的选定存储器单元限制，从而将选定存储器单元的电流编码数据值置于数据线上。
21.nor或nand架构半导体存储器阵列中的每一快闪存储器单元可被单独地或共同地编程到一个或数个编程状态。举例来说，单层级单元(slc)可表示两个编程状态(例如，1或0)中的一个，从而表示一位数据。快闪存储器单元也可以表示两个以上编程状态，从而允许制造较高密度的存储器而不增加存储器单元的数目，因为每个单元可以表示多于一个二进制数字(例如，多于一位)。这类单元可被称为多状态存储器单元、多数字单元或多层级单元(mlc)。在某些实例中，mlc已被称为每单元可存储两位数据(例如，四个编程状态中的一个)的存储器单元。mlc在本文中在其更广泛的上下文中用以指代每单元可存储多于一位数据(即，可表示大于两个编程状态)的任何存储器单元。本文中，每单元可存储两位数据(例如，四个编程状态中的一个)的存储器单元可称为双层级单元(dlc)。三层级单元(tlc)可以指每单元可存储三位数据(例如，八个编程状态中的一个)的存储器单元。四层级单元(qlc)每单元可存储四位数据，且五层级单元(plc)每单元可存储5位数据。
22.在各种实施例中，存储器裸片，例如nand存储器裸片的ppm逻辑可构造成考虑和管理高速缓存操作的电流使用情况以及存储器操作的电流使用情况。对高速缓存操作的电流使用情况的考虑可提供存储器裸片的经增强操作，因为使用沿数据路径的电流的高速缓存操作的部分由电源电压vcc供电，所述电源电压还将电流供应到存储器阵列操作。与可就峰值预算而言分配的共同电源相关联的电流预算由高速缓存操作和存储器阵列操作共享。
23.当数据路径速度增加到1200mt/s、1600mt/s或甚至更高时，高速缓存操作是不可忽略的。举例来说，具有四个数据信道(icc4w)的写入数据高速缓存器电流在1600mt/s下可为92ma，而其在800mt/s下可为52ma。具有四个数据信道(icc4r)的读取数据高速缓存器电流在1600mt/s下可为152ma，而其在800mt/s下可为82ma。明显的趋势是在高速缓存操作中增加电源电流(icc)的使用。举例来说，对于关于在关于ufs系统的vcc电力轨的移动分配中具有800ma的峰值电力预算的ufs系统的以上电流值，icc高速缓存器电流接近峰值电力预算的20％。
24.在常规nand设计中，存在通过电力轨开关将数据路径从vccq电源移动到vcc电源
以解决可靠性问题且在不高价改进晶体管的情况下获得快速晶体管性能的趋势。vcc为用于存储器裸片的核心的电源电压，且vccq为用于存储器裸片的输入和输出(i/o)的电源电压。此趋势还可强调vcc电力轨峰值电力预算，这可导致将额外iccq4w和iccq4r移动到icc预算中。举例来说，具有四个信道的iccq4w可在1600mt/s下升高到164ma，而具有四个信道的iccq4r可在1600mt/s下升高到360ma。同样，假设800ma峰值电力预算用于ufs系统，这指示额外高速缓存器电流约为ufs系统峰值电力预算的45％的趋势。
25.常规系统设计从总峰值电力预算保留用于高速缓存操作的电流。举例来说，可从四个信道装置的所有预算保留100ma，其中仅将100ma的总预算分配到nand存储器裸片中的ppm管理器。此方法仍适用于800mt/s的四个信道存储器，因为例如100ma仅是800ma的总预算的12.5％，使得对于运行四到八个作用存储器裸片的700ma预算，ppm仍有效。在另一情况下，总高速缓存器电流可为系统峰值电力预算的50％。然而，如果高速缓存器电流为系统峰值电力预算的50％，那么ppm可具有问题。高速缓存器电流操作的周期对于大多数阵列操作来说较短，例如10μs级，取决于速度，其可为数十或数百微秒。如果系统设计保留50％的高速缓存器电流预算，那么其使得ppm低效，而相关联高速缓存操作时间仅为约10μs。通过保留高速缓存器电流预算，由于高速缓存操作时间短，ppm将浪费大量预算。
26.在各种实施例中，管理电力预算的方法可包含结合存储器裸片的存储器阵列的管理操作管理存储器裸片的ppm逻辑中的高速缓存操作的执行程序。程序可包含考虑数据路径中用于由ppm逻辑进行写入或读取高速缓存操作所用以增加存储器裸片中的ppm效率的电流。在各种实施例中，ppm管理器可构造成监测关键电路块或命令状态机以检测数据路径中用于写入的高速缓存写入操作的开始和结束。另外，ppm管理器可构造成监测关键电路块或命令状态机以检测用于读取的高速缓存读取操作的开始和结束。关键信号可由存储器裸片的ppm管理器监测、检测或发送到所述ppm管理器，且用于参与用于存储器裸片的预算保留和ppm策略。对于以ppm群组形式布置在一起的存储器裸片，ppm群组中的存储器裸片可有效地使用所有峰值电力预算。
27.图1示出存储器装置封装103对于系统电力管理集成电路(pmic)101的实例关系的实施例，所述系统电力管理集成电路经由系统印刷电路板(pcb)102将vcc提供到存储器装置封装103。存储器装置封装103包含位于衬底104上的可充当封装中的内部pcb的存储器裸片105-1、105-2、105-3、105-4、105-5、105-6、105-7和105-8。尽管展示八个存储器裸片，但存储器装置封装可包含多于或少于八个存储器裸片。存储器裸片105-1、105-2、105-3、105-4、105-5、105-6、105-7和105-8可布置为两层或两组存储器裸片。第一组可包含通过线接合件，例如线接合件114-1耦合到衬底104的存储器裸片105-1、105-2、105-3和105-4，其中衬底104将导电性提供到系统pcb 102。例如线接合件114-1的线接合件可提供用于存储器裸片105-1、105-2、105-3和105-4的操作的信道。第二组可包含通过线接合件，例如线接合件114-2耦合到衬底104的存储器裸片105-5、105-6、105-7和105-8，其中衬底104将导电性提供到系统pcb 102。例如线接合件114-2的线接合件可提供用于存储器裸片105-5、105-6、105-7和105-8的操作的另一信道。在图1的实例中，存储器裸片的存储器装置封装具有可并行操作的两个信道。在其它实例中，堆叠的存储器装置可经由衬底通孔(“tsv”)互连；其中堆叠中的选定裸片经连接以操作为单独信道。在一些此类实例中，堆叠裸片tsv可与衬底104上或衬底内的触点连接，或与衬底104与堆叠裸片之间的逻辑接口裸片(或组合件)连
接。
28.vcc被供应到存储器裸片105-1、105-2、105-3、105-4、105-5、105-6、105-7和105-8。用于对存储器裸片105-1、105-2、105-3、105-4、105-5、105-6、105-7和105-8中的每一者执行的高速缓存操作和存储器操作的电流由为电阻源的vcc外部衬垫和vcc线接合件提供。由于此类电阻，存储器裸片的级联之间可存在电压降，这可影响可用于不同级联电平的存储器裸片的高速缓存器和存储器阵列操作的电流。存储器裸片105-1、105-2、105-3、105-4、105-5、105-6、105-7和105-8当中的电流预算的管理可由每一存储器裸片上的ppm逻辑管理处置以共享存储器裸片当中的电流预算。
29.图2示出经由接口215耦合到处理装置210的实例存储器裸片205-1的实施例。存储器裸片205-1还耦合到另一存储器裸片205-n。虽然未展示，但存储器裸片205-1可耦合到其它存储器裸片。这些存储器裸片可为nand存储器裸片，其中接口215为开放nand快闪接口(onfi)。存储器裸片205-1、存储器裸片205-n和耦合到存储器裸片205-1的其它存储器裸片可布置在存储器装置封装中，例如图1的存储器装置封装103。为了易于论述存储器裸片205-1，图2中未展示存储器装置封装。处理装置210可在含有存储器裸片205-1的存储器装置封装的外部。处理装置210可包含具有一或多个处理器的处理电路系统，其中处理装置210配置成执行操作以对存储器裸片205-1和与存储器裸片205-1相关联的其它存储器裸片进行写入和读取。处理装置210可面向用户装置以与存储器裸片205-1和与存储器裸片205-1相关联的其它存储器裸片交互。
30.除其它组件之外，存储器裸片205-1还可包含解串器电路系统206、页缓冲器208、存储器阵列212、与指令232相关联的存储器控制器230、将存储器阵列212耦合到存储器控制器233的电路系统233、感测放大器209、串行器电路系统207、时序逻辑211、具有控制器222-1以及相关联指令224-1的ppm逻辑管理220-1。电路系统233可以用cmos(互补金属氧化物半导体)电路系统或其等效物实施。为了易于论述用以控制用于存储器裸片205-1的高速缓存操作和存储器阵列操作的电流预算的组件和功能，未展示存储器裸片205-1的其它组件。可关于ppm逻辑管理220-1实施控制控制预算的组件和功能。
31.除控制器222-1和指令224-1之外，ppm逻辑管理220-1还可包含逻辑电路和寄存器。逻辑电路和寄存器可用于从存储器裸片205-1的其它组件接收信号。控制器222-1可包含处理电路系统，且可配置成通过执行指令224-1而执行存储器裸片205-1的峰值电力管理操作，所述处理电路系统包含一或多个处理器。ppm逻辑管理220-1的执行操作可包含利用位于具有存储器裸片205-1的存储器装置封装中的其它存储器裸片的其它ppm逻辑管理组件传送电流预算。举例来说，存储器裸片205-n可包含可类似于存储器裸片205-1的控制器222-1和指令224-1操作的控制器222-n和指令224-n。控制器222-1可为ppm逻辑管理220-1的专用控制器。替代地，控制器222-1可为用于存储器裸片205-1的控制器，所述控制器利用专用于对存储器裸片205-1执行峰值电力管理的指令224-1处置存储器阵列212的操作。ppm逻辑管理220-1可为处置所有ppm相关项目的专用状态机。
32.对于对存储器裸片205-1的存储器阵列212的写入操作，在解串器电路系统206处从接口215作为串行数据接收到的数据作为数据路径上的并行数据输出到页缓冲器208以用于对存储器阵列212进行编程。额外电路系统可沿着从解串器电路系统206到页缓冲器208的数据路径定位。与存储器裸片205-1中的传播速度相比，存储器阵列212编程速度相对
较慢。另外，在存储器阵列212被布置为具有mlc的存储器阵列的情况下，对存储器阵列212进行编程涉及更多操作。为了解决将数据编程到存储器阵列212中的复杂性，当其它数据加载到存储器阵列212中时，在页缓冲器208中接收并保存数据。页缓冲器208提供高速缓存器以允许在数据传输之前加载额外数据以用于数据下一次编程到存储器阵列212中以增强性能。与页缓冲器208的高速缓存操作相关联的是使用提供到使用vcc的存储器裸片205-1的电力的电流消耗。
33.对于来自存储器裸片205-1的存储器阵列212的读取操作，将数据从存储器阵列212提供到感测放大器209。当从存储器阵列212加载数据时，数据保存在感测放大器209中。感测放大器209提供高速缓存器以允许在数据传输之前从存储器裸片205-1收集数据。加载到感测放大器209中的数据被发送到串行器电路系统207，所述串行器电路系统可将数据串行化以用于输出到接口215。额外电路系统可沿着从感测放大器209到串行器电路系统206的数据路径定位。与感测放大器209的高速缓存操作相关联的是使用提供到存储器裸片205-1的电力的电流消耗。
34.对于写入和读取高速缓存操作，沿着接口215与存储器阵列212之间的数据路径的命令状态机或电路可提供待由ppm逻辑管理220-1监测的信号。关于存储器裸片205-1中的写入和读取高速缓存操作的信号的使用可提供将写入和读取高速缓存操作中的电流使用情况的信息传递到ppm逻辑管理220-1的机制。ppm逻辑管理220-1可对于电流使用情况更新其使用的参数且更新高速缓存操作和存储器阵列操作的状态。ppm逻辑管理220-1可实施为预测峰值电力管理器(pppm)的逻辑管理。数字pppm是用于通过控制器/固件/逻辑跟踪峰值电力消耗且提供对控制器/固件/逻辑的效率的强调的机制。pppm特征的使用可用多裸片配置来实施，其中各种操作同时在多个裸片上运行。pppm管理器可在存储器裸片内通信，且在总峰值电力大于预期的情况下暂停操作或达到低峰值电力模式。ppm逻辑管理220-1可与例如存储器裸片205-n的其它存储器裸片通信，以共享关于用于高速缓存和存储器阵列操作的电流预算的信息。基于使用信号更新电流预算，ppm逻辑管理220-1可将反馈提供到存储器控制器230以控制存储器阵列212内的写入和读取操作。
35.对于写入高速缓存操作，例如解串器电路系统206可用于标识写入高速缓存操作的开始，且页缓冲器208可用于标识写入高速缓存操作的停止。对输入到解串器电路系统206的时序模式中的第一指定事件的标识可用于产生沿着路径216从解串器电路系统206到ppm逻辑管理220-1的信号。此信号提供从数据路径接收到的标识对写入操作的数据执行的写入高速缓存操作的开始的第一旗标。对输入到页缓冲器208的时序模式中的第二指定事件的标识可用于产生沿着路径218从页缓冲器208到ppm逻辑管理220-1的信号。此信号提供从数据路径接收到的标识对写入操作的数据执行的写入高速缓存操作的结束的第二旗标。比较电路可用于标识第一和第二指定事件的发生。通过将信号沿着路径221提供到ppm逻辑管理220-1，存储器裸片205-1的时序逻辑211可用作高速缓存操作的监测器。时序逻辑211可用于标识写入高速缓存操作中的数据输入的接口时序模式。替代地，通过将信号沿着路径223提供到ppm逻辑管理220-1，命令状态机213可用作高速缓存操作的监测器。确定写入操作的开始和停止高速缓存操作不受解串器电路系统206和页缓冲器208的使用的限制。从接口215到存储器阵列212的数据路径中的其它电路可用于参与存储器裸片205-1的ppm。
36.对于读取高速缓存操作，例如感测放大器209可用于标识读取高速缓存操作的开
始，且串行器电路系统207可用于标识读取高速缓存操作的停止。对输入到存储器裸片205-1的时序模式中的第一指定事件的标识可用于产生沿着路径219从感测放大器209到ppm逻辑管理220-1的信号。此信号提供从数据路径接收到的标识对读取操作的数据执行的读取高速缓存操作的开始的第一旗标。对输入到存储器裸片205-1的时序模式中的第二指定事件的标识可用于产生沿着路径217从串行器电路系统207到ppm逻辑管理220-1的信号。此信号提供从数据路径接收到的标识对读取操作的数据执行的读取高速缓存操作的结束的第二旗标。比较电路可用于标识第一和第二指定事件的发生。通过将信号沿着路径221提供到ppm逻辑管理220-1，存储器裸片205-1的时序逻辑211可用作高速缓存操作的监测器。时序逻辑211可用于标识读取高速缓存操作中的数据输出的接口时序模式。替代地，通过将信号沿着路径223提供到ppm逻辑管理220-1，命令状态机213可用作高速缓存操作的监测器。确定读取操作的开始和停止高速缓存操作不受感测放大器209和串行器电路系统207的使用的限制。从存储器阵列212到接口215的数据路径中的其它电路可用于参与存储器裸片205-1的ppm
37.ppm逻辑管理220-1使用用于写入高速缓存操作和读取高速缓存操作的旗标作为在相应高速缓存操作中正使用电流的确定。在所标识的高速缓存操作期间所使用的电流量可被视为存储或硬编码于ppm逻辑管理220-1中的固定量。替代地，可使用由ppm逻辑管理220-1存取的查找表，其中查找表具有基于用于相应写入或读取高速缓存操作的数据路径的经编程时序模式或速度的电流值。在产生用于高速缓存操作的旗标时，可使用来自时序逻辑211的信号选择查找表中的值。
38.除了在与操作存储器阵列212相关联的高速缓存操作中从数据路径接收旗标之外，ppm逻辑管理220-1还从存储器控制器230接收关于存储器阵列操作的信息。使用所接收的旗标和所接收的来自存储器控制器230的信息，ppm逻辑管理220-1可在写入操作中监测与存储器阵列212和页缓冲器208相关联的操作，且在读取操作中监测与存储器阵列212和感测放大器209相关联的操作，且计算存储器阵列和相应高速缓存器所使用的总峰值电力。可就电流而言计算此总峰值电力。可避免与用于由外部用户装置高速缓存到存储器装置的单独保留的电流预算相关联的活动。
39.高速缓存操作和存储器阵列操作可同时操作。由于存储器裸片205-1具有在存储器裸片205-1的操作期间提供的恒定vcc，因此峰值电流是待根据预算管理的参数。在存储器阵列212的编程期间，使用伴随着相对较高电流的周期和相对较低电流的周期的脉冲。考虑高速缓存操作和存储器阵列操作的总电流，存储器裸片205-1上的ppm逻辑管理220-1可使用高电流峰值时间和低电流峰值时间以在允许数据在存储器阵列212中移动时交错。ppm逻辑管理220-1与存储器控制器230通信以控制存储器阵列212中的数据移动的交错或暂停。
40.存储器控制器230可包含处理电路系统，且可配置成通过执行指令232对存储器阵列212执行操作，所述处理电路系统包含一或多个处理器。具有指令232的存储器控制器230可构造为用于存储器裸片205-1的固件以控制存储器阵列212的功能。存储器控制器230可为专用可编程控制器以作为固件操作，或可为用于存储器裸片205-1的主存储器控制器以根据指令232执行操作。可编程存储器控制器230中的固件代码用于实施阵列读取和编程操作，在进入“高电流峰值”操作之前对ppm逻辑管理状态机作出请求。ppm逻辑管理220依据总
体系统电流预算确认操作或使其处于待考虑状态，所述总体系统电流预算可包含与存储器裸片205-1一起布置在存储器装置封装中的其它存储器裸片的电流预算。在其它实例中，由存储器控制器230执行的指令的至少一些部分可存储在其它存储器结构中且例如加载到存储器控制器230的本地存储器中以用于执行。存储器控制器230在执行指令232中的代码之前等待，直到其从ppm逻辑管理220-1接收到继续进行的信号为止，所述指令引起存储器裸片205-1的存储器阵列操作中的icc峰值。
41.图3为峰值电力管理对于电流预算的实例功能表示的实施例，所述电流预算考虑与存储器阵列操作相关联的高速缓存器的电流预算连同例如存储器裸片305-1的存储器裸片的存储器阵列操作的电流预算。存储器裸片305-1可包含ppm逻辑管理320-1，所述ppm逻辑管理具有控制器322-1和相关联指令324-1。存储器裸片305-1可与图2的存储器裸片205-1结构相同或类似。图3示出两个高速缓存器的操作，其中一个高速缓存器用于写入操作，且另一高速缓存器用于读取操作。
42.在写入操作中，从接口315接收时序信号，其中时序信号具有写入前同步码和写入后同步码，其中数据路径在写入前同步码的开始与写入后同步码的结束之间忙碌。这指示有效写入高速缓存操作的周期。写入前同步码的开始可用于提供检测信号以发送用以标识写入高速缓存操作的开始的写入旗标，以设置高速缓存操作的监测。写入后同步码的结束可用于发送用以标识写入高速缓存操作的结束的写入旗标，以重置用于下一写入旗标的高速缓存操作的监测以设置高速缓存操作的监测。
43.在读取操作中，时序信号发送到接口315，其中时序信号具有读取前同步码和读取后同步码，其中数据路径在读取前同步码的开始与读取后同步码的结束之间忙碌。这指示有效读取高速缓存操作的周期。读取前同步码的开始可用于提供检测信号以发送用以标识读取高速缓存操作的开始的读取旗标，以设置高速缓存操作的监测。读取后同步码的结束可用于发送用以标识读取高速缓存操作的结束的读取旗标，以重置用于下一读取旗标的高速缓存操作的监测以设置高速缓存操作的监测。
44.ppm逻辑管理320-1可包含用以接收用于设置操作的写入旗标和用于重置操作的写入旗标的滤波器325-1，因为所述旗标是由检测用于写入操作的数据路径上的适当信号产生的。ppm逻辑管理320-1可包含滤波器325-2以接收用于设置操作的读取旗标和用于重置操作的读取旗标，因为所述旗标是由检测用于读取操作的数据路径上的适当信号产生的。滤波器325-1和325-2可实施为具有来自数据路径的用于写入操作的输入和来自数据路径的用于读取操作的输入的单一滤波器。滤波器325-1和325-2可使用所接收的旗标以避免影响ppm预算分配效率的频繁高速缓存操作电力预算释放。滤波器325-1和325-2可分别具有计时器326-1和326-2，其设置成使得仅在计时器达到其滤波器时间时可释放先前高速缓存操作预算，且不发生新高速缓存操作。作为实例，滤波器时间可为但不限于约10μs。
45.除了在与操作存储器裸片305-1的存储器阵列相关联的高速缓存操作中从数据路径接收旗标之外，ppm逻辑管理320-1还从存储器控制器330接收关于存储器阵列操作的信息。存储器控制器330可包含处理电路系统，且可配置成通过执行指令332对存储器裸片305-1的存储器阵列执行操作，所述处理电路系统包含一或多个处理器。具有指令332的存储器控制器330可构造为用于存储器裸片305-1的固件以控制存储器裸片305-1的存储器阵列的功能。存储器控制器330可为专用可编程控制器以作为固件操作，或可为用于存储器裸
片305-1的主存储器控制器以根据指令332执行操作。使用所接收的旗标和所接收的来自存储器控制器330的信息，ppm逻辑管理320-1可在与存储器阵列相关联的写入和读取操作中监测与存储器裸片305-1的存储器阵列和高速缓存器相关联的操作，且计算存储器阵列和相应高速缓存器所使用的总峰值电力。可就电流而言计算此总峰值电力。
46.存储器裸片305-1可利用存储器装置封装中的数个、n个其它存储器裸片操作以共享提供到存储器裸片的总icc预算。这些其它存储器裸片，例如存储器裸片305-n可与存储器裸片305-1结构相同或类似。存储器裸片305-n可包含控制器322-n和相关联指令324-n，且可操作以对存储器裸片305-n执行与由存储器裸片305-1执行的功能相同或类似的功能。共享总icc预算的存储器裸片形成ppm群组。ppm群组利用耦合到存储器装置封装中的通信总线hc和内部时钟线iclk的存储器裸片305-1...305-n中的每一者进行操作。这些存储器裸片可为nand存储器裸片，其中接口315为根据onfi规范构造的接口。
47.ppm逻辑管理320-1...320-n的控制器322-1...322-n可执行指令分别执行指令324-1...324-n以执行ppm操作，所述操作包含与ppm群组的总icc预算有关的特征。ppm特征可包含避免在多个存储器裸片配置中超出总icc预算。存储器裸片305-1...305-n的每一存储器裸片305-j可经由耦合到hc的其ppm逻辑管理320-j传送到同一封装内的其它存储器裸片，icc值在存储器裸片305-j内消耗，其中1≤j≤n。例如但不限于串行位的多个位可用于表示所消耗的icc。举例来说，三个串行位可用于表示icc。位数可多于或少于三位。存储器裸片305-1...305-n中的每一者经由其相应的ppm逻辑管理可存储由另一存储器裸片传送的icc值，以跟踪由多个存储器裸片限定的系统层级处的总icc。
48.ppm群组的存储器裸片305-1...305-n之中的通信可使用轮选令牌协议通信。通信过程中iclk的使用可由存储器裸片305-1...305-n中设置为管理器存储器装置的一者驱动。iclk可由管理器存储器裸片驱动以同步ppm群组的所有存储器裸片。将存储器裸片305-1...305-n中的一者设置为管理器存储器装置可由存储器裸片305-1...305-n外部的处理装置进行。存储器裸片305-1...305-n中的每一者分别具有其自身的ppm逻辑管理320-1...320-n，所述ppm逻辑管理含有ppm群组的所有存储器裸片的icc值。响应于裸片305-1...305-n中的一个存储器裸片确定可用的icc预算不足以在全峰值icc预算内执行高速缓存或存储器操作，一个存储器裸片的ppm逻辑管理可暂停相关联高速缓存或存储器操作。替代地，如果减少的icc预算可用，那么一个存储器裸片的ppm逻辑管理可允许减少的icc阶段的性能。所有存储器裸片305-1...305-n可执行此类icc预算操作。
49.图4示出用以维持存储器裸片的电流预算的延迟滤波器的实例用途的实施例。图3的滤波器325-1和325-2可用于实施延迟滤波器。延迟滤波器可用于避免影响ppm预算分配效率的高速缓存操作的电力预算的频繁释放。在延迟滤波器具有设定为例如但不限于10μs的一些值的计时器的情况下，可控制先前高速缓存操作预算，使得其仅在计时器达到设定时间时释放且不发生新高速缓存操作。展示时序模式的区段431针对分配用于高速缓存操作的现有ppm预算。在区段432中，ppm逻辑管理可保留由其滤波器计时器设定的时间长度的预算。区段433展示根据其保留预算恢复的高速缓存操作。
50.在数据传输中，例如通过主机停止向存储器裸片提供数据且接着再次开始，传输可暂停且开始多次。滤波器可提供充当机制的清楚时间延迟，以呈现当数据实际上可暂停时，数据仍正传送。滤波器充当干扰滤波器，其对数据传输中的干扰进行滤波，消除暂停，使
得可更顺利地控制电流预算。从来自图4的区段431的数据到来自区段433的数据，滤波器添加了一些清楚的时间。在区段432中，在时段t
rhw
和t
ccs
中存在暂停或间隙。因为在此时间期间物理传输停止，所以需要保留此预算，所述预算可由干扰滤波器实现。保留此预算提供一机制，所述机制使得其它存储器裸片不采用此预算。
51.为了实现更好的服务质量(qos)，可将读取/写入高速缓存操作给定为最高优先级，包含比nand阵列操作更高的优先级。由于数据高速缓存读取/写入命令基于纳秒级，即使操作花费10μs级，qos也可能并非简单地依赖于以微秒为单位的传统预算应用。在各种实施例中，ppm逻辑管理可在内部保留用于高速缓存操作的特定预算。举例来说，为了具有一个信道icc4r预算，其可为最差情况且大于icc4w，可保留(360ma 82ma)/4＝110.5ma的电流以用于下一高速缓存操作，使得nand存储器裸片可立即响应于请求而不会超出预算。一旦发生一次高速缓存操作且使用所保留的预算，ppm逻辑管理就可继续保留一个信道icc4r以用于下一高速缓存操作。ppm逻辑管理可维持一个信道高速缓存操作预算以用于快速响应。基于存储器系统的使用模型，可针对快速响应调谐此ppm内部预算保留程序。
52.另外，如果一个信道保留预算不够，那么可延迟高速缓存器忙碌时间以调度电力预算。虽然高速缓存器忙碌时间通常较短，例如10μs，但时序信号可延迟以对准峰值电力预算，直到存在允许进行高速缓存操作的ppm电力预算为止。来自存储器裸片的ppm逻辑管理的控制信号可用于基于ppm逻辑管理中需要进行的操作的优先级而在读取高速缓存操作中暂停感测放大器且在写入高速缓存操作中暂停页缓冲器。举例来说，如果系统性能预算受到影响，那么延迟感测或编程对高速缓存的时序几乎没有益处或没有益处。在一些情况下，可执行延迟高速缓存传输以提供ppm预算以允许存储器阵列操作向前移动。
53.在各种实施例中，跨越信道将峰值电力管理提供到存储器裸片高速缓存操作。考虑到高速缓存电流操作可帮助改进ppm效率且改善与增加数据路径速度和电力轨切换相关联的效率问题。此方法可考虑存储器裸片高速缓存器用途的未来变化，例如nand存储器高速缓存器用途，其中高速缓存操作的特性朝大高速缓存器电流移动，所述大高速缓存器电流可为系统icc峰值电力预算的50％，与存储器阵列操作相比具有例如10μs级的快速操作时间。管理存储器裸片高速缓存操作以及存储器裸片的存储器阵列操作的改进ppm设计可解决常规方法的与增加的存储器裸片高速缓存频率和从vccq到vcc数据路径切换电力轨相关联的低效率问题。
54.在各种实施例中，ppm逻辑管理可结构化以管理存储器裸片中的高速缓存操作以及存储器裸片的存储器阵列操作，且可结构化以基于管理电流预算的ppm逻辑管理而将反馈提供到系统存储器控制器以减缓将系统存储器控制器耦合到存储器裸片的接口的工作频率。如果ppm计算的总峰值电力预算将超出系统峰值电力预算，那么可降低接口的工作频率以减小存储器裸片的高速缓存器的电流操作。存储器裸片可为nand存储器裸片，其中接口为根据onfi规范构造的接口。ppm群组中的存储器裸片可在nand存储器裸片的高速缓存器的写入操作中以低onfi频率继续进行高速缓存操作。在nand高速缓存器的写入操作中，可接受写入高速缓存器减速且这并不会对系统性能造成不利影响。
55.对于onfi数据突发频率，处理电流的nand存储器裸片的高速缓存操作几乎呈线性。对于根据onfi规范操作的接口，onfi数据突发频率是指随时钟而变的数据选通(dqs)的切换频率。此频率取决于系统存储器控制器正在运行的时序模式。管理电流预算的方法可
包含将特征与关于接口频率操作的至少一个频率相结合。首先，如上文所论述，nand高速缓存操作可包含到具有存储器阵列操作的nand ppm管理方案中，使得存储器阵列操作和高速缓存操作共享总峰值电力预算以使系统峰值电力控制更有效而无许多性能代偿。第二特征可包含到系统存储器控制器的硬件反馈以自动减慢或加快系统存储器控制器的onfi数据突发频率。反馈信号可通过使用例如zq衬垫的现有nand存储器裸片衬垫来提供，其中zq衬垫为提供用于i/o阻抗(z)校准的衬垫。可使用nand存储器裸片的rb衬垫提供反馈信号，其中rb衬垫提供用于就绪/忙碌输出的接脚，所述接脚指示装置操作的状态。反馈信号可通过产生用于nand存储器裸片的新衬垫来提供，以反馈仅高和低状态。反馈信号可基于由nand ppm逻辑管理所建议的onfi频率而由模拟电压提供。系统存储器控制器的内部onfi频率发生器可通过此硬件信道反馈调谐。
56.图5示出经由接口515和反馈连接件528耦合到处理装置510的实例存储器裸片505-1的实施例。存储器裸片505-1还可耦合到另一存储器裸片505-n。虽然未展示，但存储器裸片505-1可耦合到其它存储器裸片。这些存储器裸片可为nand存储器裸片，其中接口515为根据onfi规范构造的接口。存储器裸片505-1、存储器裸片505-n和耦合到存储器裸片505-1的其它存储器裸片可布置在存储器装置封装中，例如图1的存储器装置封装103。为了易于论述存储器裸片505-1，图5中未展示存储器装置封装。处理装置510可在含有存储器裸片505-1的存储器装置封装的外部。处理装置510可包含具有一或多个处理器的处理电路系统，其中处理装置510配置成执行操作以对存储器裸片505-1和与存储器裸片505-1相关联的其它存储器裸片进行写入和读取。处理装置510可面向用户装置以与存储器裸片505-1和与存储器裸片505-1相关联的其它存储器裸片交互。处理装置510、接口515和存储器裸片505-1...505-n可实施以包含组件且执行类似于图2的处理装置210、接口215和存储器裸片205-1...205-n的功能。
57.除其它组件之外，存储器裸片505-1还可包含解串器电路系统506、页缓冲器508、存储器阵列512、与指令532相关联的存储器控制器530、将存储器阵列512耦合到存储器控制器530的电路系统533、感测放大器509、串行器电路系统507、时序逻辑511、具有控制器522-1以及相关联指令524-1的ppm逻辑管理520-1。存储器裸片505-1可使用反馈节点529经由反馈连接件528耦合到处理装置510。电路系统533可由cmos电路系统或其等效物予以实施。为了易于论述用以控制用于存储器裸片505-1的高速缓存操作和存储器阵列操作的电流预算的组件和功能，未展示存储器裸片505-1的其它组件。可关于ppm逻辑管理520-1实施控制控制预算的组件和功能。
58.除控制器522-1和指令524-1之外，ppm逻辑管理520-1还可包含逻辑电路和寄存器。逻辑电路和寄存器可用于从存储器裸片505-1的其它组件接收信号。控制器522-1可包含处理电路系统，且可配置成通过执行指令524-1而执行存储器裸片505-1的峰值电力管理操作，所述处理电路系统包含一或多个处理器。ppm逻辑管理520-1的执行操作可包含利用位于具有存储器裸片505-1的存储器装置封装中的其它存储器裸片的其它ppm逻辑管理组件传送电流预算。举例来说，存储器裸片505-n可包含可类似于存储器裸片505-1的控制器522-1和指令524-1操作的控制器522-n和指令524-n。控制器522-1可为ppm逻辑管理520-1的专用控制器。替代地，控制器522-1可为用于存储器裸片505-1的控制器，所述控制器利用专用于对存储器裸片505-1执行峰值电力管理的指令524-1处置存储器阵列512的操作。ppm
逻辑管理520-1可为处置所有ppm相关项目的专用状态机。
59.对于对存储器裸片505-1的存储器阵列512的写入操作，在解串器电路系统506处从接口515作为串行数据接收到的数据作为数据路径上的并行数据输出到页缓冲器508以用于对存储器阵列512进行编程。额外电路系统可沿着从解串器电路系统506到页缓冲器508的数据路径定位。与存储器裸片505-1中的传播速度相比，存储器阵列512编程速度相对较慢。另外，在例如存储器阵列512的存储器阵列被布置为具有mlc的情况下，对存储器阵列512进行编程涉及更多操作。为了解决将数据编程到存储器阵列512中的复杂性，当其它数据加载到存储器阵列512中时，在页缓冲器508中接收并保存数据。页缓冲器508提供高速缓存器以允许在数据传输之前加载额外数据以用于数据下一次编程到存储器阵列512中以增强性能。与页缓冲器508的高速缓存操作相关联的是使用提供到使用vcc的存储器裸片505-1的电力的电流消耗。
60.对于来自存储器裸片505-1的存储器阵列512的读取操作，将数据从存储器阵列512提供到感测放大器509。当从存储器阵列512加载数据时，数据保存在感测放大器509中。感测放大器509提供高速缓存器以允许在数据传输之前从存储器裸片505-1收集数据。加载到感测放大器509中的数据被发送到串行器电路系统507，所述串行器电路系统可将数据串行化以用于输出到接口515。额外电路系统可沿着从感测放大器509到串行器电路系统506的数据路径定位。与感测放大器509的高速缓存操作相关联的是使用提供到存储器裸片505-1的电力的电流消耗。
61.对于写入和读取高速缓存操作，沿着接口515与存储器阵列512之间的数据路径的命令状态机或电路可提供待由ppm逻辑管理520-1监测的信号。关于存储器裸片505-1中的写入和读取高速缓存操作的信号的使用可提供将写入和读取高速缓存操作中的电流使用情况的信息传递到ppm逻辑管理520-1的机制。ppm逻辑管理520-1可对于电流使用情况更新其使用的参数且更新高速缓存操作和存储器阵列操作的状态。ppm逻辑管理520-1可与例如存储器裸片505-n的其它存储器裸片通信，以共享关于用于高速缓存和存储器阵列操作的电流预算的信息。基于使用信号更新电流预算，ppm逻辑管理520-1可将反馈提供到存储器控制器530以控制存储器阵列512内的写入和读取操作。
62.对于写入高速缓存操作，例如解串器电路系统506可用于标识写入高速缓存操作的开始，且页缓冲器508可用于标识写入高速缓存操作的停止。对输入到解串器电路系统506的时序模式中的第一指定事件的标识可用于产生沿着路径516从解串器电路系统506到ppm逻辑管理520-1的信号。此信号提供从数据路径接收到的标识对写入操作的数据执行的写入高速缓存操作的开始的第一旗标。对输入到页缓冲器508的时序模式中的第二指定事件的标识可用于产生沿着路径518从页缓冲器508到ppm逻辑管理520-1的信号。此信号提供从数据路径接收到的标识对写入操作的数据执行的写入高速缓存操作的结束的第二旗标。比较电路可用于标识第一和第二指定事件的发生。通过将信号沿着路径521提供到ppm逻辑管理520-1，存储器裸片505-1的时序逻辑511可用作高速缓存操作的监测器。时序逻辑511可用于标识写入高速缓存操作中的数据输入的接口时序模式。替代地，通过将信号沿着路径523提供到ppm逻辑管理520-1，命令状态机513可用作高速缓存操作的监测器。确定写入操作的开始和停止高速缓存操作不受解串器电路系统506和页缓冲器508的使用的限制。从接口515到存储器阵列512的数据路径中的其它电路可用于提供信号作为旗标以参与存储
器裸片505-1的ppm。
63.对于读取高速缓存操作，例如感测放大器509可用于标识读取高速缓存操作的开始，且串行器电路系统507可用于标识读取高速缓存操作的停止。对输入到存储器裸片505-1的时序模式中的第一指定事件的标识可用于产生沿着路径519从感测放大器509到ppm逻辑管理520-1的信号。此信号提供从数据路径接收到的标识对读取操作的数据执行的读取高速缓存操作的开始的第一旗标。对输入到存储器裸片505-1的时序模式中的第二指定事件的标识可用于产生沿着路径517从串行器电路系统507到ppm逻辑管理520-1的信号。此信号提供从数据路径接收到的标识对读取操作的数据执行的读取高速缓存操作的结束的第二旗标。比较电路可用于标识第一和第二指定事件的发生。通过将信号沿着路径521提供到ppm逻辑管理520-1，存储器裸片505-1的时序逻辑511可用作高速缓存操作的监测器。时序逻辑511可用于标识读取高速缓存操作中的数据输出的接口时序模式。替代地，通过将信号沿着路径523提供到ppm逻辑管理520-1，命令状态机513可用作高速缓存操作的监测器。确定读取操作的开始和停止高速缓存操作不受感测放大器509和串行器电路系统507的使用的限制。从存储器阵列512到接口515的数据路径中的其它电路可用于提供信号作为旗标以参与存储器裸片505-1的ppm。
64.ppm逻辑管理520-1使用用于写入高速缓存操作和读取高速缓存操作的旗标作为在相应高速缓存操作中正使用电流的确定。在所使用的所标识的高速缓存操作期间所使用的电流量可被视为存储或硬编码于ppm逻辑管理520-1中的固定量。替代地，可使用由ppm逻辑管理520-1存取的查找表，其中查找表具有基于用于相应写入或读取高速缓存操作的数据路径的经编程时序模式或速度的电流值。在产生用于高速缓存操作的旗标时，可使用来自时序逻辑511的信号选择查找表中的值。
65.除了在与操作存储器阵列512相关联的高速缓存操作中从数据路径接收旗标之外，ppm逻辑管理520-1还从存储器控制器530接收关于存储器阵列操作的信息。使用所接收的旗标和所接收的来自存储器控制器530的信息，ppm逻辑管理520-1可在写入操作中监测与存储器阵列512和页缓冲器508相关联的操作，且在读取操作中监测与存储器阵列512和感测放大器509相关联的操作，且计算存储器阵列和相应高速缓存器所使用的总峰值电力。可就电流而言计算此总峰值电力。可避免与用于由外部用户装置高速缓存到存储器装置的单独保留的电流预算相关联的活动。
66.高速缓存操作和存储器阵列操作可同时操作。由于存储器裸片505-1具有在存储器裸片505-1的操作期间提供的恒定vcc，因此峰值电流是待根据电流预算管理的参数。在存储器阵列512的编程期间，使用伴随着相对较高电流的周期和相对较低电流的周期的脉冲。考虑高速缓存操作和存储器阵列操作的总电流，存储器裸片505-1上的ppm逻辑管理520-1可使用高电流峰值时间和低电流峰值时间以在允许数据移进或移出存储器阵列512时交错。ppm逻辑管理520-1与存储器控制器530通信以控制存储器阵列512中的数据移动的交错或暂停。
67.存储器控制器530可包含处理电路系统，且可配置成通过执行指令532对存储器阵列512执行操作，所述处理电路系统包含一或多个处理器。具有指令532的存储器控制器530可构造为用于存储器裸片505-1的固件以控制存储器阵列512的功能。存储器控制器530可为专用可编程控制器以作为固件操作，或可为用于存储器裸片505-1的主存储器控制器以
根据指令532执行操作。可编程存储器控制器530中的固件代码用于实施阵列读取和编程操作，在进入“高电流峰值”操作之前对ppm逻辑管理状态机作出请求。ppm逻辑管理520依据总体系统电流预算确认操作或可使其处于待考虑状态，所述总体系统电流预算包含与存储器裸片505-1一起布置在存储器装置封装中的其它存储器裸片的电流预算。在其它实例中，由存储器控制器530执行的指令的至少一些部分可存储在其它存储器结构中且例如加载到存储器控制器530的本地存储器中以用于执行。存储器控制器530在执行指令532中的代码之前等待，直到其从ppm逻辑管理520-1接收到继续进行的信号为止，所述指令引起存储器裸片504-1的存储器阵列操作中的icc峰值。
68.ppm逻辑管理520-1可持续监测存储器阵列操作和高速缓存操作两者以计算总峰值电力且在ppm群组内的所有存储器裸片之间通信。ppm逻辑管理520-1可使用存储器裸片505-1的一或多个衬垫与具有ppm群组的其它存储器裸片的ppm逻辑管理通信，以指示何时可用预算不足以支持全速高速缓存操作。一或多个衬垫可为存储器裸片的衬垫，例如nand存储器裸片的zq衬垫，其可具有其它功能。替代地，一或多个衬垫可为存储器裸片的专用衬垫。其存储器裸片505-1为部件的ppm群组的其它存储器裸片可在存储器裸片的相应衬垫处耦合在一起以指示何时可用预算不足以支持全速高速缓存操作。如果可用预算不足以支持全速高速缓存操作，那么ppm逻辑管理520-1可产生切换信号或模拟信号作为指示符。在同一ppm群组的存储器裸片之间共享的此衬垫信道可经由反馈节点(fn)529通过反馈连接件528连接到处理装置510，其中处理装置510为用于存储器裸片的系统存储器控制器。此衬垫信道可被共享为参考、电压控制振荡器(vco)输入或接口频率调制电路的其它输入，所述接口频率调制电路例如onfi频率调制电路。处理装置510可基于此硬件反馈在数据突发期间调节和减缓接口速度。
69.图6示出实例反馈节点629的实施例，所述实例反馈节点用于沿着反馈连接件628将信号从存储器裸片605-1和605-n反馈到处理装置610。处理装置610和存储器裸片605-1和605-n可类似于图5的处理装置510和存储器裸片505-1和505-n实施。处理装置610可实施为用于存储器裸片的系统存储器控制器。存储器裸片605-1的ppm逻辑管理可例如使用耦合在vccq与反馈连接件628之间的上拉电阻器来切换反馈信号。在反馈电路处于数字状态，例如图6中的低有效，且ppm逻辑管理确定不存在足够的预算以用于一个信道高速缓存操作预算的情况下，ppm逻辑管理将下拉反馈信道，且处理装置610可以半速或其它预定低接口速度操作。
70.图7示出实例反馈节点729的实施例，所述实例反馈节点用于沿着反馈连接件728将信号从存储器裸片705-1和705-n反馈到处理装置710。处理装置710和存储器裸片705-1和705-n可类似于图5的处理装置510和存储器裸片505-1和505-n实施。处理装置710可实施为用于存储器裸片的系统存储器控制器。存储器装置705-1的ppm逻辑管理可例如使用耦合在反馈连接件628与接地或低参考电压之间的下拉电阻器来切换反馈信号。在反馈电路处于数字状态，例如图7中的高有效，且ppm逻辑管理确定不存在足够的预算以用于一个信道高速缓存操作预算的情况下，ppm逻辑管理将下拉反馈信道，且处理装置710可以半速或其它预定低接口速度操作。
71.图8示出实例反馈节点829的实施例，所述实例反馈节点用于沿着反馈连接件828将信号从存储器裸片805-1和805-n反馈到处理装置810。处理装置810和存储器裸片805-1
和805-n可类似于图5的处理装置510和存储器裸片505-1和505-n实施。处理装置810可实施为用于存储器裸片的系统存储器控制器。反馈节点829可包含将反馈连接件828耦合到vccq的电阻器。存储器裸片805-1的ppm逻辑管理可例如提供为模拟电压的反馈。基于电压值，反馈可使用处理装置810的vco 836和接口控制器835在处理装置810中直接调节处理装置810的接口速度。存储器裸片805-1和共同ppm群组的其它存储器裸片可具有待接通或断开以在反馈连接件828上产生不同模拟电压的不同引线839。
72.例如关于图5到8所论述的那些存储器裸片的ppm逻辑管理可将高速缓存操作处理为最高优先级。如果ppm逻辑管理确定不存在足够的预算以用于下一高速缓存操作，那么其开始通过进行内部调整，例如通过将用于存储器阵列操作预算的预算调低而在内部释放峰值电力预算。随后，在若干微秒之后，存储器裸片可暂停存储器阵列操作或强制进入存储器阵列操作的低峰值电力模式以释放预算。ppm逻辑管理可在硬件反馈衬垫处切换或改变电压以展示存在足够的预算。布置为系统存储器控制器的处理装置可在下一数据突发中以全速恢复高速缓存操作。
73.图9为示出一组存储器裸片外部的实例存储器控制器910的实施例的框图，其中存储器控制器910布置成从这些存储器裸片中的一或多者接收反馈信号。一组存储器裸片可包含存储器装置封装中的存储器裸片905-1、905-2、905-3和905-4。虽然展示四个存储器裸片，但一组存储器裸片可多于或少于四个。这些存储器裸片可为nand存储器裸片，其中接口915为根据onfi规范构造的接口。存储器裸片905-1、905-2、905-3和905-4可布置在存储器装置封装中，例如图1的存储器装置封装103。为了易于关于反馈连接件928到存储器控制器910的论述，图9中未展示存储器装置封装。存储器控制器910可在含有存储器裸片905-1、905-2、905-3和905-4的存储器装置封装外部。存储器控制器910可包含具有一或多个处理器的处理电路系统，其中存储器控制器910配置成对存储器裸片905-1、905-2、905-3和905-4执行写入和读取的操作。存储器控制器910可面向用户装置以与存储器裸片905-1、905-2、905-3和905-4交互。可实施存储器控制器910、接口915和存储器裸片905-1、905-2、905-3和905-4以包含组件且执行类似于图5的处理装置510、接口515和存储器裸片505-1...505-n的功能，以及与图5的处理装置510、接口515和存储器裸片505-1...505-n相关联的其它功能。
74.存储器裸片905-1、905-2、905-3和905-4可配置成可共享总电流预算的ppm群组，其中存储器裸片905-1、905-2、905-3和905-4中的每一者具有ppm逻辑管理。每一存储器裸片的存储器阵列具有使用电流的峰值操作时间和非峰值操作时间，使得存在一个存储器裸片操作且另一存储器裸片暂停的周期。可管理不同存储器裸片的存储器阵列的操作和交错。另外，存储器裸片中的数据路径还可以此方式安排或交错。可使用ppm群组的一个存储器裸片来控制存储器裸片905-1、905-2、905-3和905-4的存储器阵列的安排。在图9的实例布置中，将存储器裸片905-1分配为存储器裸片905-1、905-2、905-3和905-4的管理器裸片。存储器裸片905-2、905-3和905-4配置成跟随器存储器裸片。存储器控制器910可对存储器裸片905-1进行分配。存储器裸片905-1、905-2、905-3和905-4中的每一者可构造有一旦选择为管理器存储器裸片就操作为管理器存储器裸片的手段。存储器裸片905-2、905-3和905-4中的每一者有效地自控，原因在于每一存储器裸片的ppm逻辑管理可编程有允许在任何一个时间同时对存储器裸片进行预算的电流量的电流预算。一个存储器裸片的ppm逻辑
管理可传送到ppm群组中的其它存储器裸片的ppm逻辑管理，使得每一存储器裸片具有其它存储器裸片的活动的信息。利用此类信息，每一存储器裸片可进行其自身的预算和交错。管理器存储器裸片905-1可控制存储器裸片905-1、905-2、905-3和905-4之间的通信的初始化以共享总电流预算。存储器裸片905-1、905-2、905-3和905-4之间的通信可利用ppm环形总线948使用轮选令牌协议通信。环形总线948可包含可由管理器存储器裸片905-1驱动的hc和iclk线。
75.存储器装置封装的存储器裸片905-1、905-2、905-3和905-4可在一个信道上耦合，其中存储器装置封装具有耦合到不同信道的多组存储器裸片。在多信道存储器装置封装的每一信道上的一个存储器裸片同时开始执行读取或写入高速缓存操作的情况下，可存在超出总电流预算而ppm预算已满的问题。反馈连接件928可用于避免系统峰值电力超出总目标预算。来自存储器裸片905-1、905-2、905-3和905-4中的一或多者的反馈连接件928上的信号可用于暂停来自存储器控制器910的信道上的数据操作。反馈连接件928上的信号为峰值电力的指示符。存储器控制器910可包含指令937，所述指令为一旦接收到指示符，便可使存储器控制器910的接口控制器935暂停接口915的i/o操作。暂停可将延迟提供到受暂停影响的存储器裸片，所述暂停可调整电流使用情况以维持存储器裸片的电流预算。来自一或多个存储器裸片905-1、905-2、905-3和905-4的指示符可在接口(if)控制器935处接收为暂停请求，其可将适当通知提供到指令937。替代地，可在指令937处从存储器控制器910的输入接收暂停请求。指示符可由使用例如图6到8中所展示的布置的反馈连接件928提供。举例来说，vccq可通过阻抗929-1耦合到反馈连接件928，且vssq可通过阻抗929-2耦合到反馈连接件928。
76.为了易于呈现，图9展示一个信道，而存储器装置封装可包含耦合到相应信道的其它组存储器裸片，所述相应信道包含到存储器控制器910的反馈连接件。来自存储器控制器910的i/o路径可由每一信道通过监测来自多组存储器裸片的相应峰值电力指示符而暂停。可在纳秒级进行暂停。可通过仅使用管理器存储器裸片驱动峰值电力指示符，所述管理器存储器裸片可在轮选令牌协议通信中等待其令牌转换。在确定电流预算超出总电流预算的阈值部分后，可通过所有存储器裸片驱动指示符的输出获得快速响应。
77.图10到13示出对于高速缓存器电流和存储器阵列操作，来自存储器裸片的就绪/忙碌衬垫的指示符信号或信号对于暂停将数据从处理器装置的接口输出到存储器裸片的实例用途的实施例。来自就绪/忙碌衬垫的指示符信号或信号可由例如与图5到9相关联的ppm逻辑管理驱动。
78.图10展示关于暂停数据输出到较低icc4r的请求的指示符信号的使用的实例。举例来说，设想ppm预算等于800ma，其中icc4r操作使用0ma，且存储器阵列使用800ma。在ppm逻辑管理中接收设置读取高速缓存操作的开始的指示的ppm数据路径旗标，其中对于icc4r存在150ma的请求，且存储器阵列操作在800ma下，这超出了800ma的ppm预算。响应于ppm逻辑管理接收到ppm数据路径旗标，由于超出icc预算，ppm逻辑管理将可被设置为低的指示符信号发射到存储器控制器。在接收到指示符信号之后，当指示符信号变低时，从存储器控制器到存储器装置的接口的接口控制器可暂停读取信号re#，以提供暂停以允许调整电流预算。当暂停提供在电流预算内的电流，例如将150ma分配给预算icc4r且存储器阵列具有600ma的预算时，可通过将指示符信号升高来移除指示符信号。
79.图11展示关于暂停数据输出到较低icc4w的请求的指示符信号的实例使用。举例来说，设想ppm预算等于800ma，其中icc4w操作使用0ma，且存储器阵列使用800ma。在ppm逻辑管理中接收设置写入高速缓存操作的开始的指示的ppm数据路径旗标，其中对于icc4w存在200ma的请求，且存储器阵列操作在800ma下，这超出了800ma的ppm预算。响应于ppm逻辑管理接收到ppm数据路径旗标，由于超出icc预算，ppm逻辑管理将可被设置为低的指示符信号发射到存储器控制器。在接收到指示符信号之后，当指示符信号变低时，从存储器控制器到存储器装置的接口的接口控制器可暂停dqs，以提供暂停以允许调整电流预算。当暂停提供在电流预算内的电流，例如将200ma分配给预算icc4w且存储器阵列具有600ma的预算时，可通过将指示符信号升高来移除指示符信号。
80.图12展示关于暂停数据输出到较低icc4r/w的请求的指示符信号的实例使用。举例来说，设想ppm预算等于800ma，其中icc4r操作使用150ma，且存储器阵列使用600ma，这小于ppm预算。此外，设想icc4r转到0ma且存储器阵列使用800ma的情况，这处于ppm预算极限。通过存储器裸片的控制器向ppm逻辑管理提供关于存储器阵列电流的信息，所述存储器阵列执行指令，例如固件以用于读取和写入。利用在预算极限下的icc4r和存储器阵列电流的组合，ppm逻辑管理可将可设置为低的指示符信号发射到存储器控制器。在接收到指示符信号之后，当指示符信号变低时，从存储器控制器到存储器装置的接口的接口控制器可暂停re#，以在超出icc预算之前提供暂停以允许调整电流预算。当暂停提供低于电流预算极限的电流，例如将150ma分配给预算icc4r且存储器阵列具有600ma的预算时，可通过将指示符信号升高来移除指示符信号。可存在预算内的阈值水平，在所述阈值水平下，可使用暂停特征来避免超出预算。图12表明指示符信号不仅可在高速缓存器电流增大的情况下使用，也可在存储器阵列电流达到或超出电流预算时使用。
81.图13展示暂停数据输出到较低icc4r的rb信号的实例使用。在接收到rb信号之后，当rb信号变低时，从存储器控制器到存储器装置的接口的接口控制器可暂停re#，以提供暂停以允许调整电流预算。在此实例中，rb信号多次变高及变低，其可为icc4r预算具有占空比的结果。设想800ma的系统预算，其中存储器阵列电流的预算限制为700ma，且在200ma的全占空比下icc4r预算为100ma。当存储器阵列电流处于700ma且icc4r在其周期中高于100ma时，将超出800ma的系统预算。当700ma的存储器阵列的icc预算与100ma的50％占空比下的icc4r预算一起使用时，ppm逻辑管理可使rb信号变低。在占空比下，rb信号脉冲可表示需要电力节省。
82.图14为控制存储器裸片中的峰值电力管理的实例方法1400的实施例的流程图。在1410处，监测通往或始于存储器裸片的存储器阵列的数据路径，其中数据路径包含用以保存数据的高速缓存器。在1420处，在存储器裸片的逻辑电路系统处从数据路径接收的第一旗标用于标识对数据执行的高速缓存操作的开始。逻辑电路系统可由具有所存储指令的控制器实现。控制器可由包含一或多个处理器的处理电路系统实施。逻辑电路系统还可包含可与控制器一起操作的寄存器和逻辑电路。逻辑电路系统可实施为ppm逻辑管理，其可包含具有处理电路系统的控制器，所述处理电路系统包含一或多个处理器，其中控制器配置成执行用于控制存储器裸片中的峰值电力管理的操作。在1430处，在存储器裸片的逻辑电路系统处从数据路径接收的第二旗标用于标识高速缓存操作的结束。在1440处，在存储器裸片的逻辑电路系统中使用高速缓存操作的开始和结束控制用于高速缓存器和存储器阵列
的电力预算。
83.方法1400的变型或类似于方法1400的方法可包含数个不同实施例，所述不同实施例可取决于此类方法的应用和/或其中实施此类方法的存储器装置的架构而组合。此类方法可包含：在存储器裸片的逻辑电路系统处从存储器裸片的时序逻辑接收信号以监测高速缓存操作；以及存取存储器裸片中的查找表中的信息，其中信息包含数据路径的电流的经编程时序模式或操作速度。来自时序逻辑的信号和信息用于存储器裸片的逻辑电路系统中，以确定待在与高速缓存操作相关联的写入操作或读取操作期间消耗的电流。
84.方法1400的变型或类似于方法1400的方法可包含在存储器裸片的逻辑电路系统中计算存储器阵列和高速缓存器所使用的总峰值电力；以及将所计算的总峰值电力传送到与存储器裸片一起布置成峰值电力管理群组的另一存储器裸片。控制用于高速缓存器和存储器阵列的电力预算可包含使用滤波器以对于高速缓存器和存储器阵列的电流预算消除数据传输中的暂停。
85.方法1400的变型或类似于方法1400的方法可包含通过接口将信号反馈到耦合到存储器裸片的存储器控制器，以调整接口的操作速度。所反馈的信号可为切换信号，或为由断开或接通相应存储器裸片中的不同路径而产生的模拟信号。
86.在各种实施例中，存储器装置包括存储器裸片，所述存储器裸片包含存储器阵列、高速缓存器和控制器。高速缓存器可布置成将数据保存在通往或始于存储器阵列的数据路径中。控制器可包含处理电路系统，所述处理电路系统包含一或多个处理器。控制器可配置成执行操作，其中操作可包含通过使用从数据路径接收到的标识对数据执行的高速缓存操作的开始的第一旗标和从数据路径接收到的标识高速缓存操作的结束的第二旗标来控制用于高速缓存和存储器阵列的电力预算。高速缓存器可为用于写入高速缓存操作的存储器裸片的页缓冲器，其中第一旗标为来自存储器裸片的解串器电路系统的信号且第二旗标为来自页缓冲器的信号。高速缓存器可为用于读取高速缓存操作的存储器裸片的感测放大器，其中第一旗标为来自感测放大器的信号且第二旗标为来自存储器裸片的串行器电路系统的信号。控制器可被布置成与相关联于存储器阵列的操作的多个高速缓存器一起操作。控制器可被布置成与第一高速缓存器一起操作，所述第一高速缓存器为布置成将数据保存在通往存储器阵列的数据路径中的页缓冲器，且其中第二高速缓存器为用以将数据保存在始于存储器阵列的数据路径中的存储器裸片的感测放大器。控制器可构造成操作以监测其它组件以控制用于此类其它组件和存储器阵列的电力预算，其中这些其它组件用于存储器阵列的操作中。
87.此类存储器装置的变型或类似存储器装置可包含数个不同实施例，所述不同实施例可取决于此类存储器装置的应用和/或其中实施此类存储器装置的架构而组合。此类存储器装置可包含耦合到存储器裸片的时序逻辑以接收信号从而监测高速缓存操作的控制器。存储器裸片可包含查找表，所述查找表可存取以使用来自时序逻辑的信号确定将在与高速缓存操作相关联的写入操作或读取操作期间消耗的电流。
88.此类存储器装置的变型或类似存储器装置可包含配置成执行与用于高速缓存器和存储器阵列的电力预算相关联的操作的控制器。此类操作可包括确定下一高速缓存操作的电力预算的可用性，且响应于确定电力预算不足以用于下一高速缓存操作而调整存储器阵列的操作以释放用于高速缓存操作的峰值电力预算的量。变型可包含可设置为一组受管
理存储器裸片的控制器的控制管理器的控制器，以允许所述组的选定裸片在个别高速缓存操作期间操作，同时允许所述组的其它裸片暂停相应高速缓存和存储器阵列操作。
89.由控制器执行的操作可包括监测存储器阵列和高速缓存器的操作，以及计算由存储器阵列和高速缓存器使用的总峰值电力。控制器可操作以将存储器装置的所计算的总峰值电力传送到与存储器装置一起布置成峰值电力管理群组的其它存储器裸片的控制器。控制器可操作以将信号反馈到存储器裸片外部的存储器控制器，以调整从存储器控制器到存储器裸片的接口的操作速度。
90.此类存储器装置的变型或类似存储器装置可包含具有滤波器的控制器，以对于高速缓存器和存储器阵列的电流预算消除数据传输中的暂停，从而控制电流预算。滤波器可包含计时器以在不发生新的高速缓存操作的情况下响应于计时器达到滤波器时间而释放高速缓存操作预算。
91.在各种实施例中，存储器装置包括用以接收电源电压的输入节点和耦合到输入节点的多个存储器裸片，其中多个存储器裸片被布置成峰值电力管理群组。多个存储器裸片的每一存储器裸片可包含存储器阵列、高速缓存器、逻辑电路系统和用以输出数据的连接件。高速缓存器可为将数据保存在通往或始于存储器阵列的数据路径中的存储器裸片的组件。控制器包含处理电路系统，所述处理电路系统包含一或多个处理器，其中控制器配置成执行操作。操作可包含通过使用从数据路径接收到的标识对数据执行的高速缓存操作的开始的第一旗标和从数据路径接收到的标识高速缓存操作的结束的第二旗标来控制用于高速缓存器和存储器阵列的电力预算。用以输出数据的连接件可被布置成将关于电力预算的数据输出到峰值电力管理群组的一或多个其它存储器裸片。
92.高速缓存器可为用于写入高速缓存操作的存储器裸片的页缓冲器，其中第一旗标为来自存储器裸片的解串器电路系统的信号且第二旗标为来自页缓冲器的信号。高速缓存器可为用于读取高速缓存操作的存储器裸片的感测放大器，其中第一旗标为来自感测放大器的信号且第二旗标为来自存储器裸片的串行器电路系统的信号。控制器可被布置成与相关联于存储器阵列的操作的多个高速缓存器一起操作。控制器可被布置成与第一高速缓存器一起操作，所述第一高速缓存器为布置成将数据保存在通往存储器阵列的数据路径中的页缓冲器，且其中第二高速缓存器为用以将数据保存在始于存储器阵列的数据路径中的存储器裸片的感测放大器。控制器可构造成操作以监测其它组件以控制用于此类其它组件和存储器阵列的电力预算，其中这些其它组件用于存储器阵列的操作中。
93.此类存储器装置的变型或类似存储器装置可包含数个不同实施例，所述不同实施例可取决于此类存储器装置的应用和/或其中实施此类存储器装置的架构而组合。此类存储器装置可包含耦合到存储器裸片的时序逻辑以接收信号从而监测高速缓存操作的每一存储器裸片的控制器。多个存储器裸片的每一存储器裸片可包含查找表，所述查找表可存取以使用来自相应存储器裸片的时序逻辑的信号确定将在与高速缓存操作相关联的写入操作或读取操作期间消耗的电流。对于作为峰值电力管理群组的部分的操作，存储器裸片中的一者可被设置为多个存储器裸片的一或多个其它存储器裸片的管理器。
94.此类存储器装置的变型或类似存储器装置可包含可操作以将信号反馈到多个存储器裸片的存储器控制器或接口控制器，以调整存储器裸片的接口的操作速度的每一存储器裸片的控制器。所反馈的信号可为切换信号，或为由断开或接通相应存储器裸片中的不
同路径而产生的模拟信号。
95.例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)和联网电气设备或装置(例如，物联网(iot)装置等)的电子装置尤其取决于电子装置的类型、使用环境、性能期望等而具有不同的存储需要。
96.电子装置可分解为若干主要组件：处理器(例如，中央处理单元(cpu)或其它主处理器)；存储器(例如，一或多个易失性或非易失性ram存储器装置，例如dram、移动或低功率双数据速率同步dram(ddr sdram)等)；以及存储装置(例如，非易失性存储器(nvm)装置，例如快闪存储器、rom、固态驱动器(ssd)、多媒体控制器(mmc)或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(gpu)、电力管理电路、基带处理器或者一或多个收发器电路等。
97.图15示出具有构造有具有ppm逻辑管理的存储器裸片的一或多个存储器装置的实例机器1500的实施例的框图。存储器裸片中的每一者的ppm逻辑管理可结构化以管理存储器裸片中的高速缓存操作以及存储器裸片的存储器阵列操作，且可结构化以基于管理电流预算的ppm逻辑管理而将反馈提供到存储器裸片的系统存储器控制器以减缓将系统存储器控制器耦合到存储器裸片的接口的工作频率。如本文所教示的，ppm逻辑管理可对于但不限于与图1到14相关联的实例实施例执行操作。具有一或多个此类存储器装置的机器1500可操作为独立机器，或可连接，例如联网到其它机器。
98.在联网部署中，机器1500可在服务器-客户端网络环境中在服务器机器、客户端机器或这两者的容量中操作。在实例中，机器1500可充当对等(p2p)(或其它分布式)网络环境中的对等机器。机器1500可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、移动电话、网络设备、iot装置、车载系统或能够(依序或以其它方式)执行指定待由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”也应被视为包含个别地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多种，例如云计算、软件即服务(saas)、其它计算机集群配置的任何机器集合。实例机器1500可布置成与含有具有ppm逻辑管理的存储器裸片的一或多个存储器装置一起操作，如本文所教示。
99.如本文所描述，实例可包含逻辑、组件、装置、封装或机构，或者可由所述逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、门、逻辑等)的有形实体中实施的电路集合(例如，组)。电路系统成员可随时间推移和基础硬件变化而为灵活的。电路系统包含当操作时可单独或组合地执行特定任务的部件。在实例中，电路系统的硬件可被永恒地设计成执行特定操作(例如，硬接线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电特性例如从绝缘体变成导体，或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统部件以当在操作中时实行特定任务的部分。因此，在装置操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任何一个可用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点在第一电
路系统的第一电路中使用，且在不同时间由第一电路系统中的第二电路重新使用，或由第二电路系统中的第三电路重新使用。
100.机器(例如，计算机系统)1500可包含硬件处理器1550(例如，cpu、gpu、硬件处理器核心或其任何组合)、主存储器1554和静态存储器1556，其中的一些或全部可经由互联件(例如，总线)1558彼此通信。机器1500可进一步包含显示装置1560、字母数字输入装置1562(例如，键盘)和用户接口(ui)导航装置1564(例如，鼠标)。在实例中，显示装置1560、输入装置1562和ui导航装置1564可为触摸屏显示器。机器1500可另外包含大容量存储装置(例如，驱动单元)1551、信号产生装置1568(例如，扬声器)、网络接口装置1553和一或多个传感器1566，例如全球定位系统(gps)传感器、指南针、加速计或其它传感器。机器1500可包含输出控制器1569，例如串行(例如，通用串行总线(usb))、并行或其它有线或无线(例如，红外(ir)、近场通信(nfc)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。
101.机器1500可包含其上存储有一或多组数据结构或指令1555(例如，软件)的机器可读媒体1552，所述一或多组数据结构或指令体现机器1500或由所述机器利用以执行设计机器1500以用于的技术或功能中的任何一或多个。指令1555还可在其由机器1500执行期间完全或至少部分地驻存在主存储器1554内、静态存储器1556内或硬件处理器1550内。在实例中，硬件处理器1550、主存储器1554、静态存储器1556或大容量存储装置1551中的一个或任何组合可构成机器可读媒体1552。
102.虽然机器可读媒体1552说明为单个媒体，但术语“机器可读媒体”可包含配置成存储一或多个指令1555的单个媒体或多个媒体(例如，集中式或分布式数据库，或相关联的高速缓存器和服务器)。术语“机器可读媒体”可包含能够存储、编码或携载用于由机器1500执行且使得机器1500进行机器1500所设计以用于的技术中的任何一或多种的指令，或能够存储、编码或携载由此类指令使用或与其相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体非暂时性地传播信号。集中式机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，eprom、eeprom)和快闪存储器装置；磁盘，例如内部硬盘和可拆卸式磁盘；磁光盘；以及压缩光盘-rom(cd-rom)和数字多功能光盘-只读存储器(dvd-rom)盘。
103.存储在大容量存储装置1551上的指令1555(例如，软件、程序、操作系统(os)等)或其它数据可由主存储器1554存取以供处理器1550使用。主存储器1554(例如，dram)通常是快速但易失性的，且因此为与大容量存储装置1551(例如，ssd)不同类型的存储器，所述大容量存储装置适合于长期存储，包含在处于“断开”状态中时。供用户或机器1500使用的指令1555或数据通常加载在主存储器1554中以供处理器1550使用。当主存储器1554已满时，可分配来自大容量存储装置1551的虚拟空间以补充主存储器1554；然而，因为大容量存储装置1551通常比主存储器1554慢且读取速度至少是写入速度的两倍，所以虚拟存储器的使用可能由于存储装置时延(相比于主存储器1554，例如dram)而极大地降低用户体验。此外，用于虚拟存储器的大容量存储装置1551的使用可能极大地缩短大容量存储装置1551的使用寿命。
104.相比于虚拟存储器，虚拟存储器压缩(例如，内核特征“zram”)使用存储器
的部分作为压缩块存储器以避免寻呼到大容量存储装置1551。在压缩块中进行寻呼，直到有必要将此类数据写入到大容量存储装置1551为止。虚拟存储器压缩增大主存储器1554的可用大小，同时减少对大容量存储装置1551的损耗。
105.针对移动电子装置或移动存储器而优化的存储装置传统上包含mmc固态存储装置(例如，微安全数字(microsd
tm
)卡等)。mmc装置包含与主机装置的数个并行接口(例如，8位并行接口)，且通常是可从主机装置拆卸和分离的组件。相比而言，嵌入式多媒体控制器(emmc
tm
)装置附接到电路板且被视为主机装置的组件，其中读取速度可与基于串行高级技术附件(sata)的ssd装置相媲美。然而，对移动装置性能的需求持续增加，例如以便完全实现虚拟或增强现实装置，利用增加的网络速度等。响应于此需求，存储装置已从并行通信接口转变到串行通信接口。包含控制器和固件的ufs装置使用具有专用读取/写入路径的低电压差分信令(lvds)串行接口与主机装置通信，从而进一步提高读取/写入速度。
106.可进一步利用数个传输协议(例如，帧中继、因特网协议(ip)、传输控制协议(tcp)、用户数据报协议(udp)、超文本传输协议(http)等)中的任一个经由网络接口装置1553使用传输媒体在通信网络1559上传输或接收指令1555。实例通信网络可包含局域网(lan)、广域网(wan)、包数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通老式电话(pots)网络以及无线数据网络(例如，电气和电子工程师协会(ieee)802.11系列标准，称为ieee 802.16系列标准，称为)、ieee 802.15.4系列标准、对等(p2p)网络等。在实例中，网络接口装置1553可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络1559。在实例中，网络接口装置1553可包含多个天线以使用单输入多输出(simo)、多输入多输出(mimo)或多输入单输出(miso)技术中的至少一种无线地通信。术语“传输媒体”应认为包含能够携载指令到机器1500且供所述机器执行的任何有形媒体，且包含传播数字或模拟通信信号以促进此类指令的通信的手段，所述指令可由软件实施。
107.以下是根据本文中的教示的装置和方法的实例实施例。
108.实例存储器装置1可包括：存储器裸片，其包含：存储器阵列；高速缓存器，其用以将数据保存在通往或始于存储器阵列的数据路径中；以及控制器，其包含处理电路系统，所述处理电路系统包含一或多个处理器，控制器配置成执行操作，所述操作包含：通过使用从数据路径接收到的标识对数据执行的高速缓存操作的开始的第一旗标和从数据路径接收到的标识高速缓存操作的结束的第二旗标来控制用于高速缓存器和存储器阵列的电力预算。
109.实例存储器装置2可包含实例存储器装置1的特征且可包含高速缓存器，所述高速缓存器为用于写入高速缓存操作的存储器裸片的页缓冲器，其中第一旗标为来自存储器裸片的解串器电路系统的信号且第二旗标为来自页缓冲器的信号。
110.实例存储器装置3可包含前述实例存储器装置中任一者的特征且可包含高速缓存器，所述高速缓存器为用于读取高速缓存操作的存储器裸片的感测放大器，其中第一旗标为来自感测放大器的信号且第二旗标为来自存储器裸片的串行器电路系统的信号。
111.实例存储器装置4可包含前述实例存储器装置中任一者的特征且可包含控制器，所述控制器耦合到存储器裸片的时序逻辑以接收信号，从而监测高速缓存操作。
112.实例存储器装置5可包含实例存储器装置4的特征和前述实例存储器装置中的任
一者且可包含存储器裸片，所述存储器裸片包含查找表，所述查找表可存取以使用来自时序逻辑的信号确定将在与高速缓存操作相关联的写入操作或读取操作期间消耗的电流。
113.实例存储器装置6可包含前述实例存储器装置中任一者的特征且可包含操作，所述操作包括：确定下一高速缓存操作的电力预算的可用性；以及响应于确定电力预算不足以用于下一高速缓存操作，调整存储器阵列的操作以释放用于高速缓存操作的峰值电力预算的量。
114.实例存储器装置7可包含前述实例存储器装置中任一者的特征且可包含控制器，所述控制器可设置为一组受管理存储器裸片的控制器的控制管理器，以允许所述组的选定裸片在个别高速缓存操作期间操作，同时允许所述组的其它裸片暂停相应高速缓存和存储器阵列操作。
115.实例存储器装置8可包含前述实例存储器装置中任一者的特征且可包含操作，所述操作包括：监测存储器阵列和高速缓存器的操作；以及计算由存储器阵列和高速缓存器使用的总峰值电力。
116.实例存储器装置9可包含实例存储器装置8的特征和前述实例存储器装置中的任一者且可包含控制器，所述控制器可操作以将存储器装置的所计算的总峰值电力传送到与存储器装置一起布置成峰值电力管理群组的其它存储器裸片的控制器。
117.实例存储器装置10可包含前述实例存储器装置中任一者的特征且可包含控制器，所述控制器包含滤波器以对于高速缓存器和存储器阵列的电流预算消除数据传输中的暂停，从而控制电流预算。
118.实例存储器装置11可包含实例存储器装置10和前述实例存储器装置中任一者的特征且可包含滤波器，所述滤波器包含计时器，以在不发生新的高速缓存操作的情况下响应于计时器达到滤波器时间而释放高速缓存操作预算。
119.实例存储器装置12可包含前述实例存储器装置中任一者的特征且可包含控制器，所述控制器可操作以将信号反馈到存储器控制器，从而调整从存储器控制器到存储器裸片的接口的操作速度。
120.在实例存储器装置13中，实例存储器装置1到12中的存储器装置中的任一者可包含并入到电子存储器设备中的存储器装置，所述电子存储器设备进一步包括主机处理器和在主机处理器与存储器装置之间延伸的通信总线。
121.在实例存储器装置14中，实例存储器装置1到13中的存储器装置中的任一者可修改为包含在实例存储器装置1至13中的另一者中呈现的任何结构。
122.在实例存储器装置15中，与实例存储器装置1到14中的存储器装置相关联的任何设备可进一步包含配置成将指令存储为物理状态的机器可读存储装置，其中指令可用于执行设备的一或多个操作。
123.在实例存储器装置16中，实例存储器装置1到15中的存储器装置中的任一者可根据以下实例方法1到5中的方法中的任一者操作。
124.实例存储器装置17可包括：输入节点，其接收电源电压；以及多个存储器裸片，其耦合到输入节点从而形成峰值电力管理群组，其中多个存储器裸片中的每一存储器裸片包含：存储器阵列；高速缓存器，其用以将数据保存在通往或始于存储器阵列的数据路径中；控制器，其包含处理电路系统，所述处理电路系统包含一或多个处理器，控制器配置成执行
操作，所述操作包含：通过使用从数据路径接收到的标识对数据执行的高速缓存操作的开始的第一旗标和从数据路径接收到的标识高速缓存操作的结束的第二旗标来控制用于高速缓存器和存储器阵列的电力预算；以及连接件，其将关于电力预算的数据输出到峰值电力管理群组的一或多个其它存储器裸片。
125.实例存储器装置18可包含实例存储器装置17的特征且可包含控制器，所述控制器可操作以将信号反馈到多个存储器裸片的存储器控制器或接口控制器，以调整存储器裸片的接口的操作速度。
126.实例存储器装置19可包含实例存储器装置18的特征和实例存储器装置17的特征且可包含信号，所述信号为切换信号，或为由断开或接通存储器裸片中的不同路径而产生的模拟信号。
127.实例存储器装置20可包含前述实例存储器装置17到19中任一者的特征且可包含高速缓存器，所述高速缓存器为用于写入高速缓存操作的存储器裸片的页缓冲器，其中第一旗标为来自存储器裸片的解串器电路系统的信号且第二旗标为来自页缓冲器的信号。
128.实例存储器装置21可包含前述实例存储器装置17到20中任一者的特征且可包含高速缓存器，所述高速缓存器为用于读取高速缓存操作的存储器裸片的感测放大器，其中第一旗标为来自感测放大器的信号且第二旗标为来自存储器裸片的串行器电路系统的信号。
129.实例存储器装置22可包含前述实例存储器装置17到21中任一者的特征且可包含控制器，所述控制器耦合到存储器裸片的时序逻辑以接收信号，从而监测高速缓存操作。
130.实例存储器装置23可包含前述实例存储器装置17到22中任一者的特征且可包含每一存储器裸片，所述每一存储器裸片包含查找表，所述查找表可存取以使用来自存储器裸片的时序逻辑的信号确定将在与高速缓存操作相关联的写入操作或读取操作期间消耗的电流。
131.实例存储器装置24可包含前述实例存储器装置17到23中任一者的特征且可包含存储器裸片中的一者，所述存储器裸片中的一者对于作为峰值电力管理群组的部分的操作而设置为多个存储器裸片的一或多个其它存储器裸片的管理器。
132.在实例存储器装置25中，实例存储器装置17到24中的存储器装置中的任一者可包含并入到电子存储器设备中的存储器装置，所述电子存储器设备进一步包括主机处理器和在主机处理器与存储器装置之间延伸的通信总线。
133.在实例存储器装置26中，实例存储器装置17到25中的存储器装置中的任一者可修改为包含在实例存储器装置17到25中的另一者中呈现的任何结构。
134.在实例存储器装置27中，与实例存储器装置17到26中的存储器装置相关联的任何设备可进一步包含配置成将指令存储为物理状态的机器可读存储装置，其中指令可用于执行设备的一或多个操作。
135.在实例存储器装置28中，实例存储器装置17到27中的存储器装置中的任一者可根据以下实例方法1到5中的方法中的任一者操作。
136.实例存储器装置29可包含前述实例存储器装置1到28中任一者的特征。
137.控制存储器装置中的峰值电力管理的实例方法1可包括：监测通往或始于存储器裸片的存储器阵列的数据路径，所述数据路径包含用以保存数据的高速缓存器；在存储器
裸片的逻辑电路系统处使用从数据路径接收到的第一旗标来标识对数据执行的高速缓存操作的开始；在存储器裸片的逻辑电路系统处使用从数据路径接收到的第二旗标来标识高速缓存操作的结束；以及在存储器裸片的逻辑电路系统中使用高速缓存操作的开始和结束控制用于高速缓存器和存储器阵列的电力预算。
138.控制存储器装置中的峰值电力管理的实例方法2可包含控制存储器装置中的峰值电力管理的实例方法1的特征，且可包含：在存储器裸片的逻辑电路系统处从存储器裸片的时序逻辑接收信号以监测高速缓存操作；存取存储器裸片中的查找表中的信息，所述信息包含数据路径的电流的经编程时序模式或操作速度；以及在存储器裸片的逻辑电路系统中使用来自时序逻辑的信号和信息确定将在与高速缓存操作相关联的写入操作或读取操作期间消耗的电流。
139.控制存储器装置中的峰值电力管理的实例方法3可包含控制存储器装置中的峰值电力管理的前述实例方法中任一者的特征，且可包含：在存储器裸片的逻辑电路系统中计算由存储器阵列和高速缓存器使用的总峰值电力；以及将所计算的总峰值电力传送到与存储器裸片一起布置成峰值电力管理群组的另一存储器裸片。
140.控制存储器装置中的峰值电力管理的实例方法4可包含控制存储器装置中的峰值电力管理的前述实例方法中任一者的特征，且可包含：控制用于高速缓存器和存储器阵列的电力预算，其包含使用滤波器以对于高速缓存器和存储器的电流预算消除数据传输中的暂停。
141.控制存储器装置中的峰值电力管理的实例方法5可包含控制存储器装置中的峰值电力管理的实例方法4的特征和控制存储器装置中的峰值电力管理的前述实例方法中任一者的特征，且可包含：通过接口将信号反馈到耦合到存储器裸片的存储器控制器，以调整接口的操作速度。
142.在控制存储器装置中的峰值电力管理的实例方法6中，控制存储器装置中的峰值电力管理的实例方法1到5中的任一者可在进一步包括主机处理器和在主机处理器与存储器装置之间延伸的通信总线的电子存储器设备中执行。
143.在控制存储器装置中的峰值电力管理的实例方法7中，可修改控制存储器装置中的峰值电力管理的实例方法1到6中的任一者以包含控制存储器装置中的峰值电力管理的方法实例1到6中的任何其它者中阐述的操作。
144.在控制存储器装置中的峰值电力管理的实例方法8中，控制存储器装置中的峰值电力管理的实例方法1到9中的任一者可至少部分地通过使用在一或多个机器可读存储装置中存储为物理状态的指令而实施。
145.控制存储器装置中的峰值电力管理的实例方法9可包含控制存储器装置中的峰值电力管理的前述实例方法1到10中任一者的特征，且可包含执行与实例存储器装置1到29的任何特征相关联的功能。
146.存储指令的实例机器可读存储装置1可包括用以执行与实例存储器装置1到16和存储器装置17到29的任何特征相关联的功能或执行与实例方法1到9的任何特征相关联的方法的指令，所述指令在由一或多个处理器执行时使机器执行操作。
147.尽管本文中已说明且描述具体实施例，但所属领域的一般技术人员将了解，经计算以实现相同目的的任何布置可取代所展示的具体实施例。各种实施例使用本文中所描述
的实施例的排列和/或组合。以上描述预期为说明性，而非限制性的，且本文中采用的措词或术语出于描述目的。此外，在前述实施方式中，可以看出，出于精简本公开的目的在单个实施例中将各种特征分组在一起。在研究以上描述之后，以上实施例及其它实施例的组合对于所属领域的技术人员将是显而易见的。