半导体器件及其对应方法与流程

半导体器件及其对应方法
1.优先权声明
2.本技术要求于2020年12月1日提交的意大利专利申请第102020000029210号的优先权权益，其内容在法律允许的最大范围内通过引用全部并入于此。
技术领域
3.本说明涉及半导体器件。
4.一个或多个实施例可以应用于包括焊球栅格阵列(bga)封装的半导体器件。
5.一个或多个实施例可以应用于线键合和倒装芯片配置中的高功率bga封装设计。


背景技术：

6.越来越严格的当前管理规范适用于高端数字产品，这可能导致在封装和印刷电路板(pcb)级别出现各种问题。
7.为了便于将功率(电流)从外部外围器件分配到位于焊球栅格阵列(bga)衬底中心、半导体芯片或裸片正下方的内部功率焊球，可以采用所谓的功率沟道结构。
8.需要注意的是，在封装级别，阵列中的某些焊球可能会被过大的电流穿过，这可能会导致电迁移问题。也就是说，电流倾向于流过最外层的焊球，这些球体靠近电压调节器，从而造成严重的瓶颈。均匀连接平面层降低了最大可接受电流，这是因为焊球面上的电流分布不均匀。
9.本领域需要有助于克服上述缺点。


技术实现要素：

10.一个或多个实施例可以涉及半导体器件。
11.一个或多个实施例可以涉及相应的方法。
12.一个或多个实施例可以在封装级提供改进的解决方案，其有助于获得均匀的电流分布。
13.一个或多个实施例提供了一种功率通道连接平面层，其导致焊球栅格阵列(bga)功率通道焊球上更均匀的电流分布。
14.一个或多个实施例可以涉及从不同球柱到裸片的电阻的受控变化。
15.在一个或多个实施例中，可以调制电流，从而在功率通道连接平面上形成特定的增量孔径(空隙)。
16.在一个或多个实施例中，这可能涉及通过从封装边缘到中心逐渐减小尺寸来在平面层中创建空隙。空隙相对于每个焊球柱的位置可以被设计，以使多个焊球行(两个以上)的结构可复制。
17.在一个或多个实施例中，通过遵守常规基板设计规则(例如，避免垂直相邻层中的重叠空隙)，可以在每个电源连接平面层上复制这样的结构。
18.因此，一个或多个实施例可以根据封装功率通道中包含的焊球的最优行数进行调
整(其可取决于诸如裸片的电流消耗、封装功率焊球预算和基板堆叠等因素)。
19.在一个或多个实施例中，可降低局部电流密度。
20.在一个或多个实施例中，焊球之间更均匀的电流分布有助于减少提供一定量电源所涉及的焊球的数目。这反过来有助于减小封装尺寸以及基板堆叠，这在整体封装成本方面是有益的。
21.一个或多个实施例可以在设备级实施，例如作为bga封装，该bga封装包括用于连接功率通道球的行的功率通道连接平面，在相邻的功率通道焊球行之间提供从外围到中心的减小值的电阻路径，其沿电流传播路径具有不同的横截面。
22.一个或多个实施例可提供以下一个或多个优点：bga功率通道焊球上的均匀电流分布；实施例可以应用于单层和多层连接平面层配置以及任何标准基板堆叠和材料；不涉及附加制造和装配过程；以及各种不同的可用实现方式。
附图说明
23.现在将参考附图仅以示例的方式描述一个或多个实施例，其中：
24.图1是根据本描述的实施例的可能使用上下文的示例性焊球栅格阵列(bga)封装的平面图；
25.图2是可包括在bga封装中的如图1所示的常规功率通道的平面图；
26.图3是图示如图2所示的功率通道操作的电路图；
27.图4是根据本文实施例的功率通道的平面图，其可包括在如图1所示的bga封装中；
28.图5是如图4所示的功率通道操作的电路图；
29.图6是如图4所示的功率通道的可能实现方式的一部分的详细视图；
30.图7至图9是根据本说明的功率通道的平面图；
31.图10是根据本说明书的功率通道的平面图，其可包括在如图1所示的bga封装中；
32.图11至13是根据本说明的功率通道的平面图；
33.图14至17是根据本说明书的功率通道的一部分的详细视图。
具体实施方式
34.在随后的描述中，说明了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者使用其他方法、组件、材料等来获得实施例。在其他情况下，未详细说明或描述已知结构、材料或操作，从而不会模糊实施例的某些方面。
35.在本描述的框架中对“实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包含关于该实施例描述的特定配置、结构或特征。因此，在本说明书的一个或多个要点中可能出现的诸如“在实施例中”或“在一个实施例中”之类的短语不一定指一个且相同的实施例。
36.此外，特定构象、结构或特征可在一个或多个实施例中以任何适当方式组合。
37.本文使用的标题/参考仅为方便而提供，因此不定义保护范围或实施例的范围。
38.在整个附图中，相似的部件和元件用相似的附图标记表示，因此为了简洁起见，不会对每个附图重复详细的描述。
39.图1是从半导体器件封装10的常规焊球栅格阵列(bga)的后表面或底表面看的示例性平面图，该半导体器件封装10包括球形触点阵列或“焊球”12。焊球为半导体芯片或裸片14(其轮廓如图1中的虚线所示)提供电气连接，该半导体芯片或裸片14附接在面向封装10顶部或前侧的裸片区域。
40.焊球阵列旨在有助于将封装10安装到基板上(例如图3和图5中的印刷电路板(pcb)，下文将讨论)。可经由电压调节器vr(可能位于pcb上)利用从封装10的外围流向位于封装中心、裸片区域(即，安装裸片14的区域)下方的bga焊球的子集122的电流cf，向封装10中的半导体芯片或裸片提供电源，。
41.可采用所谓的功率通道结构16，以促进电流从封装10的外围流向“功率”焊球122。如图2所示，电源通道16包括焊球12的子集，其耦合到封装侧的公共导电结构或“连接平面层”12a，并且耦合到基板(pcb)侧的导电结构，基板(pcb)侧的导电结构继而耦合到提供电源电流cf的电源(电压调节器)vr。
42.这种布置在其他方面是本领域的常规布置，因此无需在此提供更详细的描述。
43.需要注意的是，电流cf倾向于(大部分)流过电源通道16中的“最外层”焊球，如图1中的162所示，该焊球更靠近电压调节器vr，从而造成严重瓶颈。
44.通过参考图2和图3，可以理解这种(不期望的)现象背后的机制。
45.图2基本上是电源通道16的放大图，举例来说，该电源通道16包括两个平行行或列，每个行或列由8个焊球组成(排列成8对，编号从1到8)，与均匀宽度的电源通道连接平面12a电耦合。
46.图3是用于将裸片区域(更确切地说，是连接在其上的半导体芯片或裸片14)耦合到电压调节器vr的电源通道16的相应电路的表示。
47.在图3中：电阻rpcb_layer是在基板s(例如pcb)的顶面或前表面(封装10通过rgb焊球12安装在基板s上)的相邻焊球对12之间延伸的导电结构或轨的电阻的示例；电阻rball是电源通道16中rgb焊球12的电阻的示例，这些焊球位于pcb的顶部或前表面与封装10的后表面底部(z轴)之间；并且电阻rshape是功率通道16中相邻焊球对12之间的功率通道连接平面12a的部分的电阻的示例。
48.即使没有具体计算，也可以注意到，在所有rshape(和rpcb_layer)值相等的情况下，电流cf将趋向于遵循最短路径(具有最低电阻值)，这基本上是通过“最外层”的焊球162，即最靠近调压器vr的焊球12(在图2和图3的右侧)。
49.一个或多个实施例基本上依赖于使该最短路径(或更一般地，靠近电压调节器vr的较短路径)更具电阻性的概念，以便将电流cf更均匀地重新分布在功率通道16的所有焊球182上。
50.如下文所述，这可以在pcb级别不做任何更改的情况下完成(即，保持rpcb_layer的值不变)。
51.图4(更重要的是，与图3的电路图相比，图5的电路图)表明，电流cf可以更均匀地(统一地)分布在通过电源通道16中的焊球12的各种路径上，避免“外围”焊球12的不希望的拥塞，通过选择rshape_8《rshape_7《rshape_6《rshape_5《rshape_4《rshape_3《rshape_2《rshape_1来指示162，其中rshape_j(在所示示例中j＝1至8)表示电源通道16中两对相邻焊球12之间的电源通道连接平面12a的部分的电阻值。
52.通过这种方式，电流cf将以更均匀的方式分布，而不是主要(如果不是排他地)流经焊球162(电源通道16中最靠近封装外围的焊球12)，从而使电源通道16中的各个焊球对12，包括最靠近功率焊球122和裸片14区域的对将携带电流cf的更均匀分布部分(以下将讨论一些示例性百分比值)。
53.通过与图2的直接比较，图4显示了可以获得这样的结果，例如，通过改变电源通道连接平面12a的宽度，使得该宽度在“外围”焊球12处最窄，并且朝向电源通道16中的“内部”焊球，即最靠近动力焊球122和裸片14区域的焊球，逐渐变大。
54.另外，如图4所示，电源通道连接平面12a呈现出从封装10的外围到中心部分的扩口形状(从右到左)，以及从封装10的中心部分到外围的锥形形状(从左到右)。
55.本领域技术人员将注意到，导体的电阻与其横截面积成反比，与其长度成正比。
56.图6示出了电源通道16中的两对相邻焊球12，并举例说明了通过在宽度w(以及横截面积)上以及在电源通道16中的第j对的焊球12之间的电源通道连接平面12a的部分的长度l上同时插入这两个焊球来获得rshape_j《rshape_j-1的可能性，在所示的示例中，j＝1到8。
57.也就是说，可以通过改变(变窄或加宽)通道16的一部分的宽度w和改变变窄/加宽部分的长度l来获得期望的电阻值(“调制”)。
58.另请注意，为了便于解释和理解，图2至图6中的表示方式是经过刻意简化的。
59.事实上，虽然这些表示涉及pcb上的单个导电连接平面层和封装上的单个导电连接平面层，但一个或多个实施例可以设想复数的多个连接平面层在z方向上通过例如通孔连接在一起，如图7至图17所示的“点”所示。
60.在这种情况下，所涉及的各种连接平面层可按下文所述进行修改，以获得焊球之间逐渐变化的电阻，如下所述。
61.如前所述，本文呈现的示例性实施例考虑了封装10中的修改(功率通道连接平面12a；电阻值rshape_j)。如下文所述，这可以在不改变基板s(例如pcb)级的情况下完成，即保持rpcb_layer恒定。
62.图7、图8和图9说明了如何将在诸如16的功率通道的功率通道连接平面12a上提供空隙的概念(本身已知)应用于如本文所示的实施例。
63.作为标准基板制造工艺，可以从功率通道连接平面12a中的导体层移除一部分金属，从而在这样的连接平面层上创建空隙。
64.此类空隙有助于避免分层问题。例如，每25mm2至少有一个空隙有助于基底层粘附。通常避免相邻层上的空隙重叠。
65.在如本文所示的功率通道16上，在图7、8和9中指定为18的此类空隙可以具有不同的形状、位于不同的位置并且具有不同的数目。
66.例如，如图7、8和9所示，空隙18可以是拉长形状的，并且也可以位于电源通道连接平面12a的侧面(即在电源通道连接平面12a的侧面形成缺口或凹痕)。
67.如突出显示的(为简单起见，仅在图7中)，空隙18的长度l，l'，可根据需要而改变，以改变通道16的宽度w(见图6)。
68.上述内容在其他方面符合提供空隙18的标准准则。
69.例如，对于低-中电流，简单设计和中等空隙宽度与开放/完整空隙兼容，即完全由
金属连接平面层的导电材料包围的空隙(所谓的“完整”空隙：见图7、8和9中的上部空隙)以及延伸至连接平面层的边界的空隙(所谓的“开放”空隙：参见图7、8和9中的下部空隙)。
70.关于定位，可以形成本文所设想的空隙，以便相邻层上的空隙具有偏移。
71.标准工艺，如(铜)蚀刻、全减材或半增材和全增材方法，可用于根据需要产生受控制长度l、l’、
…
的空隙(形状为槽)18。
72.在这方面，图7提供了“完整”电源通道16(底部金属层加顶层)的示例性平面图，图8和图9分别说明了上部(内部)层和底部金属层。
73.如前所述，一个或多个实施例也可应用于多个连接平面层，可能包括两个以上的层。
74.图7、8和9所示的两个连接平面层的情况仅为此类多层结构的示例，其目的是举例说明当层相邻时如何移动空隙以避免重叠。
75.图4显示了功率通道16包括两行焊球12的实施例可以有利地(仅)使用“开放空隙”选项(再次参见图7、8和9中的下部空隙)，因为这有助于避免功率平面边界处的瓶颈。
76.图10是将上述概念扩展到包括两行或两列以上焊球12的多行功率通道16的可能性的示例。
77.为简单起见，在图10等图中，只有焊球位置(而不是焊球本身)用虚线表示，并由附图标记12'表示。
78.图10所示的电源通道16包括四行或四列焊球12，焊球12带有空隙18，空隙18定义了三个(基本上平行的)导电分支，这些导电分支(全部)呈现从封装10外围到中心部分的扩口形状(从右到左)和从封装10的中心部分到外围的锥形形状(从左到右)。
79.如图10所示的功率通道结构可以通过多个功率层上的空隙偏移来复制(以本领域技术人员已知的方式)。
80.由于内部通道行中的空隙位置，该结构也可在xy平面上复制。在存在以焊球为中心的空隙的情况下，一个通道行的完整布局可以复制到数目n行上，这有助于实现规则结构和设计过程。
81.如图10所示，电源通道10中的三个导电分支可以由四行具有不同长度的空隙18定义，以提供分支宽度的期望变化，即图10中的电源通道连接平面12a在图的右侧具有“更高的电阻”(封装10的外围)和图左侧的“电阻较小”(朝向封装10的中心)。
82.如图10所示，这四行空隙18可布置为三组，包括：第一组，如附图标记i所示，包括一行“开放”空隙10，位于电源通道连接平面12a的上侧和电源通道16的第一(最上方)导电分支之间；第二组，如附图标记ii所示，包括两行“完整”空隙10，第一行位于电源通道16的第一(最上面)导电分支和电源通道16的第二(中央)导电分支之间，第二行位于电源通道16的第二(中央)导电分支与电源通道16的第三(最低)导电分支之间；以及第三组，如附图标记iii所示，再次包括电源通道16的第三(最低)导电分支和电源通道连接平面12a的下侧之间的一排“开放”空隙10。
83.图11至13举例说明了较大的空隙18如何促进实现更高的平面(电)电阻，相邻层上的接地gnd重叠的形状避免直接空隙重叠。
84.在这方面，图11再次提供了“完整”电源通道16(底层金属层加顶层)的示例性平面图，图12和图13分别说明了上层(内层)和底层金属层。图中所示为“开放式空隙”选项中的
gnd填充空隙18。
85.这里再次注意，一个或多个实施例也可应用于多个平面层，可能包括两个以上的层。
86.图7、8和9中所示的两个连接平面层的情况仅是此类多层结构的示例，其目的是举例说明当层相邻时如何移动空隙以避免重叠。
87.图14和图15(其中焊球体位置再次以虚线表示，并以12'表示)是较大空隙18的示例，该空隙18有助于根据当前规范增加电源通道连接平面12a的(电)电阻。
88.另外注意，较大的空隙18可能会影响层之间的适当铜平衡。用两个或多个相邻空隙18(图15)替换单个较大空隙18(图14)可能有助于解决该问题。
89.图16和图17(其中焊球的位置再次以虚线表示，并以12'表示)是通过采用“t”形(图16，中心)或“l”形(图16，中心)等弯曲形状(可能至少部分填充gnd材料)避免大空隙18的可能性的示例，从而不占用电源通道连接平面12a的大部分表面，也能够提供高电阻值。
90.图17(右侧)举例说明了增加的可能性(例如，在电源通道连接平面12a的s形药水之间定义有空隙18)在不影响宽度w的情况下，相邻两个焊球12之间的电源通道连接平面12a的狭窄部分的总长度l。这可能有助于产生更高的电阻，而不会在电源通道连接平面12a上产生重要瓶颈。
91.图2和图3所示布置(均匀宽度/电阻的电源通道连接平面12a)与图4和图5所示布置的比较(随着电阻rshape_8《rshape_7《rshape_6《rshape_5《rshape_4《rshape_3《rshap e_2《rshape_1减小，宽度变化的电源通道连接平面12a)表明以下情况：
92.在如图2和图3所示的布置中，电流通过“第一”对焊球162，最靠近封装外围，其强度约为总电流(例如6a)的8.7％，电流通过靠近封装中心的其他对焊球(电源焊球122和裸片14的面积)可能低至总电流的0.3％；这表明电流cf的分布明显不均匀，主要流经最靠近封装外围的焊球；和
93.在图4和图5所示的布置中，发现通过电源通道16中的焊球对的电流强度在各种焊球对上的变化(主要是由于制造公差)在总电流的1.8％和3.3％之间(这里也是6a)；这表明电流cf的分布基本均匀，电流cf以(更)均匀的方式流过功率通道16中的所有焊球12。
94.如本文所例示的半导体器件可包括：安装在封装(例如，10)的裸片区域的半导体裸片(例如，14)，其具有为半导体裸片提供电触点的导电焊球阵列(例如，12)；功率通道(例如，16)，用于将电源电流(例如，cf)传送到半导体裸片(14)，其中该功率通道包括至少一个导电连接平面层(例如，12a)，该导电连接平面层(例如，12a)在导电连接平面层的纵向方向上延伸在封装外围的远端和封装裸片区域(例如，在电源焊球122处)的近端之间，以及导电焊球(12)的分布，导电焊球被分布为沿着导电连接平面层(12a)的纵向方向，所述(至少一个)导电连接平面层(12a)包括所述分布中相邻导电焊球之间在所述纵向方向上的后续部分，所述后续部分具有相应电阻值，其中，电阻值从所述导电连接平面层的所述远端到所述近端单调减小(例如，rshape_8《rshape_7《rshape_6《rshape_5《rshape_4《rshape_3《rshap e_2《rshape_1)。
95.在本文举例说明的半导体器件中，所述(至少一个)导电连接平面层的后续部分具有从所述远端向所述(至少一个)连接平面层的近端增加的相应宽度(例如，参见图6中的w)，和/或从导电连接平面层的所述远端向所述近端递减的相应长度(例如，参见图6中的
l)，。
96.在如本文所例示的半导体器件中，功率通道中导电焊球的分布可以包括沿(至少一个)导电连接平面层的纵向分布的多行导电焊球，相邻行的导电焊球(例如，参见图4或图6中的两行或两列焊球12，或图10中的四行或四列焊球12)限定在(至少一个)其间沿所述纵向延伸的导电连接平面层的后续部分具有相应电阻值，其中所述相应电阻值从所述导电连接平面层(12a)的所述远端向所述近端(单调地)减小。
97.在本文举例说明的半导体器件中，(至少一个)导电连接平面层可包括在所述分布的相邻导电焊球之间形成的空隙(例如，18)，其中所述空隙限定了(至少一个)在其间的导电连接平面的所述后续部分具有相应电阻值。
98.在本文举例说明的半导体器件中，此类空隙可包括：完全包含在(至少一个)导电连接平面层(即“内部”)中的完整空隙，其完全由电源通道连接平面12a包围：例如，参见图7至图9中的上部空隙18、图10中的中高空隙18以及图14和图15中的空隙，和/或延伸至(至少一个)导电连接平面层一侧的开口空隙(即在电源通道连接平面12a的侧面形成的“侧”空隙：例如，参见图7至图9中的下部空隙18、图10中的最上部和最下部空隙18以及图11至图13和图16和图17中的空隙18)。
99.在本文举例说明的半导体器件中，(至少一个)导电连接平面层可包括沿所述纵向方向延伸的相对侧，所述相对侧在其中形成所述开口空隙的互补分布(例如，参见图10中的最高和最低空隙18，以及图11至13和图16和17中的空隙18)。
100.在如本文所示的半导体器件中，(至少一个)导电连接平面层可包括沿所述纵向方向上在所述相对侧之间延伸的至少一个所述完整空隙分布，所述相对侧具有在其中形成的所述开口空隙的互补分布(例如，请参见图10中的两排中间高度空隙18，它们在最上面和最下面的空隙18之间延伸。
101.在本文举例说明的半导体器件中，(至少一个)导电连接平面层可包括：在其中形成的t形或l形空隙(例如，参见图16，右侧)；和/或在所述纵向延伸的弯曲形部分(例如，参见图17右侧电源通道连接平面12a的s形或蛇形部分)。
102.如本文所例示的方法可包括：通过导电焊球阵列为安装在半导体器件封装的裸片区域(其中提供电触点)的半导体裸片提供电触点；以及经由在封装外围的远端和封装的裸片区域的近端之间沿纵向方向延伸的功率通道将电源电流(例如，cf)输送到半导体裸片，其中，电源通道包括沿所述纵向方向分布的导电焊球分布，电源通道包括沿所述纵向方向在所述分布中相邻导电焊球之间延伸的后续部分，所述后续部分具有相应电阻值，其中所述相应电阻值从导电连接平面层的所述远端到所述近端减小(例如，rshape_8《rshape_7《rshape_6《rshape_5《rshape_4《rshape_3《rshap e_2《rshape_1)。
103.在不损害基本原理的情况下，细节和实施例可以仅在不脱离保护范围的情况下就通过示例描述的内容而发生变化，甚至显著变化。
104.权利要求书是本文提供的关于实施例的技术教学的组成部分。
105.保护范围由所附的权利要求确定。