多晶硅控制栅刻蚀方法与流程

1.本发明涉及一种半导体集成电路制造方法，特别是涉及一种多晶硅控制栅(cgpl)刻蚀(et)方法。


背景技术：

2.在闪存(flash)制程的cgpl et中，cgpl的形貌对于产品的相关性能起到了重要作用，cgpl顶端的尖角的控制至关重要。而在如厚度小于的薄栅的cgpl et中，因无光刻胶(non-pr)制程，以及腔体清洗模式(clean mode)情况下，薄栅的侧壁不易形成侧墙保护(polymer protection)而形成内凹缺陷的形貌。
3.如图1所示，是现有多晶硅控制栅刻蚀方法形成的器件结构示意图；现有多晶硅控制栅刻蚀方法包括：
4.步骤一、提供底层结构101，在所述底层结构101上形成第一多晶硅层102，在所述第一多晶硅层102的表面上形成硬质掩膜层103。
5.对所述硬质掩膜层103进行图形化刻蚀将多晶硅开口区域打开。
6.通常，所述底层结构101包括：
7.半导体衬底；
8.在所述半导体衬底上形成有控制栅介质层。
9.多晶硅控制栅应用于闪存中，所述底层结构101还包括：
10.形成于所述半导体衬底表面上的浮栅介质层以及多晶硅浮栅。
11.所述多晶硅控制栅叠加在所述多晶硅浮栅顶部，所述控制栅介质层位于所述多晶硅控制栅和所述多晶硅浮栅之间；或者，所述多晶硅控制栅自对准形成在所述多晶硅浮栅的侧面。
12.所述硬质掩膜层103为氧化层或者为氮化层。
13.所述硬质掩膜层为氧化层或者为氮化层。
14.所述半导体衬底包括硅衬底。
15.所述浮栅介质层的材料包括氧化层。
16.所述控制栅介质层的材料包括氧化层。
17.步骤二、进行多晶硅开口刻蚀(break through etch，bt et)，所述多晶硅开口刻蚀对开口区域的所述硬质掩膜层103进行刻蚀以形成第一开口。
18.步骤三、进行多晶硅主体刻蚀(me et)，所述多晶硅主体刻蚀对所述第一开口底部的所述第一多晶硅层102进行刻蚀以形成多晶硅控制栅的侧面，所述多晶硅控制栅的侧面围成第二开口。
19.多晶硅主体刻蚀容易使所述多晶硅控制栅的侧面产生内凹，所述第二开口的底部宽度会变大，在所述多晶硅控制栅的顶部容易产生尖角，这种尖角对产品如闪存的性能会产生不利影响。而且，随着所述第一多晶硅层102的厚度变小如小于在所述多晶硅主体刻蚀过程中在所述多晶硅控制栅的侧面不容易形成由聚合物组成的保护侧墙，从而不可
避免会产生内凹缺陷。
20.步骤四、进行过刻蚀(oe et)，所述过刻蚀使所述底层结构101损失部分厚度。


技术实现要素：

21.本发明所要解决的技术问题是提供一种多晶硅控制栅刻蚀方法，能消除多晶硅主体刻蚀对多晶硅控制栅的侧面内凹的不利影响，从而能使多晶硅控制栅的侧面垂直并对多晶硅控制栅的尖角进行控制。
22.为解决上述技术问题，本发明提供的多晶硅控制栅刻蚀方法包括：
23.步骤一、提供底层结构，在所述底层结构上形成第一多晶硅层，在所述第一多晶硅层的表面上形成硬质掩膜层，对所述硬质掩膜层进行图形化刻蚀将多晶硅开口区域打开。
24.步骤二、以所述硬质掩膜层为进行多晶硅开口刻蚀，所述多晶硅开口刻蚀将所述多晶硅开口区域的所述第一多晶硅层的顶部的部分厚度去除并形成第一开口，所述多晶硅开口刻蚀中会形成聚合物，通过增加所述多晶硅开口刻蚀中形成的所述聚合物使所述多晶硅开口刻蚀完成后在所述第一开口的侧面形成由所述聚合物累积形成的第一侧墙。
25.步骤三、进行多晶硅主体刻蚀，所述多晶硅主体刻蚀对所述第一开口底部的所述第一多晶硅层进行刻蚀以形成多晶硅控制栅的侧面，所述多晶硅控制栅的侧面围成第二开口，所述多晶硅主体刻蚀会自适应所述第一侧墙的形貌进行刻蚀，从而会改变所述多晶硅主体刻蚀的初始刻蚀方向并和所述多晶硅主体刻蚀工艺对所述多晶硅栅的侧面内凹影响相抵消，使所述多晶硅控制栅具有垂直侧面并从而减少或消除所述多晶硅控制栅的侧面顶部尖角。
26.进一步的改进是，还包括：
27.步骤四、进行过刻蚀，所述过刻蚀使所述底层结构损失部分厚度。
28.进一步的改进是，所述底层结构包括：
29.半导体衬底；
30.在所述半导体衬底上形成有控制栅介质层。
31.进一步的改进是，所述底层结构还包括：
32.形成于所述半导体衬底表面上的浮栅介质层以及多晶硅浮栅。
33.进一步的改进是，所述多晶硅控制栅叠加在所述多晶硅浮栅顶部，所述控制栅介质层位于所述多晶硅控制栅和所述多晶硅浮栅之间；
34.或者，所述多晶硅控制栅自对准形成在所述多晶硅浮栅的侧面。
35.进一步的改进是，所述第一多晶硅层的厚度小于
36.进一步的改进是，所述硬质掩膜层为氧化层或者为氮化层。
37.进一步的改进是，所述半导体衬底包括硅衬底。
38.进一步的改进是，所述浮栅介质层的材料包括氧化层。
39.进一步的改进是，所述控制栅介质层的材料包括氧化层。
40.针对现有技术中多晶硅主体刻蚀容易使多晶硅控制栅的侧面产生内凹的技术问题，本发明在多晶硅开口刻蚀中增加了聚合物的形成并通过聚合物累积形成第一侧墙，利用多晶硅主体刻蚀会自适应第一侧墙的形貌的特点，通过第一侧墙的形貌对多晶硅主体刻蚀的影响抵消多晶硅主体刻蚀工艺对多晶硅栅的侧面内凹的不利影响，最后能使多晶硅控
制栅具有垂直侧面并从而减少或消除多晶硅控制栅的侧面顶部尖角，也即能使多晶硅控制栅的侧面的顶部尖角得到控制，从而能提升采用多晶硅控制栅的产品如闪存的性能。
附图说明
41.下面结合附图和具体实施方式对本发明作进一步详细的说明：
42.图1是现有多晶硅控制栅刻蚀方法形成的器件结构示意图；
43.图2是本发明实施例多晶硅控制栅刻蚀方法的流程图；
44.图3a-图3c是本发明实施例多晶硅控制栅刻蚀方法各步骤中的器件结构示意图。
具体实施方式
45.如图2所示，是本发明实施例多晶硅控制栅刻蚀方法的流程图；如图3a至图3b所示，是本发明实施例多晶硅控制栅刻蚀方法各步骤中的器件结构示意图；本发明实施例多晶硅控制栅刻蚀方法包括：
46.步骤一、如图3a所示，提供底层结构201，在所述底层结构201上形成第一多晶硅层202，在所述第一多晶硅层202的表面上形成硬质掩膜层203。
47.对所述硬质掩膜层203进行图形化刻蚀将多晶硅开口区域打开。图形化刻蚀中，需要采用光刻工艺形成的光刻胶301图形来定义出多晶硅开口区域，之后，以光刻胶301为掩膜对所述硬质掩膜层203进行刻蚀。在对所述硬质掩膜层203的图形化刻蚀完成后，会去除所述光刻胶301。
48.本发明实施例中，所述底层结构201包括：
49.半导体衬底；
50.在所述半导体衬底上形成有控制栅介质层。
51.多晶硅控制栅应用于闪存中，所述底层结构201还包括：
52.形成于所述半导体衬底表面上的浮栅介质层以及多晶硅浮栅。
53.在一些实施例中，所述多晶硅控制栅叠加在所述多晶硅浮栅顶部，所述控制栅介质层位于所述多晶硅控制栅和所述多晶硅浮栅之间。
54.在一些实施例中也能为：所述多晶硅控制栅自对准形成在所述多晶硅浮栅的侧面。
55.在一些实施例中，所述第一多晶硅层202的厚度小于
56.所述硬质掩膜层203为氧化层或者为氮化层。
57.所述硬质掩膜层为氧化层或者为氮化层。
58.所述半导体衬底包括硅衬底。
59.所述浮栅介质层的材料包括氧化层。
60.所述控制栅介质层的材料包括氧化层。
61.步骤二、如图3b所示，以所述硬质掩膜层203为进行多晶硅开口刻蚀，所述多晶硅开口刻蚀将所述多晶硅开口区域的所述第一多晶硅层202的顶部的部分厚度去除并形成第一开口，所述多晶硅开口刻蚀中会形成聚合物，通过增加所述多晶硅开口刻蚀中形成的所述聚合物使所述多晶硅开口刻蚀完成后在所述第一开口的侧面形成由所述聚合物累积形成的第一侧墙204。
62.步骤三、如图3c所示，进行多晶硅主体刻蚀，所述多晶硅主体刻蚀对所述第一开口底部的所述第一多晶硅层202进行刻蚀以形成多晶硅控制栅的侧面，所述多晶硅控制栅的侧面围成第二开口，所述多晶硅主体刻蚀会自适应所述第一侧墙204的形貌进行刻蚀，从而会改变所述多晶硅主体刻蚀的初始刻蚀方向并和所述多晶硅主体刻蚀工艺对所述多晶硅栅的侧面内凹影响相抵消，使所述多晶硅控制栅具有垂直侧面并从而减少或消除所述多晶硅控制栅的侧面顶部尖角。也即：所述第一侧墙204会使所述第一开口的减少，而所述第二开口实际上是在所述第一侧墙204所围成的开口上扩大的，故扩大后的所述第二开口的尺寸和所述第一开口的尺寸在最佳条件下能变得相同。而现有方法中，所述第二开口是直接在所述第一开口的基础上扩大，故必然会产生所述多晶硅控制栅的侧面内凹的缺陷，所以，本发明实施例能很好的解决这种多晶硅控制栅的侧面内凹的缺陷。
63.在一些实施例中，还包括：
64.步骤四、进行过刻蚀，所述过刻蚀使所述底层结构201损失部分厚度。
65.针对现有技术中多晶硅主体刻蚀容易使多晶硅控制栅的侧面产生内凹的技术问题，本发明实施例在多晶硅开口刻蚀中增加了聚合物的形成并通过聚合物累积形成第一侧墙204，利用多晶硅主体刻蚀会自适应第一侧墙204的形貌的特点，通过第一侧墙204的形貌对多晶硅主体刻蚀的影响抵消多晶硅主体刻蚀工艺对多晶硅栅的侧面内凹的不利影响，最后能使多晶硅控制栅具有垂直侧面并从而减少或消除多晶硅控制栅的侧面顶部尖角，也即能使多晶硅控制栅的侧面的顶部尖角得到控制，从而能提升采用多晶硅控制栅的产品如闪存的性能。
66.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。