一种系统级空间读写验证的方法、系统、存储介质及设备与流程

1.本发明涉及计算机技术领域，尤其涉及芯片开发技术领域，具体涉及寄存器读写验证技术领域。


背景技术：

2.在芯片开发过程中，针对寄存器的读写检查在验证初期是较为关键的步骤。通过利用自研的自动化工具生成寄存器测试用例，并根据实际地址映射表来对真实场景下的寄存器进行测试，从而检查各个寄存器操作是否正确。另外在对寄存器进行访问时，通常使用amba(高级微控制器总线结构，advanced microcontroller bus architecture)总线发起读写操作，但总线一次只能对一个地址进行读写访问。针对较大地址空间时，总线只能对地址进行顺序访问。这样会导致总线访问地址花费时间较长，影响仿真效率。
3.但在实际soc(片上系统，system on chip)级应用场景中，某些模块占用的寄存器地址空间较大，或者定义了较大的存储空间，而上述的寄存器测试用例是循环对寄存器进行读写操作，这样会花费较长的仿真时间。同时在复杂的soc级，互联总线模块主要用于各个ip之间的互连，互连总线模块一般包括输入逻辑，地址译码，总线仲裁和输出逻辑几部分，可以完成数据流交换，地址分配，共享资源的优先级确定等功能。该模块作为ip之间的接口模块，是数据流的必经通道，因此也是验证重点。在对内存进行访问时，首先需要检查译码逻辑是否正确。另外在soc级也会有对时钟域以低功耗的相关测试。在不同的场景下内存工作方式也会有所不同。因此在系统级，针对较大地址空间如何快速进行地址空间覆盖将会成为重点解决的问题。
4.可以说，针对某些占用地址较大的模块，测试会导致耗费时间较长，进而导致测试效率低下，甚至拖延整体芯片开发进度。
5.因此，针对现有技术中的上述缺点、问题，需要提出一种针对较大地址空间如何快速进行地址空间覆盖的读写验证的方法，以减小时间消耗、提高测试效率。


技术实现要素：

6.有鉴于此，本发明的目的在于提出一种改进的尤其针对较大地址空间的系统级空间读写验证的方法、系统、存储介质及设备，从而解决现有技术中测试会导致耗费时间较长进而导致测试效率低下甚至拖延整体芯片开发进度等问题。
7.基于上述目的，一方面，本发明提供了一种系统级空间读写验证的方法，其中该方法包括以下步骤：
8.根据实际内存的空间大小，将大块的内存地址空间进行虚拟分块处理得到多个小块内存，并根据该多个小块内存的地址形成地址映射表；
9.利用寄存器模型生成工具生成所有模块的寄存器模型以及测试用例，测试用例中依次对每个寄存器进行读写检查，其中在测试用例中只对分块内存偏移地址进行写访问；
10.响应于根据测试用例通过地址总线发起对内存的读写操作，通过地址译码逻辑进
行寻址并发起传输请求；
11.基于地址映射表通过转换模块同时对多个地址执行读写操作；
12.在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性。
13.在根据本发明的系统级空间读写验证的方法的一些实施例中，在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性进一步包括：
14.利用后门读方式对每个小块内存对应偏移地址上的写数据进行读取，以检查写入数据和地址译码的正确性。
15.在根据本发明的系统级空间读写验证的方法的一些实施例中，在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性进一步包括：
16.响应于后门读取的数据与通过地址总线写入的数据相同，验证写入数据和地址译码正确；
17.响应于后门读取的数据与通过地址总线写入的数据不相同，验证写入数据和/或地址译码错误。
18.在根据本发明的系统级空间读写验证的方法的一些实施例中，在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性进一步包括：
19.利用前门读方式将任意正确地址上的写数据进行读取，以检查写入数据的正确性。
20.在根据本发明的系统级空间读写验证的方法的一些实施例中，基于地址映射表同时对多个地址执行读写操作进一步包括：
21.通过地址映射将总线发送的地址同时发送到相应的多个小块内存中，同时发送数据也根据地址映射同时发送到相应的多个小块内存中。
22.在根据本发明的系统级空间读写验证的方法的一些实施例中，根据实际内存的空间大小，将大块的内存地址空间进行虚拟分块处理得到多个小块内存，并根据该多个小块内存的地址形成地址映射表进一步包括：
23.根据实际内存的空间大小将大块的内存地址空间均分成多个小块内存，根据划分的小块内存的数量以及划分的内存单元确定每个小块内存的基地址。
24.在根据本发明的系统级空间读写验证的方法的一些实施例中，响应于根据测试用例通过地址总线发起对内存的读写操作，通过地址译码逻辑进行寻址并发起传输请求进一步包括：
25.在发起总线操作时，首先对地址译码进行检查，根据实际的芯片地址映射表检查译码逻辑发送的地址是否正确，同时需要检查发送的地址是否满足分块需求。
26.本发明的另一方面，还提供了一种系统级空间读写验证的系统，其中包括：
27.内存虚拟分区模块，该内存虚拟分区模块配置为根据实际内存的空间大小，将大块的内存地址空间进行虚拟分块处理得到多个小块内存，并根据该多个小块内存的地址形成地址映射表；
28.测试用例生成模块，该测试用例生成模块配置为利用寄存器模型生成工具生成所有模块的寄存器模型以及测试用例，测试用例中依次对每个寄存器进行读写检查，其中在测试用例中只对分块内存偏移地址进行写访问；
29.读写测试发起模块，该读写测试发起模块配置为响应于根据测试用例通过地址总线发起对内存的读写操作，通过地址译码逻辑进行寻址并发起传输请求；
30.读写操作转换模块，该读写操作转换模块配置为基于地址映射表通过转换模块同时对多个地址执行读写操作；
31.数据地址验证模块，该数据地址验证模块配置为在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性。
32.本发明的再一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被执行时实现上述任一项根据本发明的系统级空间读写验证的方法。
33.本发明的又一方面，还提供了一种计算机设备，包括存储器和处理器，该存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述任一项根据本发明的系统级空间读写验证的方法。
34.本发明至少具有以下有益技术效果：基于本发明的方法，尤其针对某些占用地址较大的模块测试会导致耗费时间较长的问题，提出将较大的内存灵活进行分块处理，当通过总线发送一个地址的写操作时，通过中间转换模块可以将该地址的操作同时发送到划分的小块内存，以达到发送一次总线操作即可同时对多个地址进行操作的目的，成倍提高效率。
附图说明
35.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
36.在图中：
37.图1示出了根据本发明的系统级空间读写验证的方法的实施例的流程示意图；
38.图2示出了根据本发明的系统级空间读写验证的方法的实施例的内存分块示意图；
39.图3示出了根据本发明的系统级空间读写验证的方法的实施例的示意性框图；
40.图4示出了根据本发明的系统级空间读写验证的方法的实施例的地址映射示意图；
41.图5示出了根据本发明的系统级空间读写验证的方法的实施例的转换模块示意图；
42.图6示出了根据本发明的系统级空间读写验证的系统的实施例的示意性框图；
43.图7示出了根据本发明的实现系统级空间读写验证的方法的计算机可读存储介质的实施例的示意图；
44.图8示出了根据本发明的实现系统级空间读写验证的方法的计算机设备的实施例
的硬件结构示意图。
具体实施方式
45.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
46.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
47.简单地说，本发明的构思尤其针对系统级模块寄存器占用较大地址空间的情况。根据本发明，通过对较大内存空间进行空间划分，根据实际情况将其平均分配为多个相同内存大小的内存块，并根据划分内存块生成相应的地址映射表。在总线针对某个地址发起写操作时，后续转换模块会根据生成的地址映射表将总线发送的地址和数据映射到各个块内存上，同时对多个块内存相同的偏移地址发起写操作。不同于传统寄存器测试中对每个寄存器顺序进行读写操作，该种方法通过划分多个内存块，发起总线操作时，根据地址映射可以同时对所有块内存进行写操作。同时可以利用后门读取写入数据，检查数据和地址译码是否正确。图1示出了根据本发明的系统级空间读写验证的方法的实施例的流程示意图。
48.一般情况下，在模块级和系统级验证中，寄存器测试都是按照寄存器地址顺序依次进行检查。当在系统级该模块寄存器占用较大地址空间时，若按照传统寄存器测试方法进行测试，会花费较长仿真时间。为了提高效率，提出了将内存空间分块，根据分块产生地址映射表，新增转换模块会根据地址映射表，将amba总线发送的读写操作同时发送到各个块内存中，以达到发送一次总线操作即可同时对多个地址进行操作的目的，成倍提高效率。图2示出了根据本发明的系统级空间读写验证的方法的实施例的内存分块示意图。
49.为此，本发明的第一方面，提供了一种系统级空间读写验证的方法100。图3示出了根据本发明的系统级空间读写验证的方法的实施例的示意性框图。在如图3所示的实施例中，该方法包括：
50.步骤s110：根据实际内存的空间大小，将大块的内存地址空间进行虚拟分块处理得到多个小块内存，并根据该多个小块内存的地址形成地址映射表；
51.步骤s120：利用寄存器模型生成工具生成所有模块的寄存器模型以及测试用例，测试用例中依次对每个寄存器进行读写检查，其中在测试用例中只对分块内存偏移地址进行写访问；
52.步骤s130：响应于根据所述测试用例通过地址总线发起对内存的读写操作，通过地址译码逻辑进行寻址并发起传输请求；
53.步骤s140：基于所述地址映射表通过转换模块同时对多个地址执行所述读写操作；
54.步骤s150：在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性。
55.总的来说，针对现有技术中存在的上述问题，根据本发明的基本构思在于对较大
内存进行分块处理，根据实际内存空间大小适当划分出多个相同内存大小的块内存，并生成对应的地址映射表。因此，在步骤s110中根据实际内存的空间大小，将大块的内存地址空间进行虚拟分块处理得到多个小块内存，并根据该多个小块内存的地址形成地址映射表。图4示出了根据本发明的系统级空间读写验证的方法的实施例的地址映射示意图。
56.随后在步骤s120中利用寄存器模型自动生成工具生成所有模块的寄存器模型以及测试用例，测试用例中依次对每个寄存器进行读写检查。在经过上述划分内存块之后，在测试用例中只对分块内存偏移地址进行写访问即可。只对通用的小块内存偏移地址发起总线写操作，后面有转换模块会根据块内存基地址同时对每个小块内存发起写访问
57.在此基础上，当根据所述测试用例通过地址总线发起对内存的读写操作时，在步骤s130中通过地址译码逻辑进行寻址并发起传输请求。地址译码逻辑就是将输入的二进制地址指向相应的物理空间。cpu每次通过地址总线发起对内存的读写操作时，都需要经过地址译码逻辑找到对应地址，然后发起传输请求。在发起总线操作时，首先对地址译码进行检查。根据实际的芯片地址映射表检查译码逻辑发送的地址是否正确，同时需要检查发送的地址是否满足分块需求。
58.然后在步骤s140中基于所述地址映射表通过转换模块同时对多个地址执行所述读写操作。经过地址译码逻辑之后发起真正的读写操作，根据实际情况，读写操作会分为以下两种情况。同时发起写操作，同时读操作检查数据，当只有一块内存有效时，发起同时写操作，同时读操作检查数据有效。图5示出了根据本发明的系统级空间读写验证的方法的实施例的转换模块示意图。在发送总线操作后增加转换模块，在利用总线对内存进行操作时，通过生成的地址映射表来将地址和数据对应到每个块内存中，可以同时对每个块内存相对应的偏移地址进行写操作。
59.最后在步骤s150中在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性。
60.在一些具体实施例中，根据本发明，在用于针对系统级较大内存空间进行快速地址覆盖的系统级空间读写验证的方法的流程示例如图1所示。该方法的购机基于以下几点：寄存器测试用例、amba总线、转换模块以及分块内存。下面进一步详述根据本发明的方法的过程。
61.1)将较大内存空间进行分块
62.在实际芯片中，某些模块由于功能需要占用的地址空间较大，在进行寄存器访问时，会花费大量时间。为了提高访问效率，可以针对大块内存地址空间进行虚拟分块处理。
63.内存分块示意图例如如图2所示，以12kb地址空间为例，将其划分为3个以4kb为单位的小块内存，每个4kb小块内存的偏移地址(offset address)范围都为32’h00000000～32’h00000fff，基地址(base address)则有所区别。
64.2)根据分块内存地址得出地址映射表
65.根据上述内存划分，可以得出相应的地址映射表，如图4所示。每个块内存划分4kb地址空间，则第一块内存地址空间为32’h0～32’hfff，第二块内存地址空间为32’h1000 0～32’h1000 32’hfff，第三块内存地址空间为32’h2000 0～32’h2000 32’hfff。每个小块内存偏移地址范围都为32’h0～32’hfff，基地址则根据划分的内存块数和划分内存单位来得出，块1内存基地址为0，块2内存基地址为0 32’h1000，块3内存基地址为0 2*32’h1000。
66.依次类推，当划分内存单元更加精细或者遇到更大地址空间时，假设需要划分内存大小为mmb，按照nkb作为划分内存单位，则需要划分(m/n)*210块内存。则每块内存偏移地址为0～nkb，第a块内存基地址为0 (a-1)*nkb(0《a《＝(m/n)*210)。划分内存单元可以根据内存大小灵活选择。
67.因此，在根据本发明的系统级空间读写验证的方法100的一些实施例中，步骤s110根据实际内存的空间大小，将大块的内存地址空间进行虚拟分块处理得到多个小块内存，并根据该多个小块内存的地址形成地址映射表进一步包括：根据实际内存的空间大小将大块的内存地址空间均分成多个小块内存，根据划分的小块内存的数量以及划分的内存单元确定每个小块内存的基地址。
68.3)生成寄存器测试用例
69.利用寄存器模型自动生成工具生成所有模块的寄存器模型以及测试用例，测试用例中依次对每个寄存器进行读写检查。在经过上述划分内存块之后，在测试用例中只需要对分块内存偏移地址进行写访问即可。
70.只对通用的块内存偏移地址发起总线写操作，后面有转换模块会根据块内存基地址同时对每个块内存发起写访问。
71.4)通过地址译码逻辑寻址
72.地址译码逻辑就是将输入的二进制地址指向相应的物理空间。cpu每次通过地址总线发起对内存的读写操作时，都需要经过地址译码逻辑找到对应地址，然后发起传输请求。在发起总线操作时，首先对地址译码进行检查。根据实际的芯片地址映射表检查译码逻辑发送的地址是否正确，同时需要检查发送的地址是否满足分块需求。
73.为此，在根据本发明的系统级空间读写验证的方法100的一些实施例中，步骤s130响应于根据所述测试用例通过地址总线发起对内存的读写操作，通过地址译码逻辑进行寻址并发起传输请求进一步包括：在发起总线操作时，首先对地址译码进行检查，根据实际的芯片地址映射表检查译码逻辑发送的地址是否正确，同时需要检查发送的地址是否满足分块需求。
74.5)地址映射表同时对多个地址发起操作
75.经过地址译码逻辑之后发起真正的读写操作，根据实际情况，读写操作会分为以下两种情况。同时发起写操作，同时读操作检查数据，当只有一块内存有效时，发起同时写操作，同时读操作检查数据有效。
76.也就是说，在根据本发明的系统级空间读写验证的方法100的一些实施例中，步骤s140基于所述地址映射表同时对多个地址执行所述读写操作进一步包括：通过地址映射将总线发送的地址同时发送到相应的多个小块内存中，同时发送数据也根据地址映射同时发送到相应的多个小块内存中。其中读写过程可以分为下文中的两种情况。
77.(1)同时写，同时读
78.当经过地址译码逻辑之后判断该地址空间可以划分为多个小块内存进行读写操作。由图1可知，启动寄存器测试序列，会通过amba总线对相应地址进行操作。一般情况下，总线只对一个地址进行数据的读写操作，在对较大地址空间进行访问时，每一个地址都需要发起总线进行读写操作，导致仿真时间较长。为了解决这个问题，可以考虑在总线模块后增加一个转换模块，以实现对较大内存并行访问功能。转换模块示意图如图5所示。
79.amba总线针对寄存器发起写操作时，地址和数据会经过转换模块，通过地址映射模块，可以将amba总线发送的地址同时发送到已经划分好的块内存中，同时发送数据也根据映射同时发送到各个块内存中。因此经过转换模块之后，每次通过amba总线发送一次写操作，相当于同时对多个块内存相同偏移地址上进行写操作，使得访问效率可以成倍提高。
80.为了检查写入数据正确性，也可以针对每个块内存同时发起读操作，通过读操作监测模块收集每个分块内存相应偏移地址上的数据，通过前门读方式对前门写入数据进行检查。通过输出选择模块可以任选正确的一个地址数据输出到amba总线上。
81.因此，在根据本发明的系统级空间读写验证的方法100的一些实施例中，步骤s150在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性进一步包括：利用前门读方式将任意正确地址上的写数据进行读取，以检查写入数据的正确性。
82.(2)只写一块内存，同时读
83.当多个内存块具有不同基地址和相同偏移地址时，可以针对这些内存块进行同时读写操作。例如，有3个基地址不同，内存空间大小相同的lmu模块存储数据，当对任意lmu内存进行写操作时，其他两块内存写操作无效。当amba总线对任意lmu内存发起写操作，经过写转换模块将数据同时写入到3个lmu内存中。利用读转换模块对每块内存发起同时读操作，以此检查写入数据正确性。在此种情形下，发起同时写操作时，只有一块内存写入数据有效，其余内存块写入数据无效。为了检查写入地址和数据是否正确，对每块内存会发起同时读操作，将每块内存相同偏移地址上的数据读出，并将读地址和读数据与写地址和写数据进行比较，当写入数据与读出数据相同时，表示该内存块此时访问有效，并将读地址和读数据通过选择模块输出到外部amba总线中。其余无效内存块写操作无效，读出数据与写入数据不相同。因此可利用同时读写操作检查内存块有效性。
84.针对寄存器进行读操作时也可以有另外两种方式来实现，一种是利用组合逻辑对写入数据进行检查，一种是采用后门读取的方式对写入数据进行检查。利用组合逻辑进行检查时，将同时写入各个内存块偏移地址的数据全部进行与操作，若结果与总线写入的数据相同则数据检查正确，与总线写入数据不相同则数据检查错误。利用后门读取的方式对每一个内存块对应偏移地址上的写数据进行读取，后门读数据与总线写入数据相等则检查正确，否则检查错误。后门读取数据不但可以对比写入数据是否正确，也可以根据后门访问路径检查地址译码是否正确。
85.因此，在根据本发明的系统级空间读写验证的方法100的一些实施例中，步骤s150在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性进一步包括：利用后门读方式对每个小块内存对应偏移地址上的写数据进行读取，以检查写入数据和地址译码的正确性。
86.此外，在根据本发明的系统级空间读写验证的方法100的一些实施例中，步骤s150在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性，更进一步地说是利用后门读方式对每个小块内存对应偏移地址上的写数据进行读取，以检查写入数据和地址译码的正确性进一步包括：响应于后门读取的数据与通过地址总线写入的数据相同，验证写入数据和地址译码正确；响应于后门读取的数据与通过地址总线写入的数据不相同，验证写入数据和/或
地址译码错误。
87.综合根据本发明的前述实施例，在实际芯片中，对于寄存器以及内存空间的读写操作都是由cpu发起的。在soc级验证平台中利用总线vip(验证ip)来替代cpu，已达到对寄存器进行随机读写操作。但是针对某些占用地址较大的模块，该测试会导致耗费时间较长。针对以上问题，本发明提出将较大的内存灵活进行分块处理，当通过总线发送一个地址的写操作时，通过中间转换模块可以将该地址的操作同时发送到划分的小块内存，以提高测试效率。
88.本发明的第二方面，还提供了一种系统级空间读写验证的系统200。图6示出了根据本发明的系统级空间读写验证的系统200的实施例的示意性框图。如图6所示，该系统包括：
89.内存虚拟分区模块210，该内存虚拟分区模块210配置为根据实际内存的空间大小，将大块的内存地址空间进行虚拟分块处理得到多个小块内存，并根据该多个小块内存的地址形成地址映射表；
90.测试用例生成模块220，该测试用例生成模块220配置为利用寄存器模型生成工具生成所有模块的寄存器模型以及测试用例，测试用例中依次对每个寄存器进行读写检查，其中在测试用例中只对分块内存偏移地址进行写访问；
91.读写测试发起模块230，该读写测试发起模块230配置为响应于根据测试用例通过地址总线发起对内存的读写操作，通过地址译码逻辑进行寻址并发起传输请求；
92.读写操作转换模块240，该读写操作转换模块240配置为基于地址映射表通过转换模块同时对多个地址执行读写操作；
93.数据地址验证模块250，该数据地址验证模块250配置为在执行写操作后，针对每个小块内存同时发起读操作，并收集每个小块内存相应偏移地址上读取的数据，以检查写入数据和地址译码的正确性。
94.本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图7示出了根据本发明实施例提供的系统级空间读写验证的方法的计算机可读存储介质的示意图。如图7所示，计算机可读存储介质300存储有计算机程序指令310，该计算机程序指令310可以被处理器执行。该计算机程序指令310被执行时实现上述任意一项实施例的方法。
95.应当理解，在相互不冲突的情况下，以上针对根据本发明的系统级空间读写验证的方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的系统级空间读写验证的系统和存储介质。
96.本发明实施例的第四个方面，还提供了一种计算机设备400，包括存储器420和处理器410，该存储器中存储有计算机程序，该计算机程序被该处理器执行时实现上述任意一项实施例的方法。
97.如图8所示，为本发明提供的执行系统级空间读写验证的方法的计算机设备的一个实施例的硬件结构示意图。以如图8所示的计算机设备400为例，在该计算机设备中包括一个处理器410以及一个存储器420，并还可以包括：输入装置430和输出装置440。处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接，图8中以通过总线连接为例。输入装置430可接收输入的数字或字符信息，以及产生与系统级空间读写验证的有关的信号输入。输出装置440可包括显示屏等显示设备。
98.存储器420作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本技术实施例中的资源监控方法对应的程序指令/模块。存储器420可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储资源监控方法的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器420可选包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
99.处理器410通过运行存储在存储器420中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的资源监控方法。
100.最后需要说明的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦写可编程rom(eeprom)或快闪存储器。易失性存储器可以包括随机存取存储器(ram)，该ram可以充当外部高速缓存存储器。作为例子而非限制性的，ram可以以多种形式获得，比如同步ram(dram)、动态ram(dram)、同步dram(sdram)、双数据速率sdram(ddr sdram)、增强sdram(esdram)、同步链路dram(sldram)、以及直接rambus ram(drram)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
101.本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
102.结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp和/或任何其它这种配置。
103.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
104.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
105.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。