用于地址映射数据的分离高速缓存器的制作方法

用于地址映射数据的分离高速缓存器
1.交叉引用
2.本专利申请要求由科莱拉(colella)等人在2020年11月19日申请的标题为“用于地址映射数据的分离高速缓存器(split cache for address mapping data)”的第16/953,075号美国专利申请案的优先权，所述美国专利申请转让给本受让人且明确地以全文引用的方式并入本文中。
技术领域
3.技术领域涉及一种用于地址映射数据的分离高速缓存器。


背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、摄像机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程到不同状态来存储信息。举例来说，二进制存储器单元可编程成通常对应于逻辑1或逻辑0的两个支持状态中的一个。在一些实例中，单个存储器单元可支持超过两个可能状态，存储器单元可存储所述可能状态中的任一个。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、3维交叉点存储器(3d交叉点)、或非(nor)和与非(nand)存储器装置等。存储器装置可为易失性或非易失性的。除非由外部电源周期性地刷新，否则易失性存储器单元(例如，dram单元)可能随时间推移而丢失其编程状态。非易失性存储器单元(例如，nand存储器单元)即使在不存在外部电源的情况下仍可维持其编程状态持续很长一段时间。


技术实现要素：

6.描述一种存储代码的非暂时性计算机可读媒体。存储代码的非暂时性计算机可读取媒体可包括可由处理器执行以进行以下操作的指令：将指示与主机系统相关联的逻辑地址与存储器系统的物理地址之间的映射的数据存储在存储器系统的高速缓存器的第一部分中；识别在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集；和至少部分地基于识别而将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。
7.描述一种存储器系统。存储器系统可包括：存储器装置；高速缓存器，其配置成存储指示与主机系统相关联的逻辑地址与存储器装置的物理地址之间的映射的数据，高速缓存器包括配置成根据第一粒度存储数据的第一部分和配置成根据小于第一粒度的第二粒度存储数据的第二部分；和控制器，其与存储器装置和高速缓存器耦合且配置成：将数据从
存储器装置传送到高速缓存器的第一部分；和至少部分地基于在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集而将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。
8.描述一种设备。设备可包括：存储器阵列；和控制器，其与存储器阵列耦合且配置成使得所述设备：将指示与主机系统相关联的逻辑地址与存储器系统的物理地址之间的映射的数据存储在存储器系统的高速缓存器的第一部分中；识别在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集；和至少部分地基于识别而将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。
附图说明
9.图1说明根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的系统的实例。
10.图2说明根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的系统的实例。
11.图3说明根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的流程图的实例。
12.图4展示根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的存储器系统的框图。
13.图5展示根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的一或多种方法的流程图。
具体实施方式
14.存储器系统可与主机系统耦合，所述主机系统可将存取命令传达到存储器系统以供执行。在一些情况下，主机系统可利用存取命令的一组逻辑地址，而存储器系统可利用一组物理地址(例如，与逻辑地址不同)来执行存取命令。此处，存储器系统可依赖于地址映射数据来确定逻辑地址与物理地址之间的映射。存储器系统可将地址映射数据存储在存储器系统的存储器装置内(例如，使用逻辑-物理地址(l2p)表或物理地址表(ppt))。当存储器系统接收到存取命令时，存储器系统可存取与存取命令相关联的地址映射数据以执行存取命令。因此，与存取地址映射数据相关联的时间量可影响存储器系统的延迟。即，如果存储器系统快速地存取地址映射数据，那么当与不太快速地存取地址映射数据的存储器系统相比时，可减少存储器系统的延迟。
15.一些存储器系统可利用高速缓存器来存储地址映射数据的子集，以减少与存取一些地址映射数据相关联的延迟量。即，与存取存储在存储器系统的存储器装置中的地址映射数据相比，存取存储在高速缓存器中的地址映射数据可与更少的延迟相关联。然而，高速缓存器可能不足够大以存储与存储器系统相关联的所有地址映射数据。当存储器系统接收到与存储在高速缓存器中的地址映射数据相关联的存取命令时，可发生高速缓存命中。替代地，当存储器系统接收到与不存储在高速缓存器中的地址映射数据相关联的存取命令时，可发生高速缓存未命中。在一些情况下，增加高速缓存命中的频率可降低与执行存取命
令的存储器系统相关联的延迟。当存储器系统接收到与尚不存储在高速缓存器中的地址映射数据相关联的存取命令(例如，与高速缓存未命中相关联的新地址映射数据)时，存储器系统可将新地址映射数据存储在高速缓存器中。在一些情况下(例如，当高速缓存器充满其它地址映射数据时)，存储器系统可逐出先前存储在高速缓存器中的一些地址映射数据，以将新地址映射数据存储在高速缓存器中。举例来说，当与与存储在高速缓存器中的其它地址映射数据相关联的存取命令的数量相比时，存储器系统可逐出在存储在高速缓存器中时尚不与如此多的存取命令相关联的地址映射数据。
16.在一些存储器系统中，高速缓存器可根据单一粒度(例如，以4千字节(kb))存储地址映射数据。在一些其它存储器系统中，高速缓存器可根据超过一个粒度存储地址映射数据。举例来说，高速缓存器可包含与第一粒度(例如，4kb)相关联的第一部分和与小于第一粒度(例如，1kb)的第二粒度相关联的第二部分。此处，存储器系统可最初根据第一粒度将地址映射数据存储在高速缓存器的第一部分中。当高速缓存器的第一部分充满且存储器系统接收到与新地址映射数据相关联的存取命令时，存储器系统可识别出不与与高速缓存器内的其它组地址映射数据一样多的存取命令相关联的地址映射数据的集合。存储器系统可接着将已与一或多个存取命令相关联的经识别地址映射数据的一或多个子集传送到高速缓存器的第二部分(例如，当存储在高速缓存器的第一部分中时)。存储器系统可另外从高速缓存器逐出经识别地址映射数据的剩余的一或多个子集。通过使与较大数量的存取命令相关联的地址映射数据的子集存储在高速缓存器中(例如，没有逐出所述子集)，存储器系统可增加高速缓存命中的频率，因此减少与执行存取命令相关联的延迟。另外，因为高速缓存器包含与比高速缓存器的第一部分更小的地址映射数据的粒度相关联的第二部分，所以用于存取命令的地址映射数据的密度可高于仅根据第一较大粒度存储数据的高速缓存器。
17.首先在如参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。在如参考图3所描述的流程图的上下文中描述本公开的特征。本公开的这些和其它特征由设备图和流程图进一步说明且参考设备图和流程图加以描述，所述设备图和流程图涉及如参考图4和5所描述的用于地址映射数据的分离高速缓存器。
18.图1说明根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
19.存储器系统110可为或包含任何装置或装置集合，其中装置或装置集合包含至少一个存储器阵列。举例来说，存储器系统110可为或包含通用快闪存储(ufs)装置、嵌入式多媒体控制器(emmc)装置、快闪装置、通用串行总线(usb)快闪装置、安全数字(sd)卡、固态驱动器(ssd)、硬盘驱动器(hdd)、双列直插式存储器模块(dimm)、小型dimm(so-dimm)或非易失性dimm(nvdimm)，和其它可能性。
20.系统100可包含在计算装置中，所述计算装置例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(iot)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中所包含的嵌入式计算机)或包含存储器和处理装置的任何计算装置。
21.系统100可包含可与存储器系统110耦合的主机系统105。在一些实例中，这一耦合可包含与主机系统控制器106的接口，其可为配置成使主机系统105执行根据如本文中所描述的实例的各种操作的控制组件的实例。主机系统105可包含一或多个装置，且在一些情况
下，可包含处理器芯片组和由处理器芯片组执行的软件栈。举例来说，主机系统105可包含配置成用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存器(例如，在主机系统105本地的或包含在主机系统150中的存储器)、存储器控制器(例如，nvdimm控制器)和存储协议控制器(例如，pcie控制器、串行高级技术附件(sata)控制器)。主机系统105可使用存储器系统110，例如，将数据写入到存储器系统110且从存储器系统110读取数据。虽然在图1中展示一个存储器系统110，但主机系统105可与任何数量的存储器系统110耦合。
22.主机系统105可经由至少一个物理主机接口而与存储器系统110耦合。在一些情况下，主机系统105和存储器系统110可配置成使用相关联协议经由物理主机接口通信(例如，在存储器系统110与主机系统105之间交换或以其它方式传达控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于sata接口、ufs接口、emmc接口、外围组件互连高速(pcie)接口、usb接口、光纤通道、小型计算机系统接口(scsi)、串行连接scsi(sas)、双数据速率(ddr)、双列直插式存储器模块(dimm)接口(例如，支持ddr的dimm套接接口)、开放nand快闪接口(onfi)、低功率双数据速率(lpddr)。在一些实例中，一或多个这类接口可包含在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115中或以其它方式支持位于其间。在一些实例中，主机系统105可经由用于包含在存储器系统110中的每一存储器装置130或存储器装置140的相应物理主机接口，或经由用于包含在存储器系统110中的每一类型的存储器装置130或存储器装置140的相应物理主机接口而与存储器系统110耦合(例如，主机系统控制器106可与存储器系统控制器115耦合)。
23.存储器系统110可包含存储器系统控制器115、存储器装置130和存储器装置140。存储器装置130可包含第一类型的存储器单元(例如，非易失性存储器单元类型)的一或多个存储器阵列，且存储器装置140可包含第二类型的存储器单元(例如，易失性存储器单元类型)的一或多个存储器阵列。虽然在图1的实例中展示一个存储器装置130和一个存储器装置140，但应理解，存储器系统110可包含任何数量的存储器装置130和存储器装置140，且在一些情况下，存储器系统110可缺少存储器装置130或存储器装置140。
24.存储器系统控制器115可与主机系统105耦合且与主机系统105通信(例如，经由物理主机接口)，且可为配置成使存储器系统110执行根据如本文中所描述的实例的各种操作的控制组件的实例。存储器系统控制器115还可与存储器装置130或存储器装置140耦合且与存储器装置130或存储器装置140通信，以在存储器装置130或存储器装置140处执行例如读取数据、写入数据、擦除数据或刷新数据的操作，和一般可称为存取操作的其它此类操作。在一些情况下，存储器系统控制器115可从主机系统105接收命令且与一或多个存储器装置130或存储器装置140通信以执行这类命令(例如，在一或多个存储器装置130或存储器装置140内的存储器阵列处)。举例来说，存储器系统控制器115可从主机系统105接收命令或操作，且可将命令或操作转换成指令或适当命令，以实现对存储器装置130或存储器装置140的所要存取。且在一些情况下，存储器系统控制器115可与主机系统105且与一或多个存储器装置130或存储器装置140交换数据(例如，响应于或以其它方式结合来自主机系统105的命令)。举例来说，存储器系统控制器115可将与存储器装置130或存储器装置140相关联的响应(例如，数据包或其它信号)转换成用于主机系统105的对应信号。
25.存储器系统控制器115可配置成用于与存储器装置130或存储器装置140相关联的
其它操作。举例来说，存储器系统控制器115可执行或管理操作，例如，耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监测，和与来自主机系统105的命令相关联的逻辑地址(例如，逻辑块地址(lba))与与存储器装置130或存储器装置140内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址转换。
26.存储器系统控制器115可包含硬件，例如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如，硬译代码)逻辑的电路，以执行本文中属于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路(例如，现场可编程门阵列(fpga)、专用集成电路(asic)、数字信号处理器(dsp))，或任何其它合适的处理器或处理电路。
27.存储器系统控制器115还可包含本地存储器120。在一些情况下，本地存储器120可包含只读存储器(rom)或其它存储器，所述其它存储器可存储可由存储器系统控制器115执行的操作代码(例如，可执行指令)以执行本文中属于存储器系统控制器115的功能。在一些情况下，本地存储器120可另外或替代地包含静态随机存取存储器(sram)或其它存储器，所述其它存储器可由存储器系统控制器115用于例如与本文中属于存储器系统控制器115的功能有关的内部存储或计算。另外或替代地，本地存储器120可充当存储器系统控制器115的高速缓存器。举例来说，当从存储器装置130或存储器装置140读取数据或将数据写入到存储器装置130或存储器装置140时，数据可存储到本地存储器120，且可在本地存储器120内可用于主机系统105根据高速缓存策略进行后续检索或操纵(例如，更新)(例如，相对于存储器装置130或存储器装置140具有减少的延迟)。
28.存储器系统控制器115可另外包含高速缓存器180。举例来说，存储器系统控制器115可包含1024kb的sram高速缓存器。在一些情况下，高速缓存器180可包含在本地存储器120内。在一些情况下，高速缓存器180可为本地存储器120的一部分。在一些情况下，高速缓存器180可包含整个本地存储器120。高速缓存器180可配置成存储指示与主机系统105相关联的逻辑地址与存储器系统110的物理地址(例如，地址映射数据)之间的映射的数据。存储器系统110可将整个l2p表(例如，其包含地址映射数据)存储在存储器装置130和140中的一或多个处。另外，存储器系统110可将地址映射数据的子集存储在高速缓存器180内。在一些情况下，与存取存储在存储器装置130或140中的地址映射数据相比，存取存储在高速缓存器180中的地址映射数据可与更少的延迟相关联。当存储器系统110接收到与存储在高速缓存器180中的地址映射数据相关联的存取命令时，可发生高速缓存命中。替代地，当存储器系统110接收到与不存储在高速缓存器180中的地址映射数据相关联的存取命令时，可发生高速缓存未命中。在一些情况下，增加高速缓存命中的频率可减少与执行存取命令的存储器系统110相关联的延迟。
29.当存储器系统110接收到与尚不存储在高速缓存器180中的地址映射数据相关联的存取命令(例如，与高速缓存未命中相关联的新地址映射数据)时，存储器系统110可将新地址映射数据存储在高速缓存器180中。在一些情况下(例如，当高速缓存器180充满其它地址映射数据时)，存储器系统110可逐出先前存储在高速缓存器180中的一些地址映射数据以将新地址映射数据存储在高速缓存器180中。举例来说，存储器系统110可另外存储与地址映射数据的每一集合相关联的指示地址映射数据在存储在高速缓存器180中时是否已与
任何存取命令相关联的指示。此处，存储器系统110可逐出与指示地址映射数据在存储在高速缓存器180中时尚不与任何存取命令相关联的指示相关联的地址映射数据。另外或替代地，指示可指示地址映射数据的集合在存储在高速缓存器180中时所关联的存取操作的数量。此处，当与与存储在高速缓存器180中的其它地址映射数据相关联的存取命令的数量相比时，存储器系统110可逐出在存储在高速缓存器180中时已用于更少存取操作的地址映射数据。在任一情况下，从高速缓存器180逐出地址映射数据可使得存储器系统110能够将新地址映射数据存储在高速缓存器180中。
30.高速缓存器180可包含配置成根据第一粒度(例如，2kb、4kb、8kb、16kb)存储地址映射数据的第一部分185。存储器系统控制器115可根据第一粒度将地址映射数据从存储器装置130或140传送到高速缓存器180的第一部分185。在一些情况下，地址映射数据的每一集合(例如，其包含第一粒度的地址映射数据)可包含存储器装置130或140的限定数量的物理地址的地址映射信息。举例来说，4kb地址映射数据的每一集合可包含配置成存储1兆字节(mb)数据的存储器装置130或140的地址空间的地址映射信息。
31.在一些情况下，从主机系统105接收到的存取命令可仅指示与地址映射数据相关联的1mb数据的子集。在一些其它情况下，从主机系统105接收到的存取命令可指示与一组不连续物理地址相关联的数据(例如，通过一组逻辑地址)。此处，存储器系统110可存取多组地址映射数据以识别存取命令的逻辑地址与物理地址之间的映射。在任一情况下，存储器系统110可根据粒度(例如，4kb)将地址映射数据传送到高速缓存器180，且地址映射数据的一或多个子集可不与存取命令相关联。在高速缓存器180仅根据第一粒度存储数据的实例中，高速缓存器180可包含很少用于存取操作的地址映射数据。举例来说，为了确保地址映射数据的1kb子集保持在高速缓存器180中，高速缓存器180可配置成存储包含地址映射数据的1kb子集的地址映射数据的4kb集合。此处，高速缓存器180可存储很少用于存取操作的3kb地址映射数据。
32.在存储器系统110的实例中，高速缓存器180可包含高速缓存器180的第二部分190，其配置成根据小于第一粒度的第二粒度存储数据。因此，在从高速缓存器180的第一部分185逐出地址映射数据的集合之前，存储器系统110可将用于存取操作的地址映射数据的子集从高速缓存器180的第一部分185传送到高速缓存器180的第二部分190。举例来说，对于地址映射数据的每一子集，存储器系统110可存储(例如，在高速缓存器180的第一部分185中)地址映射数据的子集在地址映射数据存储在高速缓存器180的第一部分185中时是否用于存取操作的指示。因此，当从高速缓存器180的第一部分185逐出地址映射数据的集合(例如，由高速缓存器180的第一部分185充满引起)时，存储器系统110可首先基于指示为在存储在高速缓存器180的第一部分185中时用于存取操作的一或多个子集而将地址映射数据的集合的一或多个子集传送到高速缓存器180的第二部分190。这可增加用于存取操作的地址映射数据的密度，这继而可增加高速缓存命中的频率且减小与高速缓存器180相关联的高速缓存未命中的频率。在一些情况下，这可使得与存储器系统110处的存取操作执行相关联的延迟减少。
33.虽然图1中的存储器系统110的实例已说明为包含存储器系统控制器115，但在一些情况下，存储器系统110可不包含存储器系统控制器115。举例来说，存储器系统110可另外或替代地依赖于外部控制器(例如，由主机系统105实施)或可分别在存储器装置130或存
储器装置140内部的一或多个本地控制器135或本地控制器145，以执行本文中属于存储器系统控制器115的功能。一般来说，本文中属于存储器系统控制器115的一或多个功能可在一些情况下改为由主机系统105、本地控制器135或本地控制器145或其任何组合执行。
34.存储器装置140可包含易失性存储器单元的一或多个阵列。举例来说，存储器装置140可包含随机存取存储器(ram)存储器单元，例如动态ram(dram)存储器单元和同步dram(sdram)存储器单元。在一些实例中，存储器装置140可支持相对于存储器装置130具有减少的延迟的随机存取操作(例如，通过主机系统105)，或可提供相对于存储器装置130的一或多个其它性能差异。
35.存储器装置130可包含非易失性存储器单元的一或多个阵列。举例来说，存储器装置130可包含nand(例如，nand快闪)存储器、rom、相变存储器(pcm)、自选存储器、其它基于硫族化物的存储器、铁电ram(feram)、磁性ram(mram)、nor(例如，nor快闪)存储器、自旋传送力矩(stt)-mram、导电桥接ram(cbram)、电阻式随机存取存储器(rram)、基于氧化物的rram(oxram)和电可擦除可编程rom(eeprom)。
36.在一些实例中，存储器装置130或存储器装置140可分别包含(例如，在同一裸片上或同一封装内)本地控制器135或本地控制器145，其可对存储器装置130或存储器装置140的一或多个存储器单元执行操作。本地控制器135或本地控制器145可结合存储器系统控制器115操作，或可执行本文中属于存储器系统控制器115的一或多个功能。在一些情况下，包含本地控制器135或本地控制器145的存储器装置130或存储器装置140可称为受管理存储器装置，且可包含与本地(例如，裸片上或封装内)控制器(例如，本地控制器135或本地控制器145)组合的存储器阵列和相关电路。受管理存储器装置的实例为受管理nand(mnand)装置。
37.在一些情况下，存储器装置130可为或包含nand装置(例如，nand快闪装置)。存储器装置130可为或包含存储器裸片160。例如，在一些情况下，存储器装置130可为包含一或多个裸片160的封装。在一些实例中，裸片160可为从晶片切割的一块电子级半导体(例如，从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165，且每一平面165可包含相应的块170的集合，其中每一块170可包含相应的页175的集合，且每一页175可包含存储器单元的集合。
38.在一些情况下，nand存储器装置130可包含配置成各自存储一个位信息的存储器单元，所述存储器单元可称为单层级单元(slc)。另外或替代地，nand存储器装置130可包含配置成各自存储多个位信息的存储器单元，如果配置成各自存储两个位信息，那么所述存储器单元可称为多层级单元(mlc)，如果配置成各自存储三个位信息，那么所述存储器单元可称为三层级单元(tlc)，如果配置成各自存储四个位信息，那么所述存储器单元可称为四层级单元(qlc)，或更一般地称为多层级存储器单元。多层级存储器单元可相对于slc存储器单元提供更高存储密度，但在一些情况下，可涉及用于支持电路系统的更窄读取或写入容限或更高复杂性。
39.在一些情况下，平面165可指块170的群组，且在一些情况下，可在不同平面165内发生并行操作。举例来说，可对不同块170内的存储器单元执行并行操作，只要不同块170位于不同平面165中即可。在一些情况下，在不同平面165中执行并行操作可受到一或多个限制，例如对不同页175内的存储器单元执行相同操作，所述存储器单元在其相应平面165内
具有相同页地址(例如，与命令解代码、页地址解代码电路，或跨平面165共享的其它电路相关)。
40.在一些情况下，块170可包含组织成行(页175)和列(例如串，未展示)的存储器单元。举例来说，同一页175中的存储器单元可共享共同字线(例如，与其耦合)，且同一串中的存储器单元可共享共同数字线(其可替代地称为位线)(例如，与其耦合)。
41.对于一些nand架构，存储器单元可以第一级别的粒度(例如，以页级别的粒度)读取及编程(例如，写入)，但可以第二级别的粒度(例如，以块级别的粒度)擦除。即，页175可为可独立地编程或读取(例如，作为单个编程或读取操作的一部分，同时编程或读取)的存储器的最小单元(例如，存储器单元的集合)，且块170可为可独立地擦除(例如，作为单个擦除操作的一部分，同时擦除)的存储器的最小单元(例如，存储器单元的集合)。此外，在一些情况下，nand存储器单元可在可使用新数据重新写入之前被擦除。因此，例如，在一些情况下，可不更新所使用的页175，直到已擦除包含页175的整个块170为止。
42.在一些情况下，可维持l2p表，且可以页级别的粒度将数据标记为有效的或无效的，且页175可含有有效数据、无效数据，或不含有数据。无效数据可为由于最新版本或更新版本的数据存储在存储器装置130的不同页175中而过时的数据。无效数据先前已编程到无效页175，但可能不再与有效逻辑地址，例如主机系统105所参考的逻辑地址相关联。有效数据可为存储在存储器装置130上的最新版本的这类数据。不包含数据的页175可为从未写入或擦除的页175。
43.系统100可包含支持用于地址映射数据的分离高速缓存器的任何数量的非暂时性计算机可读媒体。举例来说，主机系统105、存储器系统控制器115、存储器装置130或存储器装置140可包含或以其它方式可存取一或多个非暂时性计算机可读媒体，所述非暂时性计算机可读媒体存储用于执行本文中属于主机系统105、存储器系统控制器115、存储器装置130或存储器装置140的功能的指令(例如，固件)。举例来说，这类指令在由主机系统105(例如，由主机系统控制器106)、由存储器系统控制器115、由存储器装置130(例如，由本地控制器135)或由存储器装置140(例如，由本地控制器145)执行时可使得主机系统105、存储器系统控制器115、存储器装置130或存储器装置140执行如本文中所描述的一或多个相关联功能。
44.图2说明根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的系统200的实例。系统200可实施系统100的方面。举例来说，系统200可包含高速缓存器280、第一部分285和第二部分290，其可分别为如参考图1所描述的高速缓存器180、第一部分185和第二部分190的实例。
45.第一部分285可配置成根据第一粒度存储数据205。举例来说，第一部分285可配置成根据4kb粒度存储数据205。此处，数据205的每一集合可包含4kb的数据。另外，数据205-a可为如参考图1所描述的地址映射数据。即，数据205的每一集合(例如，数据205-a、数据205-b、数据205-c和数据205-d)可指示与主机系统相关联的逻辑地址与存储器系统的物理地址之间的映射。另外，数据205的每一集合可指示跨越基于数据205的大小的地址空间的逻辑地址和物理地址的集合之间的映射。举例来说，如果数据205包含4kb的数据，那么数据205可指示跨越1mb地址空间的逻辑地址与物理地址之间的映射。即，与数据205相关联的逻辑和物理地址可配置成存储1mb数据。
46.数据205的每一集合可另外包含数据210的超过一个子集。在系统200的实例中，数据205的每一集合包含数据210的四个子集。在其它实例中，数据205的每一集合可包含数据210的多于或少于四个子集。数据210的每一子集可对应于与数据205相关联的地址空间的子集。举例来说，如果数据205-a的集合与1mb地址空间相关联，那么数据的每一子集210-a、210-b、210-c和210-d可跨越256kb。高速缓存器280可另外包含第二部分290，其配置成根据小于第一粒度(例如，与高速缓存器280的第一部分285相关联)且等于数据210的每一子集的大小的第二粒度来存储数据205。举例来说，如果数据210的每一子集包含1kb的数据，那么高速缓存器280的第二部分290的粒度可为1kb。在另一实例中，如果数据205的每一集合包含4kb的数据和数据210的各自包含2kb的数据的两个子集，那么高速缓存器280的第二部分290的粒度可为2kb。在一些情况下，高速缓存器280可配置成存储1mb数据205。举例来说，高速缓存器280的第一部分285可配置成存储768kb的数据205，且高速缓存器280的第二部分290可配置成存储256kb的数据。
47.存储器系统可另外存储与数据205的每一集合相关联的指示符215(例如，命中旗标)。举例来说，指示符215-a可与数据205-a相关联。另外，指示符215-b可与数据205-b相关联。存储在高速缓存器280的第一部分285内的每一指示符215可指示数据205在数据205存储在高速缓存器280的第一部分285内的持续时间期间是否用于存取操作。另外，每一指示符215可包含与数据210的每一子集相关联的位。举例来说，指示符215-c可包含四个位，所述四个位各自与数据205-c内的数据210的四个子集中的一个相关联。即，指示符215-c内的第一位
‘0’
可与数据的子集210-i相关联；指示符215-c内的第二位
‘0’
可与数据的子集210-j相关联；指示符215-c内的第三位
‘1’
可与数据的子集210-k相关联；且指示符215-c内的第四位
‘1’
可与数据的子集210-l相关联。因此，每一指示符215可指示数据210的每一子集在数据210的子集存储在高速缓存器280的第一部分285中的持续时间期间是否已用于存取操作。在一些情况下，指示符215内的逻辑值
‘0’
可指示数据210的子集在数据210的子集存储在高速缓存器280的第一部分285中时尚不用于存取操作，而指示符215内的逻辑值
‘1’
可指示数据210的子集在数据210的子集存储在高速缓存器280的第一部分285中时已用于存取操作。
48.当存储器系统(例如，如参考图1所描述)接收到存取命令时，存储器系统可确定由存取命令指示的逻辑地址的集合是否与高速缓存器280内的数据205相关联。在高速缓存器280的确包含与存取命令相关联的数据205的情况下，存储器控制器(例如，如参考图1所描述)可基于由存储在高速缓存器280中的数据205指示的映射来识别与一或多个逻辑地址相关联的一或多个物理地址。在由存取操作使用的数据205存储在高速缓存器280的第一部分285中的情况下，存储器系统可接着更新与数据205相关联的指示符215的值以指示数据205用于存取操作。举例来说，如果存储器系统接收到与数据205-a的数据210的每一子集相关联的存取命令，那么存储器系统可将指示符215-a内的每一位设定为逻辑值
‘1’
。在另一实例中，如果存储器系统接收到与数据205-d的数据的子集210-o和数据的子集210-p的相关联的存取命令，那么存储器系统可将与数据的子集210-o和210-p相关联的指示符215-d内的位更新为逻辑值
‘1’
。在用于存取操作的数据205为存储在高速缓存器280的第二部分290中的数据210的子集的另一情况下，存储器系统可不更新与数据210的子集相关联的任何指示符215。即，存储器系统可不将与存储在高速缓存器280的第二部分290中的数据210的子
集相关联的指示符存储在高速缓存器280中。
49.在高速缓存器280不包含与存取命令相关联的数据205的情况下，存储器控制器可基于由不存储在高速缓存器280中(且替代地，存储在如参考图1所描述的存储器系统的存储器装置中)的数据205指示的映射来识别与一或多个逻辑地址相关联的一或多个物理地址。存储器系统可接着根据第一粒度将与存取命令相关联的数据205从存储器装置传送到第一部分285。举例来说，如果存储器系统接收到使用数据205-b的存取命令且存储器系统确定高速缓存器280没有包含数据205-b，那么存储器系统可将数据205-b存储在高速缓存器180的第一部分285中。另外，存储器系统可将与数据205相关联的指示符215设定成指示数据205在数据205存储在高速缓存器280的第一部分285中时尚不由存取操作使用(例如，通过将指示符215的每一位设定为逻辑值
‘0’
)。
50.在一些情况下，存储器系统可必须在将新数据205存储在高速缓存器280内之前从高速缓存器280的第一部分285逐出数据205。举例来说，高速缓存器280可充满数据205，且存储器系统可接收到使用当前未存储在高速缓存器280中的数据205的存取命令。此处，存储器系统可识别在将新数据205存储在高速缓存器280的第一部分285内之前从高速缓存器280逐出的数据205。当识别出高速缓存器280的第一部分285内的数据205时，与高速缓存器280的第一部分285内的数据205的其它集合相比，存储器系统可识别具有用于存取操作的数据210的更少子集的数据205。举例来说，存储器系统可识别出数据205-c和205-d仅具有在数据205-c和205-d存储在高速缓存器280的第一部分285中的持续时间期间用于存取操作的数据210的两个子集，所述数据205-c和205-d分别小于数据205-a和205-b两者，所述数据205-a和205-b分别具有数据210的四个子集和数据210的三个子集，所述子集在数据205-a和205-b存储在高速缓存器280的第一部分285的持续时间期间用于存取操作。
51.在识别出待从高速缓存器280的第一部分285逐出的数据205的一或多个集合之后，存储器系统可接着识别数据205内的数据210的任何子集，所述任何子集在数据205存储在高速缓存器280的第一部分285中的持续时间期间已用于存取操作。举例来说，存储器系统可确定在数据205-c存储在高速缓存器280的第一部分285中时用于存取操作的数据205-c的数据的子集210-k和210-l(例如，基于与具有逻辑值
‘1’
的数据的子集210-k和210-l相关联的指示符215-c的位)。存储器系统可接着从高速缓存器的第一部分285传送数据210的待存储在高速缓存器280的第二部分290中的这些子集。举例来说，存储器系统可将数据的子集210-k和210-l传送到高速缓存器280的第二部分290。在另一实例中，存储器系统可确定在数据205-d存储在高速缓存器280的第一部分285中时用于存取操作的数据205-d的数据的子集210-m和210-n(例如，基于与具有逻辑值
‘1’
的数据的子集210-m和210-n相关联的指示符215-d的位)。此处，存储器系统可将数据的子集210-m和210-n传送到高速缓存器280的第二部分290。
52.在将数据210的一或多个子集传送到高速缓存器280的第二部分290之后，存储器系统可从高速缓存器280的第一部分285逐出相关联的数据205。举例来说，在存储器系统将数据的子集210-m和210-n传送到高速缓存器280的第二部分290之后，存储器系统可从高速缓存器280逐出数据205-d。在另一实例中，在存储器系统将数据的子集210-k和210-l传送到高速缓存器280的第二部分290之后，存储器系统可从高速缓存器280逐出数据205-c。在从高速缓存器280逐出数据205之后，存储器系统可将新数据205存储在高速缓存器280内。
在一些情况下，与存储在高速缓存器280的第一部分285中的数据205相比，存储在高速缓存器280的第二部分290中的数据210的子集可存储在高速缓存器280中持续更长的时间量。即，与从高速缓存器280的第二部分290逐出数据210的子集相比，可以更高的频率从高速缓存器280的第一部分逐出数据205。
53.通过将与存取命令相关联的数据210的子集传送到高速缓存器280的第二部分290且从高速缓存器280逐出不与存取命令相关联的数据210的子集，储存在内高速缓存器280内用于存取操作的数据210的子集的密度可大于未配置成根据第二粒度存储数据210的子集的高速缓存器280。因此，与高速缓存器280相关联的高速缓存命中的频率可大于不包含第二部分290的高速缓存器280。当与不包含与高速缓存器280类似的高速缓存器的存储器系统相比时，这可减小与包含与由高速缓存器280类似的高速缓存器的存储器系统执行的存取命令相关联的延迟。
54.图3说明根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的流程图300的实例。在一些实例中，流程图300可实施系统100和200的方面。举例来说，流程图300可由如参考图1所描述的存储器系统控制器115执行。另外，流程图300可实施为存储在存储器系统控制器115中的指令(例如，存储在本地存储器120中的固件)。举例来说，指令在由控制器(例如，如参考图1所描述的存储器系统控制器115)执行时可使控制器执行流程图300的操作。
55.在305处，可将数据(例如，地址映射数据)存储在高速缓存器的第一部分中。举例来说，存储器系统可接收到使用当前未存储在高速缓存器中的地址映射数据的存取命令。因此，存储器系统可将由存取操作使用的数据存储在高速缓存器的第一部分中。高速缓存器可另外包含第二部分。此处，高速缓存器的第一部分可配置成根据第一粒度存储数据，且高速缓存器的第二部分可配置成根据小于第一粒度的第二粒度存储数据。
56.在310处，可基于与数据相关联的存取操作来更新与数据相关联的指示符。即，存储器系统可从主机系统接收指示与数据相关联的一或多个逻辑地址的存取命令。举例来说，数据的一或多个子集可指示由存取命令指示的一或多个逻辑地址与与存储器系统相关联的一或多个物理地址之间的映射。此处，存储器系统可更新指示符中与用于存取操作的数据的子集相关联每一位以存储逻辑值
‘1’
。在数据的子集不用于存取操作的情况下，指示符中的相关联位可保持逻辑值
‘0’
。
57.在315处，可进行关于是否从高速缓存器逐出数据的确定。举例来说，存储器系统可基于在数据存储在高速缓存器的第一部分中时用于存取操作的数据的子集的数量来确定是否从高速缓存器逐出数据。举例来说，如果数据包含四个数据的子集，那么指示符可包含四个位。如果四个位中的每一个为逻辑值
‘1’
，那么存储器系统可确定数据包含在数据存储在高速缓存器的第一部分中时用于存取操作的四个数据的子集。另外，如果四个位中的一个为逻辑值
‘1’
且四个位中的三个为逻辑值
‘0’
，那么存储器系统可确定数据包含在数据存储在高速缓存器的第一部分中时用于存取操作的一个数据的子集(和不用于存取操作的三个数据的子集)。在与存储在高速缓存器的第一部分中的其它数据相比，所述数据包含更少的用于存取操作的数据的子集的情况下，存储器系统可继续进行320。在与存储在高速缓存器的第一子集中的任何其它数据相比，所述数据包含更多的用于存取操作的数据的子集的情况下，存储器系统可继续进行330。
58.在320处，可任选地将数据的一或多个子集传送到高速缓存器的第二部分。举例来说，如果数据的子集中的任一个在数据存储在高速缓存器的第一部分中时均用于存取操作(例如，如通过与子集相关联的位由逻辑值
‘1’
指示)，那么存储器系统可将那些子集传送到高速缓存器的第二部分。替代地，如果数据的子集中无一个在数据存储在高速缓存器的第一部分中时用于存取操作(例如，如包括具有逻辑值
‘0’
的位的指示符所指示)，那么存储器系统可避免将数据的任何子集传送到高速缓存器的第二部分。
59.在325处，存储器系统可从高速缓存器的第一部分逐出数据。因此，仅在数据存储在高速缓存器的第一部分中时用于存取操作的数据子集可存储在高速缓存器中(例如，高速缓存器的第二部分内)，而在数据存储在高速缓存器的第一部分中时不用于存取操作的数据子集可全部从高速缓存器逐出。
60.在330处，数据可保持在高速缓存器的第一部分中。举例来说，存储器系统可避免从高速缓存器的第一部分逐出数据。
61.图4展示根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的存储器系统405的框图400。存储器系统405可为如参考图1至3所描述的存储器系统的方面的实例。存储器系统405可包含数据存储管理器410、存取操作管理器415、数据传送组件420、指示符管理器425和数据逐出组件430。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
62.数据存储管理器410可将指示与主机系统相关联的逻辑地址与存储器系统的物理地址之间的映射的数据存储在存储器系统的高速缓存器的第一部分中。在一些实例中，数据存储装置管理器410可基于逐出数据而将指示与主机系统相关联的第二逻辑地址与存储器系统的第二物理地址之间的映射的第二数据存储在存储器系统的高速缓存器的第一部分中。在一些情况下，数据包含4kb的数据。
63.存取操作管理器415可识别在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集。在一些情况下，所述持续时间可小于第一子集存储在高速缓存器的第二部分中的第二持续时间。在一些实例中，数据的第一子集包含小于4kb的数据。在一些实例中，存取操作管理器415可基于将数据存储在高速缓存器的第一部分中而使用数据的第一子集来执行存取操作。在一些情况下，存取操作管理器415可从存储器系统的控制器接收指示与存取操作相关联的一或多个逻辑地址的用于执行存取操作的命令。
64.数据传送组件420可基于识别将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。在一些实例中，数据传送组件420可基于用以存储信息的高速缓存器的第一部分来传送数据的第一子集。在一些情况下，数据传送组件420可基于识别在持续时间期间用于存取操作的数据子集的第一数量小于在持续时间期间用于存取操作的第二数据的子集的第二数量来避免将第二数据的任何子集传送到高速缓存器的第二部分，其中第二数据存储在高速缓存器的第一部分中。
65.指示符管理器425可基于识别来更新用于指示数据在持续时间期间是否用于一或多个存取操作的指示符，其中传送数据的第一子集基于更新指示符。在一些实例中，指示符管理器425可基于执行存取操作而在与数据相关联的指示符内将与数据的第一子集相关联的位设定为指示数据的第一子集在持续时间期间用于一或多个存取操作数据的值，其中识
别基于设定位。在一些情况下，指示符管理器425可基于由存储在高速缓存器的第一部分中的数据的第一子集所指示的映射来识别与一或多个逻辑地址相关联的一或多个物理地址。
66.在一些情况下，指示符管理器425可基于由数据的第一子集指示的映射来识别一或多个物理地址而更新用于指示数据在持续时间期间是否用于一或多个存取操作的指示符。在一些实例中，指示符管理器425可识别在持续时间期间用于存取操作的数据的子集的第一数量小于在持续时间期间用于存取操作的第二数据的子集的第二数量，其中第二数据存储在高速缓存器的第一部分中。在一些情况下，指示符包含各自与数据的子集相关联的一组位。在一些情况下，一组位的每一位指示数据的相关联子集在持续时间期间是否用于一或多个存取操作。
67.数据逐出组件430可基于传送数据的第一子集而从高速缓存器的第一部分逐出数据。在一些实例中，数据逐出组件430可基于与数据相关联的指示符的值来识别持续时间期间与数据的第二子集相关联的存取操作的不存在，其中逐出数据基于识别存取操作的不存在。
68.图5展示根据如本文中所公开的实例的支持用于地址映射数据的分离高速缓存器的一或多种方法500的流程图。方法500的操作可由如本文中所描述的存储器系统或其组件实施。举例来说，方法500的操作可由如参考图4所描述的存储器系统执行。在一些实例中，存储器系统可执行一组指令以控制存储器系统的功能元件执行所描述的功能。另外或替代地，存储器系统可使用专用硬件来执行所描述功能的方面。
69.在505处，存储器系统可将指示与主机系统相关联的逻辑地址与存储器系统的物理地址之间的映射的数据存储在存储器系统的高速缓存器的第一部分中。505的操作可根据本文中所描述的方法执行。在一些实例中，505的操作的方面可由如参考图4所描述的数据存储管理器执行。
70.在510处，存储器系统可识别在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集。510的操作可根据本文中所描述的方法执行。在一些实例中，510的操作的方面可由参考图4所描述的存取操作管理器执行。
71.在515处，存储器系统可基于识别而将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。515的操作可根据本文中所描述的方法执行。在一些实例中，515的操作的方面可由如参考图4所描述的数据传送组件执行。
72.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法500。设备可包含用于以下的特征、方法或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读取媒体)：将指示与主机系统相关联的逻辑地址与存储器系统的物理地址之间的映射的数据存储在存储器系统的高速缓存器的第一部分中；识别在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集；和基于识别将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。
73.方本文中所描述的法500和设备的一些实例可进一步包含用于以下的特征、方法或指令：基于识别来更新用于指示数据在持续时间期间是否可用于一或多个存取操作的指示符，其中传送数据的第一子集可基于更新指示符。
74.在本文中所描述的方法500和设备的一些情况下，指示符包含各自与数据的子集
相关联的一组位，且一组位的每一位指示数据的相关联子集在持续时间期间是否可用于一或多个存取操作。
75.本文中所描述的方法500和设备的一些例子可进一步包含用于以下的操作、特征、方法或指令：基于将数据存储在高速缓存器的第一部分中而使用数据的第一子集来执行存取操作；和基于执行存取操作而在与数据相关联的指示符内将与数据的第一子集相关联的位设定为指示数据的第一子集在持续时间期间可用于一或多个存取操作的值，其中识别可基于设定位。
76.本文中所描述的方法500和设备的一些实例可进一步包含用于进行以下操作的操作、特征、方法或指令：从存储器系统的控制器接收指示用于执行与存取操作相关联的一或多个逻辑地址的存取操作的命令；基于由存储在高速缓存器的第一部分中的数据的第一子集指示的映射来识别与一或多个逻辑地址相关联的一或多个物理地址；和基于识别一或多个物理地址而更新用于指示数据是否在持续时间期间可用于一或多个存取操作的指示符，所述识别一或多个物理地址基于由数据的第一子集指示的映射。
77.本文中所描述的方法500和设备的一些情况可进一步包含进行以下操作的操作、特征、方法或指令：基于传送数据的第一子集而从高速缓存器的第一部分逐出数据。
78.本文中所描述的方法500和设备的一些例子可进一步包含进行以下操作的操作、特征、方法或指令：基于逐出数据而将指示与主机系统相关联的第二逻辑地址与存储器系统的第二物理地址之间的映射的第二数据存储在存储器系统的高速缓存器的第一部分中。
79.本文中所描述的方法500和设备的一些实例可进一步包含进行以下操作的操作、特征、方法或指令：基于与数据相关联的指示符的值来识别在持续时间期间与数据的第二子集相关联的存取操作的不存在，其中逐出数据可基于识别存取操作的不存在。
80.本文中所描述的方法500和设备的一些情况可进一步包含进行以下操作的操作、特征、方法或指令：识别在持续时间期间用于存取操作的数据的子集的第一数量可小于在持续时间期间用于存取操作的第二数据的子集的第二数量，其中第二数据可存储在高速缓存器的第一部分中；和基于识别而避免将第二数据的任何子集传送到高速缓存器的第二部分。
81.本文中所描述的方法500和设备的一些例子可进一步包含进行以下操作的操作、特征、方法或指令：可基于用于存储信息的高速缓存器的第一部分传送数据的第一子集。
82.在本文中所描述的方法500和设备的一些实例中，持续时间可小于第一子集可存储在高速缓存器的第二部分中的第二持续时间。
83.在方本文中所描述的方法500和设备的一些情况下，数据包含4kb的数据，且数据的第一子集包含小于4kb的数据。
84.应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两种或更多种的部分。
85.描述一种设备。设备可包含：存储器装置；高速缓存器，其配置成存储指示与主机系统相关联的逻辑地址与存储器装置的物理地址之间的映射的数据，高速缓存器包含配置成根据第一粒度存储数据的第一部分和配置成根据小于第一粒度的第二粒度存储数据的第二部分；和控制器，其与存储器装置和高速缓存器耦合且配置成：将数据从存储器装置传
送到高速缓存器的第一部分，且至少部分地基于在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集而将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。
86.在一些实例中，高速缓存器的第一部分可进一步配置成存储用于指示数据在持续时间期间是否可用于一或多个存取操作的指示符。
87.在一些情况下，指示符包含各自与数据的子集相关联的一组位，且一组位中的每一位指示数据的相关联子集在持续时间期间是否可用于一或多个存取操作。
88.在一些情况下，控制器可进一步配置成：识别指示用于执行与存取操作相关联的一或多个逻辑地址存取操作的命令；基于由存储在高速缓存器的第一部分中的数据的第一子集指示的映射来识别与一或多个逻辑地址相关联的一或多个物理地址；和基于识别一或多个物理地址而更新用于指示数据在持续时间期间是否可用于一或多个存取操作的指示符，所述基于识别一或多个物理地址由数据的第一子集指示的映射。
89.在一些实例中，控制器可进一步配置成基于将数据的第一子集传送到高速缓存器的第二部分而从高速缓存器的第一部分逐出数据。
90.在一些情况下，控制器可进一步配置成基于逐出数据而将第二数据从存储器装置传送到高速缓存器的第一部分。
91.在一些情况下，控制器可进一步配置成：基于与数据相关联的指示符的值来识别在持续时间期间与数据的第二子集相关联的存取操作的不存在，其中逐出数据可基于识别存取操作的不存在。
92.在一些实例中，存储器装置包含nand存储器单元。
93.描述一种设备。设备可包含：存储器阵列；和控制器，其与存储器阵列耦合且配置成使得所述设备：将指示与主机系统相关联的逻辑地址与存储器系统的物理地址之间的映射的数据存储在存储器系统的高速缓存器的第一部分中；识别在数据存储在高速缓存器的第一部分中的持续时间期间用于存储器系统的一或多个存取操作的数据的第一子集；和基于识别而将数据的第一子集从高速缓存器的第一部分传送到高速缓存器的第二部分。
94.在一些实例中，控制器可进一步配置成基于识别来更新用于指示数据在持续时间期间是否可用于一或多个存取操作的指示符，其中传送数据的第一子集可基于更新指示符。
95.在一些情况下，指示符包含各自与数据的子集相关联的一组位，且一组位中的每一位指示数据的相关联子集在持续时间期间是否可用于一或多个存取操作。
96.在一些情况下，控制器可进一步配置成：基于将数据存储在高速缓存器的第一部分中而使用数据的第一子集来执行存取操作；和可基于执行存取操作而在可与数据相关联的指示符内将与数据的第一子集相关联的位设定为指示数据的第一子集在持续时间期间用于一或多个存取操作的值，其中识别可基于设定位。
97.在一些实例中，控制器可进一步配置成：接收指示用于执行与存取操作相关联一或多个逻辑地址的存取操作的命令；基于由存储在高速缓存器的第一部分中的数据的第一子集指示的映射来识别与一或多个逻辑地址相关联的一或多个物理地址；和基于识别一或多个物理地址而更新用于指示数据在持续时间期间是否可用于一或多个存取操作的指示符，所述识别一或多个物理地址基于由数据的第一子集指示的映射。
98.可使用多种不同技术和技艺中的任一个来表示本文中所公开的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和代码片。一些图式可将信号说明为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。
99.术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间部件来中断所连接部件之间的信号的流动一段时间。
100.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法通过导电路径在所述组件之间传达，在所述闭路关系中，信号能够通过所述导电路径在所述组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
101.术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位在两个组件之间的开关隔开的所述两个组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：防止信号使用先前准许信号流动的导电路径在所述组件之间流动。
102.本文中所论述装置(包含存储器阵列)可形成在例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。在衬底的初始形成或生长期间，可通过离子植入或通过任何其它掺杂方法来进行掺杂。
103.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括重掺杂(例如，简并)的半导体区。源极和漏极可由轻掺杂的半导体区或沟道分离。如果通道为n型(即，大部分载流子为电子)，那么fet可称为n型fet。如果沟道为p型(即，大部分载流子为空穴)，那么fet可称为p型fet。沟道可由绝缘栅极氧化物加盖。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“接通”或“激活”晶体管。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，可“断开”或“去激活”晶体管。
104.本文中结合附图阐述的描述描述了实例配置，且不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含提供对所描述的技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的
结构和装置以免混淆所描述实例的概念。
105.在附图中，类似组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述可适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任何一个。
106.本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施本文中所描述的功能。实施功能的特征还可物理地位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。
107.举例来说，可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它这类配置)。
108.如本文中(包含在权利要求书中)所使用，如在项列表(例如，前面有例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如a、b或c中的至少一个的列表意指a或b或c，或ab，或ac，或bc，或abc(即，a和b和c)。此外，如本文中所使用，短语“基于”不应理解为指代封闭条件集合。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
109.计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，所述通信媒体包含有助于将计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例且不加限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字影音光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述的组合还包含在计算机可读媒体的范围内。
110.提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将显而易见对本公开的各种修改，且本文中所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最广泛范围。