一种数字式三相全控桥的智能配相电路的制作方法

1.本实用新型涉及移相触发技术领域，具体的，涉及一种数字式三相全控桥的智能配相电路。


背景技术：

2.三相全控桥一般适用于三相全控整流电路或三相全控逆变电路，通过六个可控的开关管连接形成桥臂，每个开关管对应一路触发信号，六路触发信号根据三相电的相序分别对六个开关管进行触发。由于设备在接三相电时，难免将相序接反，如果配相与实际相序不一致可能会引起整流或逆变颠覆，器件烧毁，造成巨大损失。因此在三相全控桥的移相控制中，相序检测以及正确的配相极为重要。
3.目前对于相序的检测和自动配相技术主要有模拟集成芯片方式和硬件电路加单片机方式。其中模拟集成芯片方式通过专用的模拟集成芯片制成触发电路，采用rc阻容的积分电路进行移相，根据三相电输入信号设计对应相的触发信号。缺点是电路复杂调整点多，rc参数离散性大，移相精度不高，触发同步性差，稳定性差，而且容易受温度、电压、电磁干扰等因数的影响。硬件电路加单片机方式是通过硬件电路将三相同步信号整形成方波，单片机依据方波信号进行自动配相，按移相要求输出六路触发脉冲信号。缺点是开发周期长，成本高，并且采用软件控制方式抗干扰能力差，触发有延时，移相触发角和触发脉冲控制性差。


技术实现要素：

4.本实用新型提出一种数字式三相全控桥的智能配相电路，解决了现有相序检测和自动配相技术中存在触发同步性差、抗干扰能力差、开发周期长、成本高的问题。
5.本实用新型的技术方案如下：
6.一种数字式三相全控桥的智能配相电路，包括同步信号整形电路，所述同步信号整形电路用于将任意两相的正弦信号转换为两路方波信号，
7.进一步，本实用新型还包括依次连接的相序判断电路和自动配相电路，
8.所述相序判断电路包括d触发器u21，所述d触发器u21的数据输入端接收任一路所述方波信号，时钟输入端接收另一路所述方波信号，所述d触发器u21的预置端和清零端均连接电源，所述d触发器u21的输出端用于输出相序判断信号，
9.所述自动配相电路用于接收初始的触发信号并根据所述相序判断信号输出配相后的触发信号。
10.进一步，本实用新型还包括相序锁存电路，所述相序锁存电路包括锁存器u19，所述锁存器u19的输入端连接所述d触发器u21的输出端，所述锁存器u19的输出端连接所述自动配相电路，所述锁存器u19的输出使能端接地，所述锁存器u19的锁存使能端接收锁存使能信号。
11.进一步，本实用新型还包括锁存使能电路，所述锁存使能电路包括或门u28、异或
门u33、电阻r36和电容c7、c6，所述或门u28的输入端分别接收a相和b相的方波信号，所述或门u28的输出端连接所述电容c7的第一端，所述电容c7的第二端接地，所述电容c7的第一端还通过所述电阻r36连接所述电容c6的第一端，所述电容c6的第二端接地，所述电容c6的第一端连接所述异或门u33的第一输入端，所述电容c7的第一端连接所述异或门u33的第二输入端，所述异或门u33的输出端连接所述锁存器u19的锁存使能端。
12.进一步，所述锁存使能电路还包括电阻r35，所述电阻r35串联在所述或门u28的输出端和电容c7正极之间。
13.进一步，所述自动配相电路包括选择开关u20，所述选择开关u20的选择使能端用于接收所述相序判断信号，所述选择开关u20输入端用于接收触发信号，所述选择开关u20输出端用于输出配相后的触发信号。
14.本实用新型的工作原理及有益效果为：
15.本实用新型中，相序判断电路通过d触发器u21来检测接入设备的a相和b相信号从而判断三相电的相序是否正确，并输出表示相序对错的电平信号给自动配相电路。自动配相电路根据电平高低，使在现场接错相序时能够自动调整触发脉冲顺序，不再需要手动调整接线，方便现场维护，节约维护成本。
16.本实用新型中相序判断电路和自动配相电路采用数字逻辑电路，具有精度高，抗干扰性强，稳定可靠，现场维护简单的优点。通过本实用新型的智能配相电路能够提升可控逆变桥或可控整流桥的性能，降低逆变触发器制造的难度。
17.下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
附图说明
18.图1为本实用新型三相全控桥的电路图；
19.图2为本实用新型相序判断电路的电路图；
20.图3为本实用新型相序锁存电路的电路图；
21.图4为本实用新型锁存使能电路的电路图；
22.图5为本实用新型自动配相电路的电路图。
具体实施方式
23.下面将结合本实用新型实施例，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都涉及本实用新型保护的范围。
24.如图1所示，三相全控桥包括标号为1～6的六个开关管(图中的开关管选择晶闸管，实际可根据需要选择三极管或igbt)，当接入的三相线a、b、c相序正确时，六个开关管的触发顺序为1-2-3-4-5-6。如果三相线都错接，由于三相线a、b、c相位分别相差120
°
，则错接之后的三相线为b、c、a或者c、a、b，他们的相序还是正确的，六个开关管的触发顺序依然可以遵循1-2-3-4-5-6；如果其中两相线错接，则错接之后的三相线为a、c、b或者b、a、c或者c、b、a，此时相序错误，六个开关管的触发顺序就变成了1-6-5-4-3-2。
25.因此，为了避免错接故障，本实用新型的工作原理是通过相序判断电路检测接入
设备的任意两相信号(包括a相和b相或b相和c相或c相和a相)从而判断三相电的相序是否正确，根据检测结果，控制自动配相电路根据需要调整2号开关管和6号开关管以及3号开关管和5号开关管之间的触发信号，实现自动配相。
26.实施例1
27.本实施例提出一种数字式三相全控桥的智能配相电路，包括同步信号整形电路和依次连接的相序判断电路和自动配相电路，其中，所述同步信号整形电路用于将a相和b相的正弦信号转换为方波信号u5a_pha和u5b_pha输入到相序判断电路中，
28.根据d触发器u21的数据输入端和时钟输入端接收信号的不同以及选择d触发器u21的输出管脚不同，相序判断电路有多种连接方式，根据具体的连接方式形成的相序判断信号，在相序错接和相序正确的情况下输出相应的电平信号。
29.在本实施例中，如图2所示，d触发器u21的数据输入端接收b相的方波信号u5b_pha，d触发器u21的时钟输入端接收a相的方波信号u5a_pha，d触发器u21的输出端q用于输出相序判断信号。当a相的方波信号u5a_pha在上升沿时，如果接入的相序正确，则b相的方波信号u5b_pha为低电平，如果接入的相序错误，则b相的方波信号u5b_pha为高电平，即在相序正确时，输出的相序判断信号phase_judge为低电平信号，相序错误时，输出的相序判断信号phase_judge为高电平信号。
30.进一步，所述自动配相电路包括选择开关u20，所述选择开关u20的选择使能端用于接收所述相序判断信号，所述选择开关u20输入端用于接收四路触发信号(所述四路触发信号均来自外部触发脉冲产生电路)，所述选择开关u20输出端用于输出顺序正确的四路触发信号。
31.在本实施例中，如图5所示，选择开关u20的1a接收触发信号nb6_select，1b接收触发信号nb2_select，1y连接6号开关管的控制端，用于输出配相后的触发信号nb6_signal；2a接收触发信号nb2_select，2b接收触发信号nb6_select，2y连接2号开关管的控制端，用于输出配相后的触发信号nb2_signal；3a接收触发信号nb3_select，3b接收触发信号nb5_select，3y连接3号开关管的控制端，用于输出配相后的触发信号nb3_signal；4a接收触发信号nb5_select，4b接收触发信号nb3_select，4y连接5号开关管的控制端，用于输出配相后的触发信号nb5_signal。
32.即当相序错接时，选择开关u20的选择使能端接收到的相序判断信号为高电平信号，此时选择开关u20内的四个输出端选择其相对应的输入端b接收的信号进行输出，即实现了2号开关管与6号开关管触发信号的交换，以及3号开关管和5号开关管触发信号的交换，实现了自动配相功能。
33.实施例2
34.在实施例1的基础上，本实施例还包括相序锁存电路
35.如图3所示，所述相序锁存电路包括锁存器u19，所述锁存器u19的输入端d7连接所述d触发器u21的输出端1q，所述锁存器u19的输出端q7连接所述自动配相电路，所述锁存器u19的输出使能端/oe接地，所述锁存器u19的锁存使能端le接收锁存使能信号。
36.在实际应用中，相序错接一般只出现在设备刚接线之后，因此相序判断电路只工作在接好线后的某一时间段就能实现了相序判断的功能，如果相序判断电路长时间工作，整个线路中一旦出现接触器闭合，则会对三相造成信号干扰，从而影响相序判断信号的准
确性，对整个智能配相电路造成干扰。
37.在本实施例中设置的相序锁存电路解决了这一问题，锁存器u19根据锁存使能信号d_latch_le执行对相序判断信号phase_judge的锁存，锁存使能信号d_latch_le先输出低电平信号，再切换高电平，之后再持续输出低电平，因此锁存器在电路刚开始工作时对输入的相序判断信号phase_judge进行锁存输出锁存的相序判断信号phase_judge_signal，之后无论输入的相序判断信号phase_judge发生什么变化，都不会改变锁存的相序判断信号phase_judge_signal的电平状态。
38.进一步，本实施例还包括锁存使能电路，
39.如图4所示，所述锁存使能电路包括或门u28、异或门u33、电阻r36和电容c7、c6，所述或门u28的输入端分别接收a相和b相的方波信号u5a_pha和u5b_pha，所述或门u28的输出端通过电阻r35连接所述电容c7的第一端，所述电容c7的第二端接地，所述电容c7的第一端还通过所述电阻r36连接所述电容c6的第一端，所述电容c6的第二端接地，所述电容c6的第一端连接所述异或门u33的第一输入端，所述电容c7的第一端连接所述异或门u33的第二输入端，所述异或门u33的输出端连接所述锁存器u19的锁存使能端le，用于输出锁存使能信号d_latch_le。
40.本实施例中，将a相和b相的方波信号u5a_pha和u5b_pha经过或门u28给电容c7和电容c6充电，在异或门u33的第一输入端和第二输入端形成稳定的高电平。由于在电容c7和电容c6之间还连接有电阻r36，因此两个电容充电有一定区间的延时，电容c7要比电容c6更早的到达高电平，延时区间之后，电容c6才和c7一样达到高电平。经过异或门u33输出的锁存使能信号d_latch_le先为低电平，异或门u33的第一输入端到达高电平之后，第二输入端到达高电平之前，锁存使能信号d_latch_le切换为高电平，并延时上述区间，之后锁存使能信号d_latch_le又切换成低电平。
41.以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。