一种PCIE转SATA的多态性低延时自适应电路的制作方法

一种pcie转sata的多态性低延时自适应电路
技术领域
1.本发明涉及集成电路技术领域，特别涉及一种pcie转sata的多态性低延时自适应电路。


背景技术：

2.针对传统的pcie转sata桥芯片功能单一、电路功能扩展性不强、传统sata桥芯片功率较高的问题和实际应用场景越来越高的系统存储容量和实时性要求，本发明设计出了一种基于多态性低延时自适应的pcie转sata桥电路。


技术实现要素：

3.本发明的目的在于提供一种pcie转sata的多态性低延时自适应电路，以解决背景技术中的问题。
4.为解决上述技术问题，本发明提供了一种pcie转sata的多态性低延时自适应电路，包括：
5.复位模块，用于复位电路；
6.时钟模块，提供工作时钟；
7.配置模块，提供配置电路功能；
8.调试模块，提供调试芯片功能；
9.pcie数据接收和处理模块，实现pcie的数据收发和处理功能；
10.sata数据处理模块，用于sata的数据处理；
11.sata数据收发模块，实现sata和pcie的数据的传输和接收功能，
12.速率自适应模块，通过对pcie和sata的传输速率进行分析运行后，自动调整pcie的传输通信能力。
13.可选的，所述复位模块能够复位整体电路，或单独复位电路上其他模块；单独复位其他模块包括：复位pcie数据接收和处理模块，复位sata数据处理模块，复位sata数据收发模块，复位配置模块，复位调试模块，复位时钟模块。
14.可选的，所述速率自适应模块的传输速率进行分析依据是通过整体电路运行一段时间后，根据整体电路数据通信的实际情况，重新分配pcie和sata的传输速率；所述实际情况包括sata通道数、pcie传输速率、sata处理速率和sata硬盘处理速率，对所述实际情况实行动态分析，即每过一段时间重新分析。
15.可选的，所述配置模块通过配置总线读取外围存储设备，重新配置电路；所述配置模块提供的配置内容包括pcie配置覆盖、sata配置覆盖，整体电路上挂载的其他资源的重新配置；所述配置模块的配置方式为通过电路寄存器配置，或通过内部信号方式实现。
16.可选的，所述配置总线为各种总线协议，总线协议包括：uart，can，usb，i2c，ssi，spi，can主流总线协议；其配置总线按照电路实际要求，选择其中一种实现。
17.可选的，所述sata数据收发模块和所述pcie数据接收和处理模块通过低延时设
计，加快sata的数据发送和接收；其中所述低延时设计具体为通过缓存方式、数据缓存乒乓处理、流水线技术、数据旁路技术结合运用实现要求。
18.可选的，所述sata数据收发模块的数量可以为从1个到32个，按照电路实际设计要求，确定sata数据收发模块的个数，其主要功能为从sata数据处理模块中接收到数据后，发送到指定的sata硬盘中；从sata硬盘中返回的数据发送到sata数据收发模块，sata数据收发模块将数据发送到sata数据处理模块。
19.本发明提供的pcie转sata的多态性低延时自适应电路中，具有以下有益效果：
20.(1)通过动态分析pcie和sata的速率情况，实现电路速率自适应，降低了电路功耗，同时充分利用电路资源；
21.(2)将同一款电路可实现不同的功能，其多态性能达到的功能丰富，对比传统电路其能配置更多属性；
22.(3)充分利用了pcie数据通道，发挥了电路功能，同时有效扩展了电路sata的扩展性；
23.(4)可应用在对时序要求非常高的应用场景；
24.(5)有效的提高了数据通信能力，适应了不断提升的数据要求。
附图说明
25.图1是本发明提供的pcie转sata的多态性低延时自适应电路原理结构示意图；
26.图2是本发明提供的pcie转sata的多态性低延时自适应电路具体实施结构示意图。
具体实施方式
27.以下结合附图和具体实施例对本发明提出的一种pcie转sata的多态性低延时自适应电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
28.本发明提供一种pcie转sata的多态性低延时自适应电路，包括复位模块、时钟模块、配置模块、调试模块、pcie数据接收和处理模块、sata数据处理模块、sata数据收发模块和速率自适应模块。
29.所述复位模块用于复位整个芯片，其可复位整体电路，也可单独复位电路上其他模块。单独复位其他模块包括：复位pcie数据接收和处理模块，复位sata数据处理模块，复位sata数据收发模块，复位配置模块，复位调试模块，复位时钟模块。上述可选复位模块需要按照电路实际要求，选择复位的模块。
30.所述时钟模块提供电路的时钟信号，通过pll分频器，提供给各个模块时钟信号，提供时钟信号后，电路可以正常的运行逻辑功能。所述时钟模块设计参考匹配sata通道数，pcie传输速率，sata处理速率和sata硬盘处理速率等要求。
31.所述配置模块可通过配置电路内部功能达到电路的多态性。所述配置模块可选择配置电路的模块，实现电路的各种功能。配置模块可选包括：配置时钟模块，配置复位模块，配置调试模块，配置pcie数据接收和处理模块，配置sata数据处理模块，配置sata数据收发
模块。上述可选配置模块按照电路实际要求，选择配置的模块。所述配置模块配置模式可分两种，一种为电路通过配置总线主动接收配置数据；一种为电路通过配置总线被动接收配置数据。当配置模块接收到配置数据后，会按照配置的数据，配置对应的模块。其配置模块从以上两种方式中，按照电路实际要求，选择其中一种实现。
32.所述配置总线可选择各种总线协议，总线协议包括：uart，can，usb，i2c，ssi，spi，can等主流总线协议；其配置总线可按照电路实际要求，选择其中一种实现。
33.所述调试模块可调试电路内部功能。调试模块按照电路实际要求，可选择是否需要添加在电路中。所述调试模块可选择添加需要调试的模块的内容。所述调试模块可选包括：调试复位模块，调试时钟模块，调试配置模块，调试pcie数据接收和处理模块，调试sata数据处理模块，调试sata数据收发模块。上述可选调试模块需要按照电路实际要求，选择调试的模块。
34.电路通过pcie总线接收和发送数据。所述pcie数据接收和处理模块从pcie总线上获取pcie数据，根据pcie数据类型对数据进行向对应的操作。所述pcie数据接收和处理模块从sata部分中获取到数据后，会按照数据类型处理数据，使用标准业务逻辑协议处理pcie到sata接口。
35.所述sata数据处理模块，当sata部分接收到pcie发送的数据处理模块后，将数据按照数据类型进行处理，通过数据通道要求分别将数据发送到制定的sata数据通道上。当sata数据处理模块接收到sata数据收发模块发送来的数据后，将数据处理完成后，发送到pcie数据接收和处理模块。sata数据处理模块使用标准业务逻辑协议处理sata到pcie接口。
36.所述sata数据收发模块的数量可以为从1个到32个，按照电路实际设计要求，确定sata数据收发模块的个数，其主要功能为从sata数据处理模块中接收到数据后，发送到指定的sata硬盘中；从sata硬盘中返回的数据发送到sata数据收发模块，sata数据收发模块将数据发送到sata数据处理模块。
37.所述速率自适应模块用于通过对pcie和sata的传输速率进行分析运行后，自动调整pcie和sata的传输通信能力。需要按照电路实际要求，选择是否需要选择该速率自适应模块的功能。
38.当电路设计中速率自适应模块被旁路(bypass)，电路需要结合sata硬盘的读写上下游速率、sata总线速率和pcie总线速率，来选择sata协议版本、pcie协议版本和pcie的链路宽度。pcie的速率传输要超过sata控制器的数据处理传输要求。
39.本发明提供了一种pcie转sata的多态性低延时自适应电路，如图1所示，包括复位模块、时钟模块、配置模块、调试模块、pcie数据接收和处理模块、sata数据处理模块、sata数据收发模块和速率自适应模块。
40.在该实施例中，所述复位模块包含复位整个电路，通过电路寄存器控制单独复位调试模块、单独复位pcie数据接收和处理模块、单独复位sata数据处理模块、单独复位sata数据收发模块。
41.在该实施例中，所述时钟模块提供给pcie数据接收和处理模块、sata数据处理模块和sata数据收发模块。所述配置模块配置sata数据处理模块可修改sata的传输速率等功能，配置sata数据收发模块可修改sata收发通道个数，配置速率自适应模块可修改自适应
模块的开启和关闭等功能。
42.所述配置模块的配置模式，在该实施例中，电路通过配置总线主动接收配置数据。所述配置总线选择i2c总线协议。所述调试模块用于调试配置模块，通过调试配置电路，查看配置寄存器是否被改动。
43.所述pcie数据接收和处理模块，电路启动时，pcie传输速率为2.5gbps，链路宽度为x8，处理模块使用标准业务逻辑协议处理pcie到sata接口。pcie数据收发低延时设计通过缓存方式数据旁路技术结合运用实现低延时要求。
44.所述sata数据处理模块，为标准业务逻辑协议处理sata到pcie接口。所述sata数据收发模块有8个，sata数据收发模块和sata硬盘使用标准sata协议通信。电路启动时sata传输速率为3gbps，带宽为x1。sata低延时设计，在该实施例中，通过缓存方式技术实现低延时要求。
45.所述速率自适应模块，在该实施例中，自适应模块已开启。当通过配置模块关闭自适应模块时，就是自适应模块被旁路(bypass)，在该实施例中，当自适应模块被旁路时，pcie的传输速率为5gbps，链路宽度为x8。sata数据收发模块由8个，传输速率为3gbps，链路宽度为x1。
46.请参阅图2，所述实施例一路宽带信号的数据连接示意图，复位模块可复位整个电路，同时复位模块连接了调试模块、pcie数据接收和处理模块、sata数据处理模块、sata数据收发模块；时钟模块提供给pcie数据接收和处理模块、sata数据处理模块、sata数据收发模块时钟信号；调试模块连接了配置模块；配置模块连接了sata数据处理模块，sata数据收发模块；电路通过配置i2c总线协议主动接收配置数据；电路启动时pcie使用5gbps速率，链路宽度为x8进行数据通信，pcie数据处理模块使用标准业务逻辑协议处理pcie到sata接口；sata数据处理模块为标准业务逻辑协议处理sata到pcie接口，sata数据收发模块和sata硬盘使用标准sata协议通信；电路启动时sata数据收发模块有8个，其中sata传输速率为3gbps，链路宽度为x1；电路启动时，自适应模块已开启。
47.应用本发明所述一种pcie转sata的多态性低延时自适应电路进行实测：
48.电路通过配置模块实现了多态性，实现了部分sata通道关闭和开关自适应模块的功能。
49.电路通过大数据量压力测试，完成了高通道、高带宽、多通道和实时性属性的验证，其通路实现了低延时，且信号质量良好，且具备较高的灵敏度和分辨率。
50.电路打开自适应模块，通过添加通路个数的方式，验证电路自适应属性。电路实现pcie改变其传输速率，测试结果表明电路符合要求。
51.本发明通过pcie高速总线扩展sata控制器的方法，通过pcie的高通量，高带宽属性完美满足sata多通道的数据通量和带宽要求，有效适应了相关应用场景；同时创新的使用了速率自适应方式来解决sata数据和pcie数据在实际运行中因为各种因素造成的速率不匹配的问题，速率自适应节约了电路资源，降低了电路功耗，通过配置模块实现电路多态性，其中包括数据通道扩展等功能。本发明的pcie转sata的多态性低延时自适应电路具备以下特性：多态性、低延时、自适应、高通道、高带宽、多通道、实时性。
52.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护
范围。