一种PCIE转SATA的多态性低延时自适应电路的制作方法

技术特征：
1.一种pcie转sata的多态性低延时自适应电路，其特征在于，包括：复位模块，用于复位电路；时钟模块，提供工作时钟；配置模块，提供配置电路功能；调试模块，提供调试芯片功能；pcie数据接收和处理模块，实现pcie的数据收发和处理功能；sata数据处理模块，用于sata的数据处理；sata数据收发模块，实现sata和pcie的数据的传输和接收功能；速率自适应模块，通过对pcie和sata的传输速率进行分析运行后，自动调整pcie的传输通信能力。2.如权利要求1所述的pcie转sata的多态性低延时自适应电路，其特征在于，所述复位模块能够复位整体电路，或单独复位电路上其他模块；单独复位其他模块包括：复位pcie数据接收和处理模块，复位sata数据处理模块，复位sata数据收发模块，复位配置模块，复位调试模块，复位时钟模块。3.如权利要求1所述的pcie转sata的多态性低延时自适应电路，其特征在于，所述速率自适应模块的传输速率进行分析依据是通过整体电路运行一段时间后，根据整体电路数据通信的实际情况，重新分配pcie和sata的传输速率；所述实际情况包括sata通道数、pcie传输速率、sata处理速率和sata硬盘处理速率，对所述实际情况实行动态分析，即每过一段时间重新分析。4.如权利要求1所述的pcie转sata的多态性低延时自适应电路，其特征在于，所述配置模块通过配置总线读取外围存储设备，重新配置电路；所述配置模块提供的配置内容包括pcie配置覆盖、sata配置覆盖，整体电路上挂载的其他资源的重新配置；所述配置模块的配置方式为通过电路寄存器配置，或通过内部信号方式实现。5.如权利要求4所述的pcie转sata的多态性低延时自适应电路，其特征在于，所述配置总线为各种总线协议，总线协议包括：uart，can，usb，i2c，ssi，spi，can主流总线协议；其配置总线按照电路实际要求，选择其中一种实现。6.如权利要求1所述的pcie转sata的多态性低延时自适应电路，其特征在于，所述sata数据收发模块和所述pcie数据接收和处理模块通过低延时设计，加快sata的数据发送和接收；其中所述低延时设计具体为通过缓存方式、数据缓存乒乓处理、流水线技术、数据旁路技术结合运用实现要求。7.如权利要求1所述的pcie转sata的多态性低延时自适应电路，其特征在于，所述sata数据收发模块的数量可以为从1个到32个，按照电路实际设计要求，确定sata数据收发模块的个数，其主要功能为从sata数据处理模块中接收到数据后，发送到指定的sata硬盘中；从sata硬盘中返回的数据发送到sata数据收发模块，sata数据收发模块将数据发送到sata数据处理模块。

技术总结
本发明公开一种PCIE转SATA的多态性低延时自适应电路，属于集成电路领域，包括复位模块、时钟模块、配置模块、调试模块、PCIE数据接收和处理模块、SATA数据处理模块、SATA数据收发模块和速率自适应模块。复位模块用于复位电路；时钟模块提供工作时钟；配置模块提供配置电路功能；调试模块提供调试芯片功能；PCIE数据接收和处理模块实现PCIE的数据收发和处理功能；SATA数据处理模块用于SATA的数据处理；SATA数据收发模块实现SATA和PCIE的数据的传输和接收功能；速率自适应模块通过对PCIE和SATA的传输速率进行分析运行后，自动调整PCIE的传输通信能力。本发明的PCIE转SATA的多态性低延时自适应电路具备多态性、低延时、自适应、高通道、高带宽、多通道、实时性。实时性。实时性。


技术研发人员：邓佳伟 周昱 张梅娟 张磊 王琪
受保护的技术使用者：中电科申泰信息科技有限公司
技术研发日：2022.02.22
技术公布日：2022/5/25