栅极驱动器电路和包括栅极驱动器电路的显示装置的制作方法

栅极驱动器电路和包括栅极驱动器电路的显示装置
1.相关申请的交叉引用
2.本技术要求享有于2020年11月20日提交的韩国专利申请no.10-2020-0156407的优先权，为了所有目的，通过引用将该韩国专利申请并入本文，如同在本文完全阐述一样。
技术领域
3.本发明涉及一种栅极驱动器电路和包括栅极驱动器电路的显示装置，更具体地，涉及一种具有改进的可靠性的栅极驱动器电路和包括栅极驱动器电路的显示装置。


背景技术：

4.随着信息社会的发展，对于显示图像的显示装置的需求以各种形式日益增长，并且诸如液晶显示装置(lcd)和电致发光显示装置(eld)之类的各种显示装置正在被使用。
5.电致发光显示装置(eld)可包括具有量子点(qd)的量子点(qd)发光显示装置、无机发光显示装置以及有机发光显示装置等。
6.在上述显示装置之中，电致发光显示装置(eld)在响应速度、视角、色彩再现性等方面能够被实现为非常卓越。此外，具有能以薄厚度来实现的优势。
7.近来，显示装置具有大屏幕，并且如果显示装置的分辨率较低，像素的尺寸增大，其可导致图像质量劣化。因此，显示装置被设计为具有高分辨率。此外，为了增强显示装置的美感并且改进操作便利性，期望实现窄边框。


技术实现要素：

8.因此，本发明的实施方式旨在提供一种能够具有高分辨率并且防止图像质量劣化的栅极驱动器电路和包括栅极驱动器电路的显示装置。
9.本发明提供一种能够实现窄边框的栅极驱动器电路以及包括栅极驱动器电路的显示装置。
10.在一个方面，可提供一种栅极驱动器电路，包括用于输出至少两个栅极信号的级，其中所述级包括：第一输出缓存器，所述第一输出缓存器用于响应于q节点的电压和qb节点的电压来输出第一栅极信号；第二输出缓存器，所述第二输出缓存器用于响应于q节点的电压和qb节点的电压来输出第二栅极信号；以及设置在q节点和所述第二输出缓存器之间的第一二极管电路。
11.在另一个方面，可提供一种显示装置，包括：包括多个像素的显示面板，所述像素分别从多条数据线和多条栅极线接收数据信号和栅极信号；用于向所述多条数据线提供所述数据信号的数据驱动器电路；栅极驱动器电路，所述栅极驱动电路用于向所述多条栅极线依次提供所述栅极信号并且包括用于输出至少两个栅极信号的级；以及时序控制器，所述时序控制器用于控制所述数据驱动器电路和所述栅极驱动器电路，其中所述级可包括：第一输出缓存器，所述第一输出缓存器用于响应于q节点的电压和qb节点的电压来输出第一栅极信号；第二输出缓存器，所述第二输出缓存器用于响应于q节点的电压和qb节点的电
压来输出第二栅极信号；以及设置在q节点和所述第二输出缓存器之间的第一二极管电路。
12.根据上述栅极驱动器电路和包括栅极驱动器电路的显示装置，可具有高分辨率并且防止图像质量劣化。
13.根据上述栅极驱动器电路和包括栅极驱动器电路的显示装置，可实现窄边框。
附图说明
14.给本发明提供进一步理解并且并入本技术组成本技术一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
15.图1是根据本发明实施方式的显示装置的结构图。
16.图2是根据本发明实施方式的像素的电路图。
17.图3概念性地图解在根据实施方式的显示装置中，设置在显示面板上的栅极驱动器。
18.图4是图解根据实施方式的栅极驱动器电路的结构图。
19.图5是在图4所示的栅极驱动器电路中采用的第一输出缓存器和第二输出缓存器的电路图。
20.图6是图解在图4所示的栅极驱动器电路中的第一节点的电压变化的时序图。
21.图7是图解根据其他实施方式的栅极驱动器电路的结构图。
22.图8和图9是在图7所示的栅极驱动器电路中，第一输出缓存器、第二输出缓存器和进位缓存器的电路图。
23.图10是图解在图7所示的栅极驱动器电路中，第一节点的电压变化的时序图。
24.图11是用于解释在与栅极信号的下降时间长度对应的像素中数据信号被混合的问题的时序图。
25.图12是图解根据另一实施方式的栅极驱动器电路的结构图。
26.图13是在图12所示的栅极驱动器电路中，第一至第四输出缓存器和进位缓存器的电路图。
具体实施方式
27.在本发明的示例或实施方式的以下描述中，将参照附图，在附图中通过举例说明能够实施的具体示例或实施方式的方式进行了显示，并且在附图中可使用相同的参考标记和符号指代相同或相似的部件，即使它们显示在彼此不同的附图中。此外，在本发明的示例或实施方式的以下描述中，当确定对本文涉及的公知功能和部件的详细描述反而会使本发明一些实施方式中的主题不清楚时，将省略其详细描述。在此使用的诸如“包括”、“具有”、“包含”、“构成”之类的术语一般旨在允许增加其他部件，除非这些术语与术语“仅”一起使用。
28.在此可使用诸如“第一”、“第二”、“a”、“b”、“(a)”或“(b)”之类的术语来描述本发明的元件。这些术语的每一个不用来限定元件的本质、顺序、次序或数量等，而是仅用于将相应元件与其他元件区分开。
29.当提到第一元件与第二元件“连接或接合”、“交叠”等时，其应当解释为，第一元件不仅可与第二元件“直接连接或接合”或“直接接触或交叠”，而且还可在第一元件与第二元
件之间“插入”第三元件，或者第一元件和第二元件可经由第四元件彼此“连接或接合”、“交叠”等。在此，第二元件可包括在彼此“连接或接合”、“接触或交叠”等的两个或更多个元件中的至少一个中。
30.当使用诸如“在
…
之后”、“随后”、“接下来”、“在
…
之前”等之类的时间相对术语描述元件或构造的过程或操作，或者操作方法、加工方法、制造方法中的流程或步骤时，这些术语可用于描述非连续的或非顺序的过程或操作，除非一起使用了术语“直接”或“紧接”。
31.此外，当提到任何尺度、相对尺寸等时，即使没有指明相关描述，也应当认为元件或特征或者相应信息的数值(例如，电平、范围等)包括可由各种因素(例如，工艺因素、内部或外部冲击、噪声等)导致的公差或误差范围。此外，术语“可”完全涵盖术语“能”的所有含义。
32.图1是图解根据本发明实施方式的显示装置的结构的结构图。
33.参照图1，显示装置100可包括显示面板110、数据驱动器(或数据驱动器电路)120、栅极驱动器(或栅极驱动器电路)130和时序控制器140。
34.显示面板110可包括以矩阵形式设置的多个像素(p)101。
35.显示面板110可包括在第一方向上延伸的多条数据线dl1至dlm以及在第二方向上延伸的多条栅极线gl1至gln。多个像素101连接至多条数据线dl1至dlm和多条栅极线gl1至gln。一个像素101可通过响应于经由连接的栅极线传输的栅极信号接收经由连接的数据线传输的数据信号来工作。
36.数据驱动器120可连接至多条数据线dl1至dlm并且可通过多条数据线dl1至dlm将数据信号提供给多个像素。
37.栅极驱动器130连接至多条栅极线gl1至gln并且可将栅极信号提供给多条栅极线gl1至gln。尽管栅极驱动器130设置在显示面板110的一侧上，但是栅极驱动器130不限于此，栅极驱动器130可设置在显示面板110的两侧上。设置在左侧的栅极驱动器可连接至奇数栅极线，设置在显示面板110的右侧的栅极驱动器可连接至偶数栅极线。
38.时序控制器140可控制数据驱动器120和栅极驱动器130。时序控制器140可向数据驱动器120提供视频信号rgb和数据控制信号dcs，并且向栅极驱动器130提供栅极控制信号gcs。
39.图2是根据本发明实施方式的像素的电路图。
40.参照图2，像素101可包括第一晶体管m1、第二晶体管m2、存储电容器cst以及用于接收驱动电流并发光的发光元件ed。
41.第一晶体管m1的第一电极可连接至用于传输第一电源evdd的第一电源线vl，第二电极可连接至第一节点n1。第一晶体管m1可响应于施加给第二节点n2的数据电压vdata使驱动电流流到第一节点n1。
42.第二晶体管m2的第一电极可连接至用于传输数据电压vdata的数据线dl，第二电极可连接至第二节点n2。此外，第二晶体管m2的栅极可连接至用于提供栅极信号gate的栅极线gl。第二晶体管m2可接收栅极信号gate并且将传送给数据线dl的数据电压vdata提供给第一晶体管m1的栅极。可从图1所示的栅极驱动器130提供栅极信号。
43.存储电容器cst的第一电极可连接至第一节点n1，第二电极可连接至第二节点n2。存储电容器cst可设置在第一节点n1和第二节点n2之间，从而可保持第一节点n1和第二节
点n2之间的电压差。
44.发光元件ed的第一电极可连接至第一节点n1，第二电极可连接至第二电源evss。发光元件ed可包括通过在第一电极和第二电极之间流动的电流来发光的发光层。发光层可以是有机材料、无机材料和量子点材料的至少之一。发光元件ed可响应于从第一电极流到第二电极的电流来发光。
45.在如上所述配置的像素101中，第一晶体管m1和第二晶体管m2可以是nmos型晶体管。但是，本发明不限于此。此外，第一晶体管m1和第二晶体管m2的第一电极和第二电极分别可以是漏极和源极。但是，本发明不限于此。
46.图3概念性地图解在根据实施方式的显示装置中，设置在显示面板上的栅极驱动器。
47.参照图3，显示装置100可包括显示面板110和设置在显示面板110上的栅极驱动器电路130。
48.显示面板110包括：显示区域110a，其中设置有像素101；以及非显示区域110b，其中设置有用于向像素101提供信号和/或电压的信号线。栅极驱动器电路130可设置在非显示区域110b中。栅极驱动器电路130可以与在显示区域110a中形成像素101的工艺一起同时形成在非显示区域110b中。
49.图4是图解根据实施方式的栅极驱动器电路的结构图。图5是在图4所示的栅极驱动器电路中采用的第一输出缓存器和第二输出缓存器的电路图。
50.参照图4和图5，栅极驱动器电路130可包括：多个级131；以及连接至每个级131的第一输出缓存器1311和第二输出缓存器1312。
51.每个级131可接收高电压gvdd和低电压gvss，并且可分别向q节点和qb节点传输预定电压。
52.第一级131可通过接收起始脉冲sp开始操作，并且其余级131可从在前级依次接收进位信号carry来进行操作。每个级产生进位信号carry并且将进位信号carry传输给下一级，但不限于此。例如，每个级131可响应于时钟信号和q节点的电压来产生进位信号carry，并且将产生的进位信号carry传输给下一级。
53.传输给q节点和qb节点的电压可具有彼此相反的极性。当q节点的电压电平处于高状态时，qb节点的电压可处于低状态。相反，当q节点的电压电平处于低状态时，qb节点的电压可处于高状态。
54.第一输出缓存器1311和第二输出缓存器1312可响应于q节点的电压和qb节点的电压输出两个不同的栅极信号。例如，第一输出缓存器1311可响应于q节点的电压和qb节点的电压输出第一栅极信号gate1(或gate3,gate5,gate7)，并且第二输出缓存器1312可响应于q节点的电压和qb节点的电压输出第二栅极信号gate2(或gate4,gate6,gate8)。
55.第一输出缓存器1311包括：第一晶体管t1，包括传输第一时钟信号sclk1的第一电极、连接至第一输出端子sout1的第二电极以及传输q节点的电压的栅极；第二晶体管t2，包括连接至第一输出端子sout1的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第一电容器c1，设置在第一晶体管的栅极与第一输出端子之间。
56.当第一晶体管t1通过q节点的电压而导通时，其可将第一时钟信号sclk1传输给第一输出端子sout1。在这种情形下，第二晶体管t2可通过qb节点的电压而截止。此外，第一晶
体管t1可通过q节点的电压而截止。当第一晶体管t1截止时，第二晶体管t2可通过qb节点的电压而导通。当第二晶体管t2导通时，可将低电压gvss传输给第一输出端子sout1。
57.第二输出缓存器1312包括：第三晶体管t3，包括传输第二时钟信号sclk2的第一电极、连接至第二输出端子sout2的第二电极以及传输q节点的电压的栅极；第四晶体管t4，包括连接至第二输出端子sout2的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第二电容器c2，设置在第三晶体管t3的栅极和第二输出端子sout2之间。
58.当第三晶体管t3通过q节点的电压而导通时，其可将第二时钟信号sclk2传输给第二输出端子sout2。在这种情形下，第四晶体管t4可通过qb节点的电压而截止。此外，第三晶体管t3可通过q节点的电压而截止。当第三晶体管t3截止时，第四晶体管t4可通过qb节点的电压而导通。当第四晶体管t4导通时，可将低电压gvss传输给第二输出端子sout2。
59.栅极驱动器电路130的每个级131可通过两个输出缓存器1311和1312输出第一栅极信号和第二栅极信号。因此，包括在栅极驱动器电路130中的级的数量可减少，由此减小栅极驱动器电路130的尺寸。随着栅极驱动器电路130的尺寸的减小，显示面板110的非显示区域110b的面积可减小，从而显示装置100可实现为具有窄边框。
60.图6是图解在图4所示的栅极驱动器电路中的第一节点的电压变化的时序图。
61.参照图6，q节点的电压在第一时段t1a至第六时段t6a中处于高状态，第一时钟信号sclk1在第二时段t2a中上升，在第三时段t3a中保持高状态，并且在第四时段t4a中下降。然后，第二时钟信号sclk2在第三时段t3a中上升，保持高状态一直到第四时段t4a，并且在第五时段t5a中下降。
62.在第一时段t1a至第六时段t6a中，第一晶体管t1和第三晶体管t3保持保通状态，在第二时段t2a中上升的第一时钟信号sclk1可通过第一晶体管t1传输给第一输出端子sout1。此外，在第三时段t3a中上升的第二时钟信号sclk2可通过第三晶体管t3传输给第二输出端子sout2。
63.第一电容器c1设置在q节点和第一输出端子sout1之间，第二电容器c2连接至q节点和第二输出端子sout2，从而当第一输出端子sout1或第二输出端子sout2的电压增大时，q节点的电压可增大。
64.因此，由于第一时钟信号sclk1在第二时段t2a(其中第一时钟信号sclk1传输给第一输出端子sout1)期间上升，所以q节点的电压电平可增大。此外，由于第二时钟信号sclk2在第三时段t3a(其中第二时钟信号sclk2传输给第二输出端子sout2)期间上升，所以q节点的电压电平可增大。
65.因此，q节点的电压电平可在第二时段t2a中上升之后在第三时段t3a中进一步上升。
66.由于通过第一晶体管t1传输给第一输出端子sout1的第一时钟信号sclk1在第四时段t4a中开始下降，所以q节点的电压电平可减小。由于通过第三晶体管t3传输给第二输出端子sout2的第二时钟信号sclk2在第五时段t5a中开始下降，所以q节点的电压电平可进一步减小。
67.作为一个示例，从栅极驱动器电路130的一个级131输出的第一栅极信号gate1和第二栅极信号gate2可分别从第一输出缓存器1311和第二输出缓存器1312输出。此外，第一栅极信号gate1和第二栅极信号gate2可响应于q节点的电压而为导通信号或截止信号。
68.作为另一示例，第一栅极信号gate1可以是传输给位于显示面板110上的多条奇数栅极线的其中之一的栅极信号，第二栅极信号gate2可以是传输给多条偶数栅极线的其中之一的栅极信号，但不限于此。
69.图7是图解根据其他实施方式的栅极驱动器电路的结构图。图8和图9是在图7所示的栅极驱动器电路中，第一输出缓存器、第二输出缓存器和进位缓存器的电路图。
70.参照图7至图9，栅极驱动器电路130可包括：多个级131；以及连接至每个级131的第一输出缓存器1311和第二输出缓存器1312。
71.每个级131可接收高电压gvdd和低电压gvss，并且可分别向q节点和qb节点传输预定电压。
72.第一级131可通过接收起始脉冲sp开始操作，并且其余级131可从在前级依次接收进位信号carry来进行操作。每个级产生进位信号carry并且将进位信号carry传输给下一级，但不限于此。例如，每个级131可响应于时钟信号和q节点的电压来产生进位信号carry，并且将产生的进位信号carry传输给下一级。
73.传输给q节点和qb节点的电压可具有彼此相反的极性。当q节点的电压电平处于高状态时，qb节点的电压可处于低状态。相反，当q节点的电压电平处于低状态时，qb节点的电压可处于高状态。
74.第一输出缓存器1311和第二输出缓存器1312可响应于q节点的电压和qb节点的电压输出两个不同的栅极信号。例如，第一输出缓存器1311可响应于q节点的电压和qb节点的电压输出第一栅极信号gate1(或gate3,gate5,gate 7)，并且第二输出缓存器1312可响应于q节点的电压和qb节点的电压输出第二栅极信号gate2(或gate4,gate6,gate8)。
75.第一输出缓存器1311包括：第一晶体管t1，包括传输第一时钟信号sclk1的第一电极、连接至第一输出端子sout1的第二电极以及传输q节点的电压的栅极；以及第二晶体管t2，包括连接至第一输出端子sout1的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第一电容器c1，设置在第一晶体管的栅极与第一输出端子之间。
76.当第一晶体管t1通过q节点的电压而导通时，其可将第一时钟信号sclk1传输给第一输出端子sout1。在这种情形下，第二晶体管t2可通过qb节点的电压而截止。此外，第一晶体管t1可通过q节点的电压而截止。当第一晶体管t1截止时，第二晶体管t2可通过qb节点的电压而导通。当第二晶体管t2导通时，可将低电压gvss传输给第一输出端子sout1。
77.第二输出缓存器1312包括：第三晶体管t3，包括传输第二时钟信号sclk2的第一电极、连接至第二输出端子sout2的第二电极以及传输q节点的电压的栅极；第四晶体管t4，包括连接至第二输出端子sout2的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第二电容器c2，设置在第三晶体管t3的栅极和第二输出端子sout2之间。
78.当第三晶体管t3通过q节点的电压而导通时，其可将第二时钟信号sclk2传输给第二输出端子sout2。在这种情形下，第四晶体管t4可通过qb节点的电压而截止。第三晶体管t3可通过q节点的电压而截止。当第三晶体管t3截止时，第四晶体管t4可通过qb节点的电压而导通。当第四晶体管t4导通时，可将低电压gvss传输给第二输出端子sout2。
79.第一二极管电路132可连接在q节点和第二输出缓存器1312之间。第一二极管电路132可设置在q节点和第三晶体管t3的栅极之间。当q节点的电压电平高于第三晶体管t3的栅极的电压电平时，电流通过第一二极管电路132从q节点流到第三晶体管t3的栅极。但是，
当q节点的电压电平低于第三晶体管t3的栅极的电压电平时，由于第一二极管电路132，电流不会从第三晶体管t3的栅极流到q节点。
80.q节点可通过第一二极管电路132划分为q’节点和q”节点。q’节点可连接至第一晶体管t1的栅极，q”节点可连接至第三晶体管t3的栅极。
81.如图8所示，第一二极管电路132包括：第一二极管d1，其中阳极连接至q’节点并且阴极连接至q”节点；以及第一复位晶体管rt1，其中第一电极连接至q’节点，第二电极连接至q”节点，栅极连接至qb节点。结果，第一二极管d1的阴极连接至第三晶体管t3的栅极。第一电极连接至第一晶体管t1的栅极。
82.第一二极管d1可防止电流从q”节点流到q’节点。由于第一复位晶体管rt1连接至qb节点，当q节点处于高状态时，第一复位晶体管rt1可处于截止状态。
83.当q节点处于高状态时，qb节点处于低状态并且第一复位晶体管rt1处于截止状态。因此，即使施加给q节点的电压低于施加给第三晶体管t3的栅极的电压电平，第一二极管电路132也会通过第一复位晶体管rt1不从q”节点流到q节点。
84.另一方面，当q节点处于低状态时，qb节点处于高状态，并且第一复位晶体管rt1可处于导通状态。当第一复位晶体管rt1导通时，q’节点和q”节点可彼此连接。由于q节点处于低状态，所以q’节点和q”节点可处于低状态。
85.如图9所示，第一二极管电路132包括：第一隔离晶体管it1，其中第一电极连接至q节点，第二电极连接至第三晶体管t3的栅极，并且栅极连接至q节点；以及第一复位晶体管rt1，其中第一电极连接至q节点，第二电极连接至第三晶体管的栅极，并且栅极连接至qb节点。
86.第一隔离晶体管it1因为第一电极和栅极同时连接至q节点而连接为二极管，从而第一隔离晶体管it1允许电流从q节点流到第三晶体管t3的栅极，但是防止电流从第三晶体管t3的栅极流到q节点。
87.由于第一复位晶体管rt1连接至qb节点，所以当q节点处于高状态时，第一复位晶体管rt1可处于截止状态。由于第一复位晶体管rt1处于截止状态，所以即使施加给q节点的电压低于施加给第三晶体管t3的栅极的电压电平，也可防止电流从第三晶体管t3的栅极流到q节点的方向。
88.另一方面，当q节点处于低状态时，qb节点可处于高状态，并且第一复位晶体管rt1可处于导通状态。当第一复位晶体管rt1导通时，施加给q节点的电压可复位。
89.此外，尽管图7示出进位信号carry从一个级传送到另一个级，但是实施方式不限于此，进位信号carry可通过单独的缓存器输出并且传送给下一级。为此，栅极驱动器电路130可进一步包括进位缓存器1301，其响应于q节点和qb节点的电压输出进位信号carry。进位缓存器1301响应于q节点和qb节点的电压接收进位时钟信号crclk，并且输出进位信号carry。
90.进位缓存器1301可包括第一进位晶体管tc1、第二进位晶体管tc2以及进位电容器c0。第一进位晶体管tc1可包括：传输进位时钟信号crclk的第一电极；连接至进位信号输出端子co的第二电极；以及传输q节点的电压的栅极。第二进位晶体管tc2可包括：连接至进位信号输出端子co的第一电极；传输低电压gvss的第二电极；以及传输qb节点的电压的栅极。进位电容器c0可设置在第一进位晶体管tc1的栅极和进位信号输出端子co之间。
91.当第一进位晶体管tc1通过第一节点q的电压导通时，其可将进位时钟信号crclk传输给进位信号输出端子co。在这种情形下，第二进位晶体管tc2可通过qb节点的电压截止。当第一进位晶体管tc1通过q节点的电压截止时，第二进位晶体管tc2可通过qb节点的电压导通。当第二进位晶体管tc2导通时，低电压gvss可传输给进位信号输出端子co。图9所示的第一二极管电路132还可设置在q节点和第一输出缓存器1311之间。
92.图10是图解在图7所示的栅极驱动器电路中，第一节点的电压变化的时序图。
93.参照图10，q节点可划分为与第一晶体管t1的栅极连接的q’节点以及与第三晶体管t3的栅极连接的q”节点。此外，第一电容器c1设置在第一晶体管t1的栅极和第一输出端子sout1之间，第二电容器c2设置在第三晶体管t3的栅极和第二输出端子sout2之间，从而当第一输出端子sout1的电压升高时，与第一晶体管t1的栅极连接的q’节点的电压上升，并且第二输出端子sout2的电压上升，与第三晶体管t3的栅极连接的q”节点的电压可上升。
94.此外，当响应于第一晶体管t1的操作，施加给与第一晶体管t1的栅极连接的q’节点的电压上升时，与第二输出缓存器1312的第三晶体管t3的栅极连接的q”节点的电压电平可增大。此外，q’节点和q”节点的电压可通过进位时钟信号crclk进一步上升。
95.但是，由于第一二极管电路132设置在q节点和第二输出缓存器1312的第三晶体管t3的栅极之间，所以即使施加给与第一晶体管t1的栅极连接的q’节点的电压响应于第一晶体管t1的操作而下降时，与第二输出缓存器1312的第三晶体管t3的栅极连接的q”节点的电压电平也不会下降。另一方面，当施加给与第三晶体管t3的栅极连接的q”节点的电压电平响应于第三晶体管t3的操作而降低时，与第一晶体管t1的栅极连接的q’节点的电压可下降。
96.q节点的电压在第一时段t1b至第六时段t6b中处于高状态，第一时钟信号sclk1在第二时段t2b中上升，在第三时段t3b中保持高状态，并且在第四时段t4b中下降。然后，第二时钟信号sclk2在第三时段t3b中上升，在第四时段t4b中保持高状态，并且在第五时段t5b中下降。
97.在第一时段t1b至第六时段t6b中，第一晶体管t1和第三晶体管t3保持导通状态，在第二时段t2b中上升的第一时钟信号sclk1可通过第一晶体管t1传输给第一输出端子sout1。此外，在第三时段t3b中上升的第二时钟信号sclk2可通过第三晶体管t3传输给第二输出端子sout2。
98.因此，当第一时钟信号sclk1在第二时段t2b中传输给第一输出端子sout1时，第一时钟信号sclk1上升。因此，q’节点的电压电平和q”节点的电压电平可增大。此外，当第二时钟信号sclk2在第三时段t3b中传输给第二输出端子sout2时，第二时钟信号sclk2上升，并且q’节点的电压电平和q”节点的电压电平可增大。此外，在第三时段t3b中，q’节点的电压电平和q”节点的电压电平可通过进位时钟信号crclk进一步增大。在此，进位时钟信号crclk被图示为与第二时钟信号sclk2同步，但不限于此。此外，进位时钟信号crclk可设置在第一时钟信号sclk1和第二时钟信号sclk2之间。
99.因此，q’节点的电压电平和q”节点的电压电平可在第二时段t2b中上升之后在第三时段t3b中进一步上升。
100.然后，通过第一晶体管t1传输给第一输出端子sout1的第一时钟信号sclk1在第四时段t4b中开始下降。当第一时钟信号sclk1开始下降时，q’节点的电压电平减小。但是，由
于第一二极管电路132连接在q’节点和第三晶体管t3的栅极之间，所以第三晶体管t3的栅极的电压电平在第四时段t4b中不减小。在第四时段t4b中，第一晶体管t1的栅极的电压电平减小，并且从第一输出端子sout1输出的第一栅极信号gate1的电压电平开始减小。由于第三晶体管t3的栅极的电压电平不减小，所以从第二输出端子sout2输出的第二栅极信号gate2保持高状态。
101.然后，在第五时段t5b中，通过第三晶体管t3传输给第二输出端子sout2的第二时钟信号sclk2开始下降。当第二时钟信号sclk2开始下降时，第三晶体管t3的栅极的电压电平减小。因此，从第二输出端子sout2输出的第二栅极信号gate2的电压电平开始减小。此外，从第一输出端子sout1输出的第一栅极信号gate1的电压电平持续减小。
102.在q’节点和q”节点的电压电平在第六时段t6b中保持在高状态之后，当第二晶体管t2和第四晶体管t4导通时，q’节点和q”节点的电压电平可变为低状态。
103.当施加给q’节点的电压降低时，第三晶体管t3的栅极不与q’节点连接，而是通过第一二极管电路132与q’节点隔离，从而即使q’节点的电压电平降低，q”节点的电压电平也不降低。由于具有高电压电平的信号比具有低电压电平的信号具有更短的下降时间，或者在下降时间处具有更陡的下降斜度，所以电压电平较高时的q”节点电压的下降时间相比电压电平较低时可更短，或者相比电压电平较低时下降斜度可更陡。但是，实施方式不限于此，具有高电压电平的信号可与具有低电压电平的信号具有相同的下降时间，或者可在下降时间处具有相同的下降斜度。
104.如果q”节点电压的下降时间较短或者下降斜度较陡，则第三晶体管t3快速到达截止状态，并且从第二输出端子sout2输出的第二栅极信号gate2可快速到达低状态。也就是说，当q”节点的电压电平较高时，第二栅极信号gate2的下降时间可缩短。
105.因此，如果在第二时钟信号sclk2的电压电平降低之前防止q”节点的电压电平降低，则第二栅极信号gate2的下降时间可短于第一栅极信号gate1的下降时间。此外，在第二栅极信号gate2的下降时间处的第二栅极信号gate2的斜度可比在第一栅极信号gate1的下降时间处的第一栅极信号gate1的斜度更陡。但是，实施方式不限于此，第二栅极信号gate2的下降时间可与第一栅极信号gate1的下降时间相同，在第二栅极信号gate2的下降时间处的第二栅极信号gate2的斜度可与在第一栅极信号gate1的下降时间处的第一栅极信号gate1的斜度相等。
106.图11是用于解释在与栅极信号的下降时间长度对应的像素中数据信号被混合的问题的时序图。
107.参照图11，a表示栅极信号gate具有第一上升时间tr1和第一下降时间tf1，b表示栅极信号gate具有第二上升时间tr2和第二下降时间tf2。第一上升时间tr1和第一下降时间tf1可分别短于第二上升时间tr2和第二下降时间tf2。
108.第一数据信号vdata1和第二数据信号vdata2可依次流经图2所示的数据线dl。第一数据信号vdata1和第二数据信号vdata2可分别在数据线dl上保持一个水平时间段1h。
109.可向数据线dl提供第一数据信号vdata1，然后提供第二数据信号vdata2。第二晶体管t2通过栅极信号gate导通，从而提供给数据线dl的第一数据信号vdata1可存储在电容器cst中。
110.当将第二数据信号vdata2施加给数据线dl时，如图11的a所示，如果栅极信号gate
的下降时间tf1较短，则栅极信号gate可关闭，像素101可不接收第二数据信号vdata2。但是，如图11的b所示，如果栅极信号gate的下降时间tf2较长，则栅极信号gate不会关闭。因此，由于像素101在时段a接收第二数据信号vdata2，则可出现数据信号发生混合的问题。
111.当栅极信号gate的下降时间tf2较长时，在保持栅极信号gate的同时将第一数据信号vdata1和第二数据信号vdata2依次传输给电容器cst。因此，会出现流经像素101的驱动电流不对应于第一数据信号vdata1的问题。
112.如上所述，当栅极信号gate的下降时间较短时，可防止或者至少减少第一数据信号vdata1和第二数据信号vdata2向一个像素的提供。具体地，当显示装置100被实现为具有高分辨率时，由于用于写入数据信号的时间应当较短，所以栅极信号gate的下降时间需要缩短。
113.由于与上述相同的原因，当从一个q节点输出两个栅极信号gate1和gate2时，第二栅极信号gate2的下降时间比第一栅极信号gate1的下降时间长。在这种情形下，当通过第二栅极信号gate2的下降时间提供第二栅极信号gate2时，可发生数据信号被混合的问题。但是，当从一个q节点输出两个栅极信号时，第二栅极信号gate2的下降时间可短于或等于第一栅极信号gate1的下降时间。在这种情形下，不会发生通过第二栅极信号gate2使数据信号发生混合的问题。
114.图12是图解根据另一实施方式的栅极驱动器电路的结构图。图13是在图12所示的栅极驱动器电路中，第一至第四输出缓存器和进位缓存器的电路图。
115.参照图12和图13，栅极驱动器电路130可包括多个级131以及连接至每个级131的第一输出缓存器1311至第四输出缓存器1314。
116.每个级131可接收高电压gvdd和低电压gvss，并且可分别向q节点和qb节点传输预定电压。第一级131可通过接收起始脉冲sp开始操作，并且其余级131可从在前级依次接收进位信号carry来进行操作。每个级可产生进位信号carry并且将进位信号carry传输给下一级，但不限于此。例如，每个级131可响应于时钟信号和q节点的电压来产生进位信号carry，并且将产生的进位信号carry传输给下一级。
117.传输给q节点和qb节点的电压可具有彼此相反的极性。也就是说，如果q节点的电压电平较高，则qb节点的电压较低。相反，如果q节点的电压电平较低，则qb节点的电压较高。
118.第一输出缓存器1311可响应于q节点的电压和qb节点的电压输出第一栅极信号gate1(或gate5,gate9,gate13)，并且第二输出缓存器1312可响应于q节点的电压和qb节点的电压输出第二栅极信号gate2(或gate6,gate10,gate14)。第三输出缓存器1313可响应于q节点的电压和qb节点的电压输出第三栅极信号gate3(或gate7,gate11,gate15)，第四输出缓存器1314可响应于q节点的电压和qb节点的电压输出第四栅极信号gate4(或gate8,gate12,gate16)。
119.此外，第一输出缓存器1311包括：第一晶体管t1，包括传输第一时钟信号sclk1的第一电极、连接至第一输出端子sout1的第二电极以及传输q节点的电压的栅极；第二晶体管t2，包括连接至第一输出端子sout1的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第一电容器c1，设置在第一晶体管t1的栅极与第一输出端子sout1之间。
120.当第一晶体管t1通过q节点的电压而导通时，其可将第一时钟信号sclk1传输给第一输出端子sout1。在这种情形下，第二晶体管t2可通过qb节点的电压而截止。此外，第一晶体管t1可通过q节点的电压而截止。当第一晶体管t1截止时，第二晶体管t2可通过qb节点的电压而导通。当第二晶体管t2导通时，可将低电压gvss传输给第一输出端子sout1。
121.此外，第二输出缓存器1312包括：第三晶体管t3，包括传输第二时钟信号sclk2的第一电极、连接至第二输出端子sout2的第二电极以及传输q节点的电压的栅极；第四晶体管t4，包括连接至第二输出端子sout2的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第二电容器c2，设置在第三晶体管t3的栅极和第二输出端子sout2之间。
122.当第三晶体管t3通过q节点的电压而导通时，其可将第二时钟信号sclk2传输给第二输出端子sout2。在这种情形下，第四晶体管t4可通过qb节点的电压而截止。此外，第三晶体管t3可通过q节点的电压而截止。当第三晶体管t3截止时，第四晶体管t4可通过qb节点的电压而导通。当第四晶体管t4导通时，可将低电压gvss传输给第二输出端子sout2。
123.此外，第三输出缓存器1313包括：第五晶体管t5，包括传输第三时钟信号sclk3的第一电极、连接至第三输出端子sout3的第二电极以及传输q节点的电压的栅极；第六晶体管t6，包括连接至第三输出端子sout3的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第三电容器c3，设置在第五晶体管t5的栅极和第三输出端子sout3之间。
124.当第五晶体管t5通过q节点的电压而导通时，其可将第三时钟信号sclk3传输给第三输出端子sout3。在这种情形下，第六晶体管t6可通过qb节点的电压而截止。此外，第五晶体管t5可通过节点q的电压而截止。当第五晶体管t5截止时，第六晶体管t6可通过qb节点的电压而导通。当第六晶体管t6导通时，可将低电压gvss传输给第三输出端子sout3。
125.此外，第四输出缓存器1314包括：第七晶体管t7，包括传输第四时钟信号sclk4的第一电极、连接至第四输出端子sout4的第二电极以及传输q节点的电压的栅极；第八晶体管t8，包括连接至第四输出端子sout4的第一电极、传输低电压gvss的第二电极以及传输qb节点的电压的栅极；以及第四电容器c4，设置在第七晶体管t7的栅极和第四输出端子sout4之间。
126.当第七晶体管t7通过q节点的电压而导通时，其可将第四时钟信号sclk4传输给第四输出端子sout4。在这种情形下，第八晶体管t8可通过qb节点的电压而截止。此外，第七晶体管t7可通过q节点的电压而截止。当第七晶体管t7截止时，第八晶体管t8可通过qb节点的电压而导通。当第八晶体管t8导通时，可将低电压gvss传输给第四输出端子sout4。
127.可在第一输出缓存器1311和q节点之间设置第一二极管电路1321、在第二输出缓存器1312和q节点之间设置第二二极管电路1322、在第三输出缓存器1313和q节点之间设置第三二极管电路1323、并在第四输出缓存器1314和q节点之间设置第四二极管电路1324。
128.第四二极管电路1324可设置在q节点和第七晶体管t7的栅极之间。当q节点的电压电平高于第七晶体管t7的栅极的电压电平时，由于第四二极管电路1324，电流从q节点流到第七晶体管t7的栅极，但是当q节点的电压电平低于第七晶体管t7的栅极的电压电平时，由于第四二极管电路1324，电流不会从第七晶体管t7的栅极流到q节点方向。
129.第三二极管电路1323可设置在q节点和第五晶体管t5的栅极之间。当q节点的电压
电平高于第五晶体管t5的栅极的电压电平时，由于第三二极管电路1323，电流从q节点流到第五晶体管t5的栅极，但是当q节点的电压电平低于第五晶体管t5的栅极的电压电平时，由于第三二极管电路1323，电流不会从第五晶体管t5的栅极流到q节点方向。
130.第二二极管电路1322可设置在q节点和第三晶体管t3的栅极之间。当q节点的电压电平高于第三晶体管t3的栅极的电压电平时，由于第二二极管电路1322，电流从q节点流到第三晶体管t3的栅极。但是当q节点的电压电平低于第三晶体管t3的栅极的电压电平时，由于第二二极管电路1322，电流不会从第三晶体管t3的栅极流到q节点方向。
131.第一二极管电路1321可设置在q节点和第一晶体管t1的栅极之间。当q节点的电压电平高于第一晶体管t1的栅极的电压电平时，由于第一二极管电路1321，电流从q节点流到第一晶体管t1的栅极。但是当q节点的电压电平低于第一晶体管t1的栅极的电压电平时，由于第一二极管电路1321，电流不会从第一晶体管t1的栅极流到q节点方向。
132.如上所述，尽管第四二极管电路1324可连接在第四输出缓存器1314和q节点之间，第三二极管电路1323可连接在第三输出缓存器1313和q节点之间，第二二极管电路1322可连接在第二输出缓存器1312和q节点之间，并且第一二极管电路1321可连接在第一输出缓存器1311和q节点之间，但不限于此。例如，可仅在第四输出缓存器1314和q节点之间连接第一二极管电路1321。此外，第一至第四二极管电路1321至1324可包括二极管d1至d4、复位晶体管rt1至rt4、以及图9所示的二极管连接的隔离晶体管和复位晶体管。
133.此外，第一二极管电路1321至第四二极管电路1324的至少之一可包括二极管和复位晶体管，其余二极管电路可包括二极管连接的隔离晶体管和复位晶体管。
134.此外，栅极驱动器电路130可包括进位缓存器1301，用于响应于q节点和qb节点的电压来输出进位信号carry。进位缓存器1301可响应于q节点和qb节点的电压接收进位时钟信号crclk，并且输出进位信号carry。
135.进位缓存器1301可包括第一进位晶体管tc1、第二进位晶体管tc2以及进位电容器c0。第一进位晶体管tc1包括：传输进位时钟信号crclk的第一电极；连接至进位信号输出端子co的第二电极；以及传输q节点的电压的栅极。第二进位晶体管tc2包括：连接至进位信号输出端子co的第一电极；传输低电压gvss的第二电极；以及传输qb节点的电压的栅极。进位电容器c0设置在第一进位晶体管tc1的栅极和进位信号输出端子co之间。
136.当第一进位晶体管tc1通过第一节点q的电压导通时，其可将进位时钟信号crclk传输给进位信号输出端子co。在这种情形下，第二进位晶体管tc2可通过qb节点的电压截止。此外，当第一进位晶体管tc1通过q节点的电压截止时，第二进位晶体管tc2可通过qb节点的电压导通。当第二进位晶体管tc2导通时，低电压gvss可传输给进位信号输出端子co。
137.此外，可在进位晶体管tc1和q节点之间设置进位二极管电路1302。进位二极管电路1302可进一步包括进位二极管d0和进位复位晶体管rt0。
138.上述栅极驱动器电路130可在一个级中输出四个栅极信号。因此，由于包括在栅极驱动器电路130中的级的数量可减少，所以栅极驱动器电路130可实现为具有小尺寸。当栅极驱动器电路130的尺寸减小时，显示面板110的非显示区域110b的面积可减小，因而显示装置100的边框可减小。此外，能够解决栅极信号的下降时间变长的问题，从而不会在高分辨率时出现图像质量的劣化。
139.对于所属领域的普通技术人员将很明显，在不脱离本发明的技术精神或范围的条
件下可在本发明的显示装置中进行各种修改和变型。因此，本发明旨在涵盖落入所述权利要求书及其等效范围内的对本发明的所有修改和变型。