用于减少存储器单元中的读取干扰的电压分布的制作方法

用于减少存储器单元中的读取干扰的电压分布
1.相关申请案
2.本技术案主张2019年10月22日申请且标题为“用于减少存储器单元中的读取干扰的电压分布(voltage profile for reduction of read disturb in memory cells)”的第16/660,590号美国专利申请案的优先权，所述申请案的全部公开以引用的方式并入本文中。
技术领域
3.本文中所公开的至少一些实施例大体上涉及用于将电压施加到存储器单元的电压驱动器且更特定来说但不限于，用以在读取操作期间减少存储器单元中的读取干扰的电压分布。


背景技术：

4.存储器集成电路可具有形成在半导体材料的集成电路裸片上的一或多个存储器单元阵列。存储器单元是可个别地使用或操作以存储数据的最小存储器单位。一般来说，存储器单元可存储一或多个位的数据。
5.已针对存储器集成电路开发不同类型的存储器单元，例如随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)、相变存储器(pcm)、磁随机存取存储器(mram)、或非(nor)快闪存储器、电可擦可编程只读存储器(eeprom)、快闪存储器等。
6.一些集成电路存储器单元是易失性的且需要电力来维持存储在所述单元中的数据。易失性存储器的实例包含动态随机存取存储器(dram)及静态随机存取存储器(sram)。
7.一些集成电路存储器单元是非易失性的且即使在未被供电时仍可保留经存储数据。非易失性存储器的实例包含快闪存储器、只读存储器(rom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)及电可擦除可编程只读存储器(eeprom)存储器等。快闪存储器包含与非(nand)型快闪存储器或或非(nor)型快闪存储器。nand存储器单元基于nand逻辑门；且nor存储器单元基于nor逻辑门。
8.交叉点存储器(例如，3d xpoint存储器)使用非易失性存储器单元阵列。交叉点存储器中的存储器单元是无晶体管的。此类存储器单元中的每一者可具有作为列一起堆叠在集成电路中的相变存储器装置及选择装置。此类列的存储器单元经由在彼此垂直的方向上延伸的导线的两个层连接在集成电路中。两个层中的一者在存储器单元上方；而另一层在存储器元件列下方。因此，可在两个层中的每一者上的一个导线的交叉点处个别地选择每一存储器单元。交叉点存储器装置是快速及非易失性的且可用作用于处理及存储的统一存储器集区。
9.非易失性集成电路存储器单元可经编程以通过在编程/写入操作期间将一个电压或电压模式施加到所述存储器单元来存储数据。编程/写入操作将所述存储器单元设置在对应于所述数据经编程/存储到所述存储器单元中的状态。通过检查所述存储器单元的状
态，可在读取操作中检索存储在所述存储器单元中的数据。读取操作通过施加电压来确定所述存储器单元的状态且确定所述存储器单元是否在对应于预定义状态的电压下变为导通。
10.经施加以读取集成电路中的存储器单元的(若干)电压可干扰集成电路中的存储器单元及/或附近存储器单元的状态。读取干扰效应可致使从附近存储器单元检索数据时出错。
附图说明
11.在附图中以实例而非限制的方式说明实施例，在附图中类似参考指示类似元件。
12.图1展示根据一些实施例的在读取存储器单元时使用泄放电路以改变由电压驱动器驱动的电压分布。
13.图2展示根据一个实施例的由泄放电路调整以减少读取干扰的电压分布。
14.图3展示根据一个实施例的配置有驱动器以实施用于减少读取干扰的电压分布的存储器装置。
15.图4展示根据一个实施例的具有经配置以实施用于减少干扰的电压分布的位线驱动器及字线驱动器的存储器单元。
16.图5展示根据一个实施例的用以将读取电压施加在存储器单元上的方法。
具体实施方式
17.本文中所公开的至少一些实施例提供用以减少非易失性集成电路存储器中的读取干扰的系统、方法及设备。
18.在一些实施方案中，交叉点存储器可使用具有选择装置但不具有相变存储器装置的存储器单元。例如，存储器单元可为具有可变阈值能力的单片合金。此单元的读取/写入操作可基于对所述单元进行阈值化，同时以与对具有作为列堆叠在一起的选择装置及相变存储器装置的存储器单元的读取/写入操作类似的方式抑制处于亚阈值偏压的其它单元。
19.具有选择装置但不具有相变存储器装置的此存储器单元可在交叉点存储器中进行编程以具有阈值电压窗口。可通过将具有相反极性的编程脉冲施加到选择装置来创建阈值电压窗口。例如，可加偏压于选择装置以在选择装置的两侧之间具有正电压差，或在选择装置的相同两侧之间具有负电压差。当正电压差被视为处于正极性时，负电压差被视为处于与正极性相反的负极性。可利用给定/固定极性执行读取。当被编程时，存储器单元具有低阈值(例如，低于已经复位的单元，或已经编程以具有高阈值的单元)，使得在读取操作期间，读取电压可致使经编程单元变为导通，而复位单元保持非导通。
20.在用以确定复位单元(例如，具有高阈值的单元)是否导通的时间段内施加在所述单元上的电压应力可减小复位单元的电压阈值。当在多个读取操作之后充分减小电压阈值时，所述单元可在读取操作期间变为导通，这可导致对所述单元的状态的错误读取。
21.为了减少由电压应力致使的读取干扰，可调整(例如，经由泄放电路)用于读取操作的电压分布以在感测复位单元是否导通期间减小施加在所述单元上的电压，如下文进一步论述。
22.图1展示根据一些实施例的在读取存储器单元(101)时使用泄放电路(105)以改变
由电压驱动器(103)驱动的电压分布。
23.在图1中，电压驱动器(103)经配置以在读取操作期间提高施加在存储器单元(101)上的电压。在施加在存储器单元(101)上的电压高于经编程单元的阈值电压之后，电流传感器(107)经配置以基于流过存储器单元(101)的电流来确定存储器单元(101)是否导通。如果电流传感器(107)检测到对应于经编程单元的电流量，那么确定存储器单元(101)已经编程以具有对应于与由具有高电压阈值的复位单元表示的数据不同的数据的低电压阈值。如果电流传感器(107)未检测到对应于经编程单元的电流量，那么将所述存储器单元确定为对应于由具有高电压阈值表示的预定数据的复位单元(例如，在复位或擦除操作之后尚未编程的单元，或已经编程以具有高电压阈值的单元)。
24.为了减少读取干扰，在其中电流传感器(107)操作以检测存储器单元(101)中是否存在对应于经编程单元的电流量的电流感测时间段期间及/或之后激活泄放电路(105)。泄放电路(105)在电流感测时段期间减小施加在存储器单元(101)上的电压。可限制由泄放电路(105)致使的电压的减小以避免干扰将由电流传感器(107)感测的电流。
25.例如，由电压驱动器(103)施加在存储器单元(101)上的电压的减小可具有图2中所说明的分布。
26.图2展示根据一个实施例的由泄放电路(105)调整以减少读取干扰的电压分布(117)。
27.在读取操作期间，电压驱动器(103)提高施加在存储器单元(101)上的电压(111)。
28.当存储器单元(101)经编程且具有vl(112)的阈值电压时，存储器单元(101)在时间例子tl之后变为导通；由电压驱动器(103)施加的电压经减小以跟随电压曲线(113)；且通过存储器单元(101)的电流跟随瞬态电流曲线(123)到稳定电流曲线(121)。
29.类似地，当存储器单元(101)经编程且具有v2(114)的阈值电压时，存储器单元(101)在时间例子t2之后变为导通；由电压驱动器(103)施加的电压经减小以跟随电压曲线(115)；且通过存储器单元(101)的电流跟随瞬态电流曲线(125)到稳定电流曲线(121)。
30.然而，如果存储器单元(101)已经复位且在被复位之后尚未编程(或已经编程以具有高阈值)，那么存储器单元(101)中不存在电流(121)的电平；且由电压驱动器(103)施加的电压跟随电压曲线(118)继续上升。
31.如果不存在泄放电路(105)，那么电压驱动器(103)可进一步提高施加在已经复位(或经编程以具有高阈值)的存储器单元(101)上的电压(119)。
32.泄放电路(105)经配置以至少在tp与tq之间的时间段期间任选地激活，其中电流传感器(107)经配置以确定存储器单元(101)中是否存在单元电流(121)的电平。一旦在tp激活电流传感器(107)，就在激活泄放电路(105)之前采样及保持通过电流传感器(107)的电流。当激活泄放电路(105)时，由电压驱动器(103)施加的电压(117)从电压(119)减小。电压应力的减小对应于电压曲线(119)与电压曲线(117)之间的阴影区域。电压应力减小依据减小的电压的持续时间及电压减小的量值而变化。因此，泄放电路(105)的操作可通过将电压从分布(119)调整/降低到分布(117)来显着减少对存储器单元(101)(及附近存储器单元)的读取干扰。可经由微代码控制泄放电路(105)的操作的至少一些方面。因此，可选择性地调整泄放电路(105)的使用及/或时序。
33.泄放电路(105)可经由电流镜，或经由电容器及开关电路实施，所述开关电路在被
激活时致使由电压驱动器(103)驱动的电压经由电容器泄漏。可根据对应于电流传感器(107)的操作的激活/取消激活的时序及/或读取操作的时序来控制开关电路的激活及取消激活。例如，当电流传感器(107)不活动时，取消激活(例如，关断)开关电路；且在电流传感器(107)活动以感测流过存储器单元(101)的电流之后，激活(例如，接通)开关电路以减小/降低电压分布(例如，从119到117)。
34.例如，当电流传感器(107)开始确定存储器单元(101)中是否存在电流(121)的电平时，可在时间tp之后的时间tb启动由泄放电路(105)致使的电压泄放。当经编程单元将变为导通且因此具有减小的电压(115)时，时间tp及时间tb可经配置以跟随时间t2。
35.任选地，当电流传感器(107)完成其确定存储器单元(101)中是否存在电流(121)的电平的操作时，由泄放电路(105)致使的电压泄放可在时间tq之后继续。例如，泄放可继续加速将电压减小到对应于读取操作结束的预定电平(129)。
36.一般来说，上文所论述的技术通过在电流感测期间减小(例如，使用泄放电路)电压且在电流感测期间防止电压进一步上升来减少读取干扰。所述技术不仅可用于交叉点存储器中不具有相变存储器装置的存储器单元，而且可用于其它类型的集成电路存储器单元，例如交叉点存储器中具有相变存储器装置的存储器单元、具有晶体管的存储器单元、快闪存储器单元(例如，nand存储器或nor存储器)等。
37.图3展示根据一个实施例的配置有驱动器以实施用于减少读取干扰的电压分布的存储器装置。
38.在图3中，存储器装置包含存储器单元阵列(133)。例如，图1中所说明的存储器单元(101)可用于存储器单元阵列(133)中。
39.图3的存储器装置包含操作位线驱动器(137)及字线驱动器(135)以存取阵列(133)中的个别存储器单元(例如，101)的控制器(131)。
40.位线驱动器(137)及/或字线驱动器(135)可包含具有图1中所说明的泄放电路(105)以在电流传感器(107)的电流感测操作期间减小电压分布的电压驱动器(103)。
41.例如，可经由由一对位线驱动器及字线驱动器驱动的电压存取阵列(133)中的每一存储器单元(例如，101)，如图4中所说明。
42.图4展示根据一个实施例的具有经配置以实施用于减少干扰的电压分布的位线驱动器(147)及字线驱动器(145)的存储器单元(101)。
43.例如，位线驱动器(147)驱动施加到阵列(133)中的存储器单元的行的第一电压；而字线驱动器(145)驱动施加到阵列(133)中的存储器单元的列的第二电压。存储器单元阵列(133)的行及列中的存储器单元(101)经受由位线驱动器(147)驱动的第一电压与由字线驱动器(145)驱动的第二电压之间的电压差。当第一电压高于第二电压时，存储器单元(101)经受一个电压极性(例如，正极性)；而当第一电压低于第二电压时，存储器单元(101)经受相反电压极性(例如，负极性)。
44.位线驱动器(147)及字线驱动器(145)中的至少一者可包含泄放电路(例如，105)以减小电压分布(例如，从119到117)以减少读取干扰。
45.例如，当存储器单元(101)经配置以用正电压极性读取时，位线驱动器(147)可经配置以驱动具有增加的量值的正电压。在感测存储器单元(101)中的电流期间，可激活与位线驱动器(147)的电压驱动器(例如，103)相关联的泄放电路(例如，105)以针对复位存储器
单元(101)将电压从图2中所说明的分布(119)降低到分布(117)。
46.例如，当存储器单元(101)经配置以用负电压极性读取时，字线驱动器(145)可经配置以驱动具有增加的量值的正电压。在感测存储器单元(101)中的电流期间，当存储器单元(101)已经复位但尚未编程以具有减小的阈值电压(或已经编程以具有高阈值电压)时，可激活与字线驱动器(145)的电压驱动器(例如，103)相关联的泄放电路(例如，105)以将电压从图2中所说明的分布(119)降低到分布(117)。
47.任选地，在读取操作期间，位线驱动器(147)及字线驱动器(145)两者可驱动增加的量值的电压。例如，位线驱动器(147)可经配置以驱动具有增加的量值的正电压；而字线驱动器(145)可经配置以驱动具有增加的量值的负电压。由位线驱动器(147)驱动的电压与由字线驱动器(145)驱动的电压之间的差对应于施加在存储器单元(101)上的电压。在感测存储器单元(101)中的电流期间，可激活与字线驱动器(145)及位线驱动器(147)的电压驱动器(例如，103)相关联的泄放电路(例如，105)以减小由字线驱动器(145)及位线驱动器(147)驱动的电压的量值且因此将电压从图2中所说明的分布(119)降低到分布(117)。
48.例如，位线驱动器(137)可用以驱动布置在一个方向上且安置在交叉点存储器的一个层中的平行导线(例如，141)；而字线驱动器(135)可用以驱动布置在另一方向上且安置在交叉点存储器的另一层中的平行导线(例如，143)。连接到位线驱动器(例如，147)的导线(例如，141)及连接到字线驱动器(例如，145)的导线(例如，143)在两个层中沿正交方向延伸。存储器单元阵列(133)经夹置在导线的两个层之间；且阵列(133)中的存储器单元(例如，101)经形成在交叉点存储器的集成电路裸片中的两个导线(例如，141及143)的交叉点处。
49.图5展示根据一个实施例的用以将读取电压施加在存储器单元上的方法。例如，图5的方法可使用具有图1的泄放电路(105)的电压驱动器(103)在图3的存储器装置中针对图2中所说明的电压分布(117)实施。
50.在框161处，将电压驱动器(103)连接到集成电路存储器装置(133)中的存储器单元(101)。
51.例如，集成电路存储器装置(133)可包含含有存储器单元(101)的交叉点存储器。例如，存储器单元(101)可包含选择装置但不包含相变存储器装置；且存储器单元(101)可编程以经由施加具有相反极性的脉冲来存储数据。在用以读取存储器单元的操作期间，电压驱动器(103)根据预定、固定极性来驱动电压。
52.在框163处，电压驱动器(103)在用以读取存储器单元的操作期间驱动存储器单元(101)上的电压。例如，电压根据图2中所说明的分布段(111)到段(118)上升。
53.在框165处，连接到存储器单元(101)的电流传感器(107)确定存储器单元(101)中是否存在至少预定电平的电流(121)。
54.在框167处，连接到电压驱动器(103)的泄放电路(105)至少在其中电流传感器(107)操作以确定存储器单元(101)中是否存在至少预定电平的电流(121)的时间段期间(例如，在图2中的tp与tq之间)激活。
55.例如，泄放电路(105)可包含电流镜、或连接到电容器的开关、或其任何组合。可经由根据电流传感器(107)的操作时序(例如，tp)操作开关来激活泄放电路(105)。
56.例如，可通过在图2中的时间tp激活电流传感器(107)以确定存储器单元(101)中
是否存在至少预定电平的电流(121)之后，在图2中所说明的时间tb闭合开关来激活泄放电路(105)。
57.在激活泄放电路(105)之后，可通过在图2中的时间tq取消激活电流传感器(107)之后及/或在用以读取存储器单元(101)的操作结束时断开开关来取消激活泄放电路(105)。
58.任选地，可在激活电流传感器(107)以确定存储器单元(101)中是否存在至少预定电平的电流(121)之后以预定时间间隔(图2中的tb到tp)激活泄放电路(105)。
59.本公开包含执行上文所描述方法的方法及设备，包含执行这些方法的数据处理系统，及含有当在数据处理系统上实行时致使所述系统执行这些方法的指令的计算机可读媒体。
60.图3的存储器装置可用于数据处理系统中。
61.典型数据处理系统可包含将(若干)微处理器及存储器互连的互连件(例如，总线及系统核心逻辑)。微处理器通常经耦合到高速缓存存储器。
62.互连件将(若干)微处理器及存储器互连在一起且还经由(若干)输入/输出(i/o)控制器将它们互连到(若干)i/o装置。i/o装置可包含显示装置及/或外围装置，例如鼠标、键盘、调制解调器、网络接口、打印机、扫描仪、摄像机及所属领域中已知的其它装置。在一个实施例中，当数据处理系统是服务器系统时，一些i/o装置，例如打印机、扫描仪、鼠标及/或键盘是任选的。
63.互连件可包含通过各种网桥、控制器及/或适配器彼此连接的一或多个总线。在一个实施例中，i/o控制器包含用于控制usb外围装置的usb(通用串行总线)适配器，及/或用于控制ieee-1394外围装置的ieee-1394总线适配器。
64.所述存储器可包含以下一或多者：rom(只读存储器)、易失性ram(随机存取存储器)及非易失性存储器，例如硬盘驱动器、快闪存储器等。
65.易失性ram通常被实施为动态ram(dram)，其需要持续供电以便刷新或维持所述存储器中的数据。非易失性存储器通常是磁性硬盘驱动器、磁性光学驱动器、光学驱动器(例如，dvd ram)或即使在从所述系统移除电力之后仍维持数据的其它类型的存储器系统。非易失性存储器也可为随机存取存储器。
66.非易失性存储器可为直接耦合到数据处理系统中的其余组件的本地装置。也可使用远离所述系统的非易失性存储器，例如通过例如调制解调器或以太网接口的网络接口耦合到数据处理系统的网络存储装置。
67.在本公开中，一些功能及操作被描述为由软件代码执行或致使以简化描述。然而，此类表述也用以指定所述功能因处理器，例如微处理器实行代码/指令而产生。
68.替代地或组合地，如本文所描述的功能及操作可使用具有或不具有软件指令的专用电路系统，例如使用专用集成电路(asic)或现场可编程门阵列(fpga)来实施。实施例可使用不具有软件指令的硬接线电路系统或组合软件指令来实施。因此，所述技术既不限于硬件电路系统及软件的任何特定组合，也不限于由数据处理系统实行的指令的任何特定源。
69.虽然一个实施例可在功能齐全的计算机及计算机系统中实施，但各个实施例能够作为计算产品以多种形式分发，且能够不管用以实际上影响分发的特定类型的机器或计算
机可读媒体而应用。
70.至少一些所公开方面可至少部分地体现在软件中。即，所述技术可响应于其处理器，例如微处理器执行存储器(例如rom、易失性ram、非易失性存储器、高速缓存或远程存储装置)中所含有的指令序列而在计算机系统或其它数据处理系统中实行。
71.经实行以实施所述实施例的例程可被实施为操作系统或被称为“计算机程序”的指令的特定应用程序、组件、程序、对象、模块或序列的部分。计算机程序通常包含在不同时间设置在计算机中的各种存储器及存储装置中，且当由计算机中的一或多个处理器读取及实行时致使计算机执行实行涉及各个方面的元件所必需的操作的一或多个指令。
72.机器可读媒体可用以存储当由数据处理系统实行时致使所述系统执行各种方法的软件及数据。可实行软件及数据可经存储在各种位置中，包含例如rom、易失性ram、非易失性存储器及/或高速缓存。这个软件及/或数据的部分可经存储在这些存储装置中的任一者中。此外，可从集中式服务器或对等网络获得数据及指令。可在不同时间及在不同通信会话中或在相同通信会话中从不同集中式服务器及/或对等网络获得数据及指令的不同部分。可在实行所述应用程序之前完整地获得数据及指令。替代地，可在需要实行时及时动态地获得数据及指令的部分。因此，不要求数据及指令在特定时间例子全部位于机器可读媒体上。
73.计算机可读媒体的实例包含但不限于非暂时性、可记录及不可记录型媒体，例如易失性及非易失性存储器装置、只读存储器(rom)、随机存取存储器(ram)、快闪存储器装置、软盘及其它可换磁盘、磁盘存储媒体、光学存储媒体(例如，光盘只读存储器(cd rom)、数字多功能光盘(dvd)等)等等。计算机可读媒体可存储指令。
74.指令还可经体现在数字及模拟通信链路中以用于电、光学、声学或其它形式的传播信号，例如载波、红外线信号、数字信号等。然而，传播信号，例如载波、红外线信号、数字信号等不是有形机器可读媒体且未经配置以存储指令。
75.一般来说，机器可读媒体包含以机器(例如，计算机、网络装置、个人数字助理、制造工具、具有一组一或多个处理器的任何装置等)可存取的形式提供(即，存储及/或传输)信息的任何机构。
76.在各个实施例中，硬连线电路系统可组合软件指令使用以实施所述技术。因此，所述技术既不限于硬件电路系统及软件的任何特定组合，也不限于由数据处理系统实行的指令的任何特定源。
77.以上描述及附图是说明性的且不应被解释为限制性。描述众多特定细节以提供透彻理解。然而，在某些例子中，未描述众所周知的或常规细节以便避免混淆所述描述。本公开中对一个或一实施例的引用不一定引用相同实施例；且此类引用意味至少一个。
78.在前述说明书中，本公开已参考其特定实例性实施例进行描述。将显而易见的是，可在不背离如所附权利要求书中所阐述的更广泛精神及范围的情况下对本公开进行各种修改。因此，说明书及附图应被视为说明性意义而不是限制性意义。