一种电路结构的制作方法

1.本发明属于集成电路技术领域，尤其涉及一种电路结构。


背景技术：

2.全加器是实现数字运算的基本电路，通过配置可以实现两个二进制数的加法和减法运算，对于减法的运算，只需要通过二进制的补码机制就能实现。对于多位数的加减法运算，只需要将多个一位全加器级联连接，每一级分别配置就能实现多位二进制数的加减法运算。
3.可配置逻辑单元电路是可编程逻辑器件内部的一位加法器，能够实现可编程逻辑器件内的加减法运算，通过配置级联连接的多个可编程逻辑单元电路，就能实现多位数在可编程逻辑器件内的加减法运算，然而，对于不同类的可编程逻辑器件架构，其电路结构也不同，当前，需提供一种可配置的电路结构解决一类可编程逻辑器件内的整数加减法运算问题。


技术实现要素：

4.鉴于上述问题，本发明提供一种电路结构，技术方案如下：
5.本发明提供一种电路结构，包括至少两级可配置逻辑单元电路级联连接，其中，每一级可配置逻辑单元电路包括查找表单元模块和选择器模块；
6.所述查找表模块包括第一查找表单元、第二查找表单元，所述第一查找表单元和第二查找表单元包括第一至第五输入端,所述第一查找表单元和第二查找表单元复用输入至所述第一至第五输入端的输入信号；
7.所述选择器模块包括四个数据选择器，第一数据选择器的第一输入端连接所述第二查找表单元的输出端，所述第一数据选择器的第二输入端连接第六输入端；
8.第二数据选择器的第一输入端连接第七输入端，所述第二数据选择器的第二输入端连接所述第六输入端；
9.第三数据选择器的第一输入端连接所述第一数据选择器的输出端，所述第三数据选择器的第二输入端连接所述第七输入端，所述第三数据选择器的选择端连接所述第一查找表单元的输出端；
10.第四数据选择器的第一输入端连接所述第一查找表单元的输出端，所述第四数据选择器的第二输入端连接所述第二查找表单元的输出端，所述第四数据选择器的选择端连接所述第二数据选择器的输出端。
11.第一方面，所述至少两级可配置逻辑单元电路级联连接中，第一级可配置逻辑单元电路的配置包括：
12.第一查找表单元(a0)和第二查找表单元(b0)的第一输入端输入进位输入信号，第二至第五输入端的任二输入端输入第一输入信号(a0)和第二输入信号(b0)，所述第一查找表单元(a0)的输出端输出值0。
13.进一步地，所述至少两级可配置逻辑单元电路级联连接中，第一级可配置逻辑单元电路的配置还包括：
14.第一数据选择器(c0)的第二输入端和第二数据选择器(d0)的第二输入端连接的第六输入端输入的第六输入信号恒为1；
15.第二数据选择器(d0)的第一输入端和第三数据选择器(e0)的第二输入端连接的第七输入端无输入信号；
16.所述第三数据选择器(e0)输出端输出恒为1；
17.所述第一数据选择器(c0)恒选择其第二输入端输入的第六输入信号1；
18.所述第二数据选择器(d0)恒选择其第二输入端输入的第六输入信号1。
19.进一步地，所述至少两级可配置逻辑单元电路级联连接中，第二级可配置逻辑单元电路的配置包括：
20.第一查找表单元(a1)和第二查找表单元(b1)的第一输入端输入进位输入信号，第二至第五输入端输入所述第一级可配置逻辑单元电路的第一输入信号(a0)和第二输入信号(b0)以及，
21.第二级可配置逻辑单元电路的第一输入信号(a1)和第二输入信号(b1)。
22.进一步地，所述至少两级可配置逻辑单元电路级联连接中，第二级可配置逻辑单元电路的配置还包括：
23.第一数据选择器(c1)的第二输入端和第二数据选择器(d1)的第二输入端连接的第六输入端输入的第六输入信号恒为0；
24.第二数据选择器(d1)的第一输入端和第三数据选择器(e1)的第二输入端连接的第七输入端的第七输入信号为所述第一级可配置逻辑单元电路第三数据选择器(e0)输出端的输出1；
25.所述第一数据选择器(c1)恒选择其第二输入端输入的第六输入信号0；
26.所述第二数据选择器(d1)恒选择其第一输入端输入的第七输入信号1。
27.进一步地，所述至少两个可配置逻辑单元电路级联连接中，第三级以上的可配置逻辑单元电路的配置包括：
28.第一查找表单元(an-1)和第二查找表单元(bn-1)的第二至第五输入端的任二输入端输入第一输入信号(an-1)和第二输入信号(bn-1)。
29.进一步地，所述至少两级可配置逻辑单元电路级联连接中，第三级以上的可配置逻辑单元电路的配置还包括：
30.第一数据选择器(cn-1)的第二输入端和第二数据选择器(dn-1)的第二输入端连接的第六输入端输入的第六输入信号恒为(an-1)；
31.第二数据选择器(dn-1)的第一输入端和第三数据选择器(en-1)的第二输入端连接的第七输入端的第七输入信号为前一级可配置逻辑单元电路第三数据选择器(en-2)输出端的输出。
32.所述第一数据选择器(cn-1)恒选择其第二输入端输入的第六输入信号(an-1)，所述第二数据选择器(dn-1)恒选择其第一输入端输入的第七输入信号。
33.第二方面，所述至少两级可配置逻辑单元电路级联连接中，第一级可配置逻辑单元电路的配置包括：
34.第一数据选择器(c0’)的第二输入端和第二数据选择器(d0’)的第二输入端连接的第六输入端输入的进位输入信号；
35.第二数据选择器(d0’)的第一输入端和第三数据选择器(e0’)的第二输入端连接的第七输入端无输入信号；
36.所述第一数据选择器(c0’)恒选择所述第一数据选择器(c0’)的第二输入端输入的进位输入信号。
37.进一步地，所述至少两级可配置逻辑单元电路级联连接中，第二级以上的可配置逻辑单元电路的配置包括：
38.第一查找表单元(an-1’)和第二查找表单元(bn-1’)的第二至第五输入端的任二输入端输入第一输入信号(an-1’)和第二输入信号(bn-1’)；
39.进一步地，所述至少两级可配置逻辑单元电路级联连接中，第二级以上的可配置逻辑单元电路的配置还包括：
40.第一数据选择器(cn-1’)的第二输入端和第二数据选择器(dn-1’)的第二输入端连接的第六输入端输入的第六输入信号恒为(an-1’)；
41.第二数据选择器(dn-1’)的第一输入端和第三数据选择器(en-1’)的第二输入端连接的第七输入端的第七输入信号为前一级可配置逻辑单元电路第三数据选择器(en-2’)输出端的输出；
42.所述第一数据选择器(cn-1’)恒选择其第二输入端输入的第六输入信号(an-1’)，所述第二数据选择器(dn-1’)恒选择其第一输入端输入的第七输入信号。
43.本发明的有益效果：
44.本技术提供的一种电路结构，通过如上述的技术方案，实现了一类可编程逻辑器件内的整数加法和减法的运算。
附图说明
45.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
46.图1为本技术实施例的每一级可配置逻辑单元电路的结构图；
47.图2为本技术实施例1的电路结构的第一级和第二级可配置逻辑单元电路的结构和配置图；
48.图3为本技术实施例1的电路结构的第三级以上可配置逻辑单元电路的结构和配置图；
49.图4为本技术实施例2的电路结构的第一级可配置逻辑单元电路的结构和配置图；
50.图5为本技术实施例2的电路结构的第二级以上可配置逻辑单元电路的结构和配置图。
具体实施方式
51.下面结合附图对本发明实施例中的技术方案进行清楚完整的描述，
52.本技术实施例1提供一种电路结构，具有n级可配置逻辑单元电路级联连接，其中，该n级可配置逻辑单元电路的每一级电路结构如图1所示，包括第一查找表单元a、第二查找表单元b，第一查找表单元a和第二查找表单元b包括第一至第五输入端i0、i1、i2、i3、i4，第一查找表单元a和第二查找表单元b复用输入至所述第一至第五输入端的输入信号；
53.还包括四个数据选择器，第一数据选择器c的第一输入端c*1连接第二查找表单元的输出端，第一数据选择器c的第二输入端c*2连接第六输入端i5；第二数据选择器d的第一输入端d*1连接第七输入端cin，第二数据选择器d的第二输入端d*2连接第六输入端i5；第三数据选择器e的第一输入端e*1连接第一数据选择器的输出端，第三数据选择器e的第二输入端e*2连接第七输入端cin，第三数据选择器e的选择端e*3连接第一查找表单元a的输出端；第四数据选择器f的第一输入端f*1连接第一查找表单元a的输出端，第四数据选择器f的第二输入端f*2连接第二查找表单元b的输出端，第四数据选择器f的选择端f*3连接第二数据选择器的输出端。
54.具体地，在本技术实施例1提供的电路结构中，第一级可配置逻辑单元电路和第二级可配置逻辑单元电路及其配置如图2所示，其中，第一级可配置逻辑单元电路的第一查找表单元a0和第二查找表单元b0都拥有5个输入端口，且第一查找表单元a0和第二查找表单元b0的输入端口复用输入的输入信号。
55.在如图2所示的第一级可配置逻辑单元电路中：
56.进位输入信号c输入至第一查找表单元a0和第二查找表单元b0的第一输入端口i0；
57.输入数a0、b0至第一查找表单元a0和第二查找表单元b0的第二至第五输入端(i1—i4)的任两个输入端；
58.第一数据选择器c0的第一输入端c01连接第二查找表单元b0的输出端，第一数据选择器c0的第二输入端c02连接第六输入端i5，i5的输入信号值恒是1；
59.第二数据选择器d0的第一输入端d01连接第七输入端cin0，第二数据选择器的第二输入端d02连接第六输入端i5；
60.第一级可配置逻辑单元电路的第一数据选择器c0和第二数据选择器d0永远选择其第二输入端c02和d02的输入信号进行输出，即第一级可配置逻辑单元电路的第一数据选择器和第二数据选择器的第二输入端c02和d02的输入值恒为1，第一级可配置逻辑单元电路的第七输入端cin0无输入信号；
61.第三数据选择器e0的第一输入端e01连接第一数据选择器c0的输出端，第三数据选择器e0的第二输入端e02连接第七输入端cin0，第三数据选择器e0的选择端e03连接第一查找表单元a0的输出端，第一级可配置逻辑单元电路的第一查找表单元a0的输出值是0，第三数据选择器e0的输出端cout0输出值是第二级可配置逻辑单元电路的第七输入信号cin1的输入值；
62.第四数据选择器f0的第一输入端f01连接第一查找表单元a0的输出端，第四数据选择器f0的第二输入端f02连接第二查找表单元的输出端，第四数据选择器f0的选择端f03连接第二数据选择器d0的输出端，在第一级可配置逻辑单元电路，第二查找表单元b0的输出端输出fb0为输入信号a0、b0与进位输入信号c的异或，第四数据选择器f0的输出端输出s0等于第二查找表单元b0的输出端输出fb0；
63.第四数据选择器f0的使能端(选择端f03)连接第二数据选择器d0的输出端，因为第二数据选择器d0恒选择第二输入端d02,所以第四数据选择器f0的使能端(选择端f03)的输入即为第六输入端i5，因为i5为1，所以第四数据选择器选择其第二输入端f02的输入信号fb0,即s0＝fb0＝a0 b0 c。
64.与第一级可配置逻辑单元的查找表模块相同，第二级可配置逻辑单元电路的第一查找表单元a1和第二查找表单元b1也拥有5个输入端口，且第一查找表单元a1和第二查找表单元b1的输入端口复用输入的输入信号。
65.在如图2所示第二级可配置逻辑单元电路中：
66.进位输入信号c输入至第一查找表单元a1和第二查找表单元b1的第一输入端口i0；
67.第一级可配置逻辑单元电路的输入的两个数a0、b0至第一查找表单元a0和第二查找表单元b0的第二至第五输入端(i1—i4)的任两个输入端；输入数a1、b1输入至第一查找表单元a1和第二查找表单元b1剩余的两个输入端；
68.第一数据选择器c1第一输入端c11连接第二查找表单元b1的输出端，第一数据选择器c1的第二输入端c12连接第六输入端i5，i5的值恒为0；
69.第二数据选择器d1的第一输入端d11连接第七输入端cin1，第二数据选择器d1的第二输入端d12连接第六输入端i5；
70.第一数据选择器c1只选择其第二输入端c12的输入信号即第六输入端i5进行输出，第二数据选择器d1只选择其第一输入端d11的输入信号即第二级可配置逻辑单元电路的第七输入端cin1的输入信号进行输出，所述的第七输入端cin1的输入信号即第一级可配置逻辑单元电路的第三数据选择器e0的输出端cout0的输出值，cout0的输出值恒为1。
71.第三数据选择器e1的第一输入端e1连接第一数据选择器c1的输出端，第三数据选择器e1的第二输入端e12连接第七输入端cin1，第三数据选择器e1的选择端e13连接第一查找表单元a1的输出端，第三数据选择器e1的输出端输出的cout1将作为第三级可配置逻辑单元电路的第七输入端cin2的输入信号，同时，从第三级可配置逻辑单元起，第n-1级可配置逻辑单元电路的第三选择器的输出端coutn-2的输出信号将作为第n级可配置逻辑单元电路的第七输入端cinn-1的输入信号，即第n级可配置逻辑单元的进位输入信号；
72.第二级可配置逻辑单元电路的第四数据选择器f1的第一输入端f11连接第一查找表单元a1的输出端，第四数据选择器f1的第二输入端f12连接第二查找表单元b1的输出端，第四数据选择器的选择端f13连接第二数据选择器d1的输出端,在第二级可配置逻辑单元电路，第二查找表单元b0的输出端输出fb1为输入信号a0、b0、a1、b1与进位输入信号c的异或，第四数据选择器f1的输出端输出s1等于第二查找表单元b1的输出端输出fb1。
73.对于第二级可配置逻辑单元电路，第四数据选择器f1的使能端(选择端f13)是第一级可配置逻辑单元电路的第三数据选择器e0的输出端cout0的输出值1，所以s1＝fb1＝a1 b1 a0 b0 c，第二级可配置逻辑单元电路的第三数据选择器e1输出端有cout1＝fa1＝a1b1 (a1 b1)(a0b0 (a0 b0)c)。
74.前两级可配置逻辑单元电路的真值表如下：
75.a0b0cfb0couts0a1b1fa1couts100001000000
01011101110100111101101100101111000111100001011010011111010101011111111111111
76.具体地，在本技术实施例1提供的电路结构中，第三级以上的可配置逻辑单元电路及其配置如图3所示，对于第三级以上的可配置逻辑单元电路，其第一查找表单元an-1和第二查找表单元bn-1中，选择两个输入端分别输入第一输入信号an-1和第二输入信号bn-1；
77.且第一数据选择器cn-1的第二输入端c*2和第二数据选择器dn-1的第二输入端d*2连接的第六输入端i5输入的第六输入信号恒等于第二输入信号an-1；
78.第二数据选择器dn-1的第一输入端d*1和第三数据选择器en-1的第二输入端e*2连接的第七输入端cinn-1的第七输入信号等于前一级可配置逻辑单元电路第三数据选择器en-2输出端coutn-2的输出，而且，第三级以上的可配置逻辑单元电路中，第七输入信号cinn-1即为当前级的进位输入信号。
79.在可配置逻辑单元电路的级数在两级以上时，第一查找表单元an-1的输出端输出为0时，第三数据选择器输出端cout的输出等于当前级可配置逻辑单元电路的第六输入端i5的输入，即对于第二级可配置逻辑单元电路，输出为0，对于第三级以上的可配置逻辑单元电路，输出为an-1；
80.第一查找表单元的输出端输出为1时，第三数据选择器输出端cout的输出等于当前级可配置逻辑单元电路第七输入端cin的输入。
81.第三级以上的可配置逻辑单元电路的真值表如下：
82.abcinfafbcouts00001000101001100100111001100010101011101010110101110111
83.通过本技术实施例1中第一级可配置逻辑单元电路和第二级可配置逻辑单元电路的真值表、第三级以上可配置逻辑单元电路的真值表，可以明确的是，本技术实施例1中的每一级可配置逻辑单元都具备了实现二进制数加减法的功能。
84.在本技术实施例1中，如图2、图3，从第一级可配置逻辑单元电路开始就能够实现2个一位二进制数的加减法，即在n级可配置逻辑单元电路中，本技术实施例1的电路结构经配置后能够实现n个一位二进制数的加减法。
85.本技术实施例2提供一种电路结构，包括n级可配置逻辑单元电路，其中，该n级可
配置逻辑单元电路的每一级电路结构如图1所示，包括第一查找表单元a、第二查找表单元b，第一查找表单元a和第二查找表单元b包括第一至第五输入端i0、i1、i2、i3、i4，第一查找表单元a和第二查找表单元b复用输入至所述第一至第五输入端的输入信号；
86.还包括四个数据选择器，第一数据选择器c的第一输入端c*1连接第二查找表单元的输出端，第一数据选择器c的第二输入端c*2连接第六输入端i5；第二数据选择器d的第一输入端d*1连接第七输入端cin，第二数据选择器d的第二输入端d*2连接第六输入端i5；第三数据选择器e的第一输入端e*1连接第一数据选择器的输出端，第三数据选择器e的第二输入端e*2连接第七输入端cin，第三数据选择器e的选择端e*3连接第一查找表单元a的输出端；第四数据选择器f的第一输入端f*1连接第一查找表单元a的输出端，第四数据选择器f的第二输入端f*2连接第二查找表单元b的输出端，第四数据选择器f的选择端f*3连接第二数据选择器的输出端。
87.具体地，在本技术实施例2提供的电路结构中，第一级可配置逻辑单元电路及其配置如图4所示，其中，第一级可配置逻辑单元电路的第一查找表单元a0’和第二查找表单元b0’拥有5个输入端口，且第一查找表单元a0’和第二查找表单元b0’的输入端口复用输入的输入信号。
88.在本实施例中，如图4所示的第一级可配置逻辑单元电路的配置包括：
89.进位输入信号c输入至与第一数据选择器c0’的第二输入端c0’2和第二数据选择器d0’的第二输入端d0’2连接的第六输入端i5；
90.第二数据选择器d0’的第一输入端d0’1和第三数据选择器e0’的第二输入端e0’2连接的第七输入端cin0’无输入信号；
91.第三数据选择器e0’的输出端cout’输出值为下一级可配置逻辑单元电路的进位输入信号；
92.所述第一数据选择器(c0’)恒选择所述第一数据选择器(c0’)的第二输入端输入的进位输入信号。
93.具体地，在本技术实施例2提供的电路结构中，第二级以上可配置逻辑单元电路及其配置如图5所示，其第一查找表单元an-1’和第二查找表单元bn-1’中，选择两个输入端分别输入第一输入信号an-1’和第二输入信号bn-1’；
94.且第一数据选择器cn-1’的第二输入端c*2’和第二数据选择器dn-1’的第二输入端d*2’连接的第六输入端i5输入的第六输入信号恒等于第二输入信号an-1’；
95.第二数据选择器dn-1’的第一输入端d*1’和第三数据选择器en-1’的第二输入端e*2’连接的第七输入端cinn-1’的第七输入信号等于前一级可配置逻辑单元电路第三数据选择器en-2’输出端coutn-2’的输出，而且，第二级以上的可配置逻辑单元电路中，第七输入信号cinn-1’即为当前级的进位输入信号。
96.在可配置逻辑单元电路的级数在两级以上时，第一查找表单元an-1’的输出端输出为0时，第三数据选择器输出端cout’的输出等于当前级可配置逻辑单元电路的第六输入端i5的输入，即对于第二级可配置逻辑单元电路，输出为0，对于第三级以上的可配置逻辑单元电路，输出为an-1’；
97.第一查找表单元的输出端输出为1时，第三数据选择器输出端cout’的输出等于当前级可配置逻辑单元电路第七输入端cin’的输入。
98.具体地，在本技术实施例2中，对于第二级以上的可配置逻辑单元电路，其真值表如下：
99.abcinfafbcouts00001000101001100100111001100010101011101010110101110111
100.通过此真值表，可以明确的是，本技术实施例2中第二级以上可配置逻辑单元电路具备了实现二进制数加减法的功能。
101.在本技术实施例2中，第一级可配置逻辑单元电路不能实现一位二进制数的加减法，如图4，第一级可配置逻辑单元电路只配置其第七输入端cin0’的进位输入信号c,将该进位输入信号c作为其第三选择器e0’输出端cout0’的输出值，并输出至第二级可配置逻辑单元电路的第七输入端cin1’，因此，实施例2中所述的第一级可配置逻辑单元电路不具备二进制数的加减法的功能，只是为该电路结构的第二级可配置逻辑单元提供进位输入信号，如图5，该电路结构的从第二级可配置逻辑单元开始能够实现2个一位二进制数的加减法，即在n级可配置逻辑单元电路中，本技术实施例2的电路结构经配置后能够实现n-1个一位二进制数的加减法。
102.应当明确的是，在本技术实施例中，该电路结构的数据选择器，在需要恒定选择其一个输入端的输入信号时，会使该数据选择器恒选择需要的输入端的输入信号。
103.应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。