一种用于DC-DC开关电源芯片的高PSRR带隙电压源电路

技术特征：
1.一种用于dc-dc开关电源芯片的高psrr带隙电压源电路，其特征在于，包括：电压预调整器(1)及带隙基准核心电路(2)，其中，所述电压预调整器(1)的信号输出端接所述带隙基准核心电路(2)的信号输入端，所述带隙基准核心电路(2)的信号输出端接所述电压预调整器(1)的信号输入端，所述带隙基准核心电路(2)主要通过npn三极管q8基极-发射极与npn三极管q6基极-发射极的嵌位产生的电流、npn三极管q11构成反偏二极管的反向饱和电流以及npn三极管q6基极-发射极电压v
be6
来产生低温漂系数的带隙基准参考电压，所述电压预调整器(1)主要通过pmos管m9与pmos管m10对所述带隙基准核心电路(2)提供工作电源电压，从而获得高电源抑制比psrr低温漂系数的带隙基准参考电压。2.根据权利要求1所述的一种用于dc-dc开关电源芯片的高psrr带隙电压源电路，其特征在于，所述电压预调整器(1)包括：pmos管ms1、pmos管ms2、pmos管ms3、pmos管m1、pmos管m2、pmos管m3、pmos管m4、nmos管m5、nmos管m6、pmos管m7、pmos管m8、pmos管m9、pmos管m10、pmos管m11、nmos管m12、nmos管m13、nmos管m14、电阻rs1、电阻r1、电阻r2、npn三极管q1以及npn三极管q2，其中pmos管ms2的源极分别与pmos管ms1的源极、pmos管ms3的源极、pmos管m1的源极、pmos管m3的源极、pmos管m7的源极、pmos管m9的源极以及外部输入端input相连，pmos管ms2的栅极分别与pmos管ms2的漏极、电阻rs1的一端、pmos管ms1的漏极以及pmos管ms3的栅极相连，pmos管m1的漏极与pmos管m2的源极相连，pmos管m2的漏极分别与pmos管ms1的栅极、pmos管m1的栅极、pmos管m3的栅极、pmos管m7的栅极、pmos管m9的栅极以及电阻r1的一端相连，电阻r1的另一端分别与pmos管m2的栅极、pmos管m4的栅极、pmos管m8的栅极、pmos管m10的栅极以及nmos管m5的漏极相连，nmos管m5的源极与npn三极管q1的集电极相连，npn三极管q1的发射极与电阻r2的一端相连，电阻r2的另一端分别与电阻rs1的另一端、npn三极管q2的发射极、nmos管m13的源极、nmos管m12的源极、nmos管m14的源极以及外部地gnd相连，pmos管m3的漏极与pmos管m4的源极相连，pmos管m4的漏极分别与pmos管ms3的漏极、nmos管m5的栅极、nmos管m6的栅极以及nmos管m6的漏极相连，nmos管m5的源极分别与npn三极管q1的基极、npn三极管q2的基极以及npn三极管q2的集电极相连，pmos管m7的漏极与pmos管m8的源极相连，pmos管m8的漏极分别与nmos管m13的漏极、nmos管m13的栅极以及nmos管m14的栅极相连，pmos管m9的漏极与pmos管m10的源极相连，pmos管m10的漏极分别与pmos管m25的源极、pmos管m24的源极、pmos管m21的源极、pmos管m20的源极、pmos管m18的源极、pmos管m16的源极、nmos管m15的漏极、电阻r3的一端、nmos管m12的漏极以及pmos管m11的源极相连，pmos管m11的漏极分别与nmos管m12的栅极以及nmos管m14的漏极相连。3.根据权利要求2所述的一种用于dc-dc开关电源芯片的高psrr带隙电压源电路，其特征在于，所述电压预调整器(1)中，pmos管m1、pmos管m2、pmos管m3、pmos管m4、nmos管m5、nmos管m6、npn三极管q1、npn三极管q2、电阻r1及电阻r2构成所述电压预调整器(1)的偏置电路，pmos管ms1、pmos管ms2、pmos管ms3及电阻rs1构成偏置电路的启动电路，pmos管m9和pmos管m10构成共源共栅电流源并为所述带隙基准核心电路(2)提供工作电源电压v
reg
，即pmos管m10的漏极输出电压v
reg
为所述带隙基准核心电路(2)提供工作电源电压，因而当电路输入端input具有波动电压v
in
时，所述带隙基准核心电路2的工作电源电压v
reg
的波动电压v
reg
小于电路输入端input的波动电压v
in
，进而抑制电路输入端input的波动电压v
in
对电路输出端vref的输出电压v
ref
的影响。4.根据权利要求2或3所述的一种用于dc-dc开关电源芯片的高psrr带隙电压源电路，
其特征在于，所述电压预调整器(1)中，pmos管m11、nmos管m12、nmos管m14与所述带隙基准核心电路(2)构成负反馈环路，因而当所述带隙基准核心电路(2)的工作电源电压v
reg
有一正波动电压，该正波动电压通过pmos管m16、pmos管m17支路使得pmos管m11的栅极有一正波动电压且小于工作电源电压v
reg
的正波动电压，使得nmos管m12的栅极电压增加，进而抑制所述带隙基准核心电路(2)的工作电源电压v
reg
增加，从而获得用于dc-dc开关电源芯片的高psrr低温漂的带隙基准参考电压。5.根据权利要求1所述的一种用于dc-dc开关电源芯片的高psrr带隙电压源电路，其特征在于，所述带隙基准核心电路(2)包括：电阻r3、电阻r4、电阻r5、电阻r6、电阻r7、电阻r8、电阻r9、电阻r10、npn三极管q3、npn三极管q4、npn三极管q5、npn三极管q6、npn三极管q7、npn三极管q8、npn三极管q9、npn三极管q10、npn三极管q11、nmos管m15、pmos管m16、pmos管m17、pmos管m18、pmos管m19、pmos管m20、pmos管m21、nmos管m22、nmos管m23、pmos管m24、pmos管m25、pmos管m26以及pmos管m27，其中电阻r3的另一端分别与npn三极管q3的集电极、npn三极管q3的基极、npn三极管q4的集电极以及npn三极管q4的基极相连，npn三极管q3的发射极分别与npn三极管q5的集电极以及npn三极管q5的基极相连，nmos管m15的源极分别与npn三极管q4的发射极、电阻r4的一端以及输出端vref相连，电阻r4的另一端分别与电阻r5的一端、电阻r6的一端、npn三极管q9的基极、npn三极管q10的基极以及pmos管m27的漏极相连，电阻r5的另一端分别与电阻r7的一端以及npn三极管q6的基极相连，电阻r7的另一端分别与npn三极管q7的基极以及npn三极管q6的集电极相连，电阻r6的另一端分别与电容c1的一端、npn三极管q8的基极以及npn三极管q7的集电极相连，npn三极管q7的发射极与电阻r8的一端相连，pmos管m16的漏极与pmos管m17的源极相连，pmos管m17的漏极分别与pmos管m11的栅极、nmos管m15的栅极、电容c1的另一端以及npn三极管q9的集电极相连，npn三极管q9的发射极与电阻r9的一端相连，电阻r9的另一端与npn三极管q8的集电极相连，pmos管m18的漏极与pmos管m19的源极相连，pmos管m19的漏极分别pmos管m16的栅极、pmos管m18的栅极、pmos管m21的栅极以及npn三极管q10的集电极相连，npn三极管q10的发射极与电阻r10的一端相连，电阻r10的另一端分别与npn三极管q5的发射极、npn三极管q6的发射极、电阻r8的另一端、npn三极管q8的发射极、nmos管m22的源极、nmos管m23的源极、npn三极管q11的基极、npn三极管q11的发射极以及外部地gnd相连，pmos管m20的栅极分别与pmos管m17的栅极、pmos管m19的栅极、pmos管m20的漏极以及nmos管m22的漏极相连，pmos管m21的漏极分别与nmos管m22的栅极、nmos管m23的栅极以及nmos管m23的漏极相连，pmos管m24的栅极分别与pmos管m24的漏极、pmos管m26的源极以及pmos管m25的栅极相连，pmos管m26的栅极分别与pmos管m27的栅极、pmos管m26的漏极以及npn三极管q11的集电极相连，pmos管m25的漏极与pmos管m27的源极相连。6.根据权利要求5所述的一种用于dc-dc开关电源芯片的高psrr带隙电压源电路，其特征在于，所述带隙基准核心电路(2)中，npn三极管q8、npn三极管q9、电阻r9以及nmos管m15构成负反馈使得带隙基准电路稳定，电阻r5与电阻r6完全相同，npn三极管q8与npn三极管q6完全相同且具有相同的基极-发射极电压，电阻r5与电阻r6上具有相同的电压降，npn三极管q7的发射极面积是npn三极管q6的β倍，电阻r7与电阻r8完全相同，则流过电阻r4的电流i
r4
有其中v
t
为与温度成正比的热电压，r7为电阻r7的阻值；npn三极管q11
的基极与发射极短接使得npn三极管q11构成一个反偏二极管，pmos管m24的沟道宽长比是pmos管m25的n倍，pmos管m26的沟道宽长比是pmos管m27的n倍，则流过pmos管m26的沟道电流i
26
为其中b是一个比例系数，m为约等于-3/2的常数，e
g
为硅的带隙能量。7.根据权利要求5或6所述的一种用于dc-dc开关电源芯片的高psrr带隙电压源电路，其特征在于，所述带隙基准核心电路(2)中，pmos管m26的沟道电流i
26
以及流过电阻r4的电流i
r4
在电路输出端vref产生的电压v
ref
为其中v
g0
为温度0k处硅的带隙电压，k为波尔兹曼常数，q为电子电荷量，β为npn三极管q7的发射极面积与npn三极管q6的发射极面积之比，r7为电阻r7的阻值，r4为电阻r4的阻值，r5为电阻r5的阻值，v
be6
(t
r
)为参考温度t
r
处硅的带隙电压，t为绝对温度，n为pmos管m26沟道宽长比与pmos管m27沟道宽长比的比值，b是一个比例系数，m为约等于-3/2的常数，e
g
为硅的带隙能量，v
t
为与温度成正比的热电压，η是与工艺有关但与温度无关的常数，通过优化电路相应参数可使得优化参数n以及电阻r5的阻值可使得因子补偿因子的温度非线性，进而获得低温漂的带隙基准电压。

技术总结
本发明请求保护一种用于DC-DC开关电源芯片的高PSRR带隙电压源电路，包括电压预调整器及带隙基准核心电路(2)。本发明采用三极管Q8、三极管Q9、电阻R9及NMOS管M15构成负反馈环路使带隙基准核心电路稳定，采用三极管基极-发射极嵌位技术产生正温度系数电压并与三极管基极-发射极电压实现带隙基准电压，采用二极管反偏饱和电流的温度非线性对带隙基准电压进行温度补偿来实现低温漂带隙基准电压；采用电压预调整器为带隙基准核心电路提供工作电源电压、电压预调整器与带隙基准核心电路构成负反馈环路等技术来提高电路的电源抑制比PSRR，从而获得用于DC-DC开关电源芯片的高PSRR低温漂的带隙基准参考电压。PSRR低温漂的带隙基准参考电压。PSRR低温漂的带隙基准参考电压。


技术研发人员：周前能 杜永彪 李红娟
受保护的技术使用者：重庆邮电大学
技术研发日：2022.02.21
技术公布日：2022/5/17