一种电路仿真方法及装置与流程

1.本技术涉及集成电路领域，特别是涉及一种电路仿真方法及装置。


背景技术：

2.随着集成电路设计的复杂化发展，导致很多集成电路设计都不仅仅局限于单纯的数字电路设计或者模拟电路设计，而是趋向于数字电路和模拟电路的混合设计，而集成电路仿真验证方式是由集成电路设计主导的，数模电路混合设计的发展趋势就带动了数模混合电路仿真验证的不断发展。
3.目前，对于数模混合电路的仿真，需要利用针对模拟电路设计的仿真电子设计自动化(electronic design automation，eda)工具，该仿真eda工具可以直接调用模拟电路的数据，而针对数字电路部分则需要仿真工作人员在仿真eda工具中创建对应的库和数字电路单元，并编辑rtl的形式来进行数字电路单元的集成和调用。
4.在电路设计验证过程中，随着仿真验证的进行，电路的更新和修改是不可避免的，如果只是单纯的模拟电路的仿真，电路内部在后期的修改可以通过仿真系统自动调用新的模拟电路的数据来实现更新，因此不影响仿真系统中模拟电路的数据的准确性和实时性。
5.然而，对于数模混合电路仿真系统，当数字电路设计工程师对本地的数字电路rtl进行改动之后，要想将该改动同步到当前的仿真系统，需要仿真工作人员在仿真eda工具中创建对应的库和数字电路单元的页面，对之前创建的数字电路单元进行同步改动，操作过程复杂低效，且容易出错。


技术实现要素：

6.为解决上述技术问题，本技术实施例提供一种电路仿真方法及装置，实现数字电路单元更新的效率及准确性，提高开发进度。
7.本技术实施例提供了一种电路仿真方法，包括：
8.在利用仿真eda工具对第一待测电路进行仿真操作后，获取第一仿真配置脚本；所述第一待测电路包括第一数字电路和第一模拟电路；所述第一仿真配置脚本包括所述仿真操作的第一配置信息，所述第一配置信息包括所述第一数字电路的verilog网表的存储位置，所述第一数字电路的verilog网表由所述仿真操作生成；
9.在所述第一数字电路优化为第二数字电路后，得到包括所述第二数字电路和所述第一模拟电路的第二待测电路，获取第二仿真配置脚本；所述第二仿真配置脚本通过对所述第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，所述第一配置信息中所述第一数字电路的verilog网表的存储位置更新为所述第二数字电路的verilog代码文件的存储位置得到所述第二配置信息；
10.运行所述第二仿真配置脚本，以利用所述第二配置信息调用所述仿真eda工具对所述第二待测电路进行仿真操作。
11.可选的，所述第一配置信息和所述第二配置信息还包括所述第一模拟电路的网表
的存储位置。
12.可选的，所述方法还包括：
13.在所述第一模拟电路优化为第二模拟电路后，得到包括所述第二模拟电路和所述第二数字电路的第三待测电路，在所述第一模拟电路的存储位置将所述第一模拟电路的网表替换为所述第二模拟电路的网表；获取第三仿真配置脚本，所述第三配置脚本通过对第二仿真配置脚本进行更新得到，其中所述第三仿真配置脚本包括第三配置信息，将所述第二配置信息中的第一模拟电路的网表的存储位置替换为所述第二模拟电路的网表的存储位置得到所述第三配置信息；
14.运行所述第三仿真配置脚本，以利用所述第三配置信息调用所述仿真eda工具对所述第三待测电路进行仿真操作。
15.可选的，所述第一配置信息还包括仿真系统顶层网表的存储位置、所述第一数字电路的外包测试项层verilog代码的存储位置和激励电路的网表的存储位置，所述激励电路用于提供激励信号。
16.可选的，所述第一仿真配置脚本还包括用于对第三模拟电路进行仿真操作的模拟配置信息。
17.本技术实施例提供了一种电路仿真装置，包括：
18.第一脚本获取单元，用于在利用仿真eda工具对第一待测电路进行仿真操作后，获取第一仿真配置脚本；所述第一待测电路包括第一数字电路和第一模拟电路；所述第一仿真配置脚本包括所述仿真操作的第一配置信息，所述第一配置信息包括所述第一数字电路的verilog网表的存储位置，所述第一数字电路的verilog网表由所述仿真操作生成；
19.第二脚本获取单元，用于在所述第一数字电路优化为第二数字电路后，得到包括所述第二数字电路和所述第一模拟电路的第二待测电路，获取第二仿真配置脚本；所述第二仿真配置脚本通过对所述第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，所述第一配置信息中所述第一数字电路的verilog网表的存储位置更新为所述第二数字电路的verilog代码文件的存储位置得到所述第二配置信息；
20.脚本运行单元，用于运行所述第二仿真配置脚本，以利用所述第二配置信息调用所述仿真eda工具对所述第二待测电路进行仿真操作。
21.可选的，所述第一配置信息和所述第二配置信息还包括所述第一模拟电路的网表的存储位置。
22.可选的，所述装置还包括：
23.第三脚本获取单元，用于在所述第一模拟电路优化为第二模拟电路后，得到包括所述第二模拟电路和所述第二数字电路的第三待测电路，在所述第一模拟电路的存储位置将所述第一模拟电路的网表替换为所述第二模拟电路的网表；获取第三仿真配置脚本，所述第三配置脚本通过对第二仿真配置脚本进行更新得到，其中所述第三仿真配置脚本包括第三配置信息，将所述第二配置信息中的第一模拟电路的网表的存储位置替换为所述第二模拟电路的网表的存储位置得到所述第三配置信息；
24.所述脚本运行单元还用于：运行所述第三仿真配置脚本，以利用所述第三配置信息调用所述仿真eda工具对所述第三待测电路进行仿真操作。
25.可选的，所述第一配置信息还包括仿真系统顶层网表的存储位置、所述第一数字
电路的外包测试项层verilog代码的存储位置和激励电路的网表的存储位置，所述激励电路用于提供激励信号。
26.可选的，所述第一仿真配置脚本还包括用于对第三模拟电路进行仿真操作的模拟配置信息。
27.本技术实施例提供了一种电路仿真方法及装置，利用仿真eda工具对第一待测电路进行仿真操作，第一待测电路包括第一数字电路和第一模拟电路，仿真操作生成第一数字电路的verilog网表，在对第一待测电路进行一次仿真操作后，可以获取第一仿真配置脚本，第一仿真配置脚本包括该仿真操作的第一配置信息，第一配置信息包括第一数字电路的verilog网表的存储位置，在第一数字电路优化为第二数字电路后，得到包括第二数字电路和第一模拟电路的第二待测电路，获取第二仿真配置脚本，第二仿真配置脚本通过对第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，第一配置信息中第一数字电路的verilog网表的存储位置更新为第二数字电路的verilog代码文件的存储位置得到第二配置信息，之后可以运行第二仿真配置脚本，以利用第二配置信息调用仿真eda工具对第二待测电路进行仿真操作，这样通过配置信息的脚本化来进行数字电路相关文件的存储位置的替换，调用的仿真eda工具可以基于第二仿真配置脚本中的第二数字电路的verilog代码文件的存储位置获取到第二数字电路的verilog代码文件并进行仿真操作，无需仿真工作人员根据第二数字电路的verilog代码文件重新添加数字电路单元从而录入第二数字电路的信息，避免仿真工作人员人为改动电路可能导致的电路改动错误，减少该类错误导致的查错时间，实现数字电路单元更新的效率及准确性，提高开发进度。此外，固定化脚本模板增强了不同项目的可移植性，节省了仿真工具图形化界面启动调试的时间，有助于降低数模混合电路系统仿真难度，一定程度上可以缩短数模混合电路设计的开发周期。
附图说明
28.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
29.图1为本技术实施例提供的一种电路仿真方法的流程图；
30.图2为本技术实施例提供的一种仿真环境结构示意图；
31.图3为本技术实施例提供的一种电路仿真装置的结构框图。
具体实施方式
32.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
33.目前，对于数模混合电路的仿真，需要利用针对模拟电路设计的仿真eda工具，该仿真eda工具可以直接调用模拟电路的数据，而针对数字电路部分则需要仿真工作人员在仿真eda工具中创建对应的库和数字电路单元，并编辑rtl的形式来进行数字电路单元的集
成和调用。
34.在电路设计验证过程中，随着仿真验证的进行，电路的更新和修改是不可避免的，如果只是单纯的模拟电路的仿真，电路内部在后期的修改可以通过仿真系统自动调用新的模拟电路的数据来实现更新，因此不影响仿真系统中模拟电路的数据的准确性和实时性。
35.然而，对于数模混合电路仿真系统，当数字电路设计工程师对本地的数字电路rtl进行改动之后，要想将该改动同步到当前的仿真系统，需要仿真工作人员在仿真eda工具中创建对应的库和数字电路单元的页面，对之前创建的数字电路单元进行同步改动，每次更新需要打开仿真eda软件的用户界面模式，手段单一且操作过程复杂低效。此外，由于仿真系统中的数字电路单元是仿真工作人员根据实际设计工程师的改动而更新的，因此产生错误的概率较高，容易出现仿真系统中数字电路单元和实际设计工程师所设计的数字电路单元不匹配的情况，这样会增加后期仿真验证过程中查错的难度，在一定程度上影响整个开发的进度。
36.基于以上技术问题，本技术实施例提供了一种电路仿真方法及装置，利用仿真eda工具对第一待测电路进行仿真操作，第一待测电路包括第一数字电路和第一模拟电路，仿真操作生成第一数字电路的verilog网表，在对第一待测电路进行一次仿真操作后，可以获取第一仿真配置脚本，第一仿真配置脚本包括该仿真操作的第一配置信息，第一配置信息包括第一数字电路的verilog网表的存储位置，在第一数字电路优化为第二数字电路后，得到包括第二数字电路和第一模拟电路的第二待测电路，获取第二仿真配置脚本，第二仿真配置脚本通过对第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，第一配置信息中第一数字电路的verilog网表的存储位置更新为第二数字电路的verilog代码文件的存储位置得到第二配置信息，之后可以运行第二仿真配置脚本，以利用第二配置信息调用仿真eda工具对第二待测电路进行仿真操作，这样通过配置信息的脚本化来进行数字电路相关文件的存储位置的替换，调用的仿真eda工具可以基于第二仿真配置脚本中的第二数字电路的verilog代码文件的存储位置获取到第二数字电路的verilog代码文件并进行仿真操作，无需仿真工作人员根据第二数字电路的verilog代码文件重新添加数字电路单元从而录入第二数字电路的信息，避免仿真工作人员人为改动电路可能导致的电路改动错误，减少该类错误导致的查错时间，实现数字电路单元更新的效率及准确性，提高开发进度。此外，固定化脚本模板增强了不同项目的可移植性，节省了仿真工具图形化界面启动调试的时间，有助于降低数模混合电路系统仿真难度，一定程度上可以缩短数模混合电路设计的开发周期。
37.下面结合附图，通过实施例来详细说明本技术实施例中电路仿真方法及装置的具体实现方式。
38.参考图1所示，为本技术实施例提供的一种电路仿真方法的流程图，该方法可以包括以下步骤：
39.s101，在利用仿真eda工具对第一待测电路进行仿真操作后，获取第一仿真配置脚本。
40.本技术实施例中，第一待测电路可以包括第一数字电路和第一模拟电路，第一待测电路可以为完成设计的初始电路，也可以是经过优化的电路。本技术实施例中，可以利用仿真eda工具对第一待测电路进行仿真操作，这样可以获取到第一待测电路的性能参数，而
后根据第一待测电路的性能参数对第一待测电路进行优化，例如对第一待测电路中的第一数字电路进行优化，或者对第一待测电路中的第一模拟电路进行优化。
41.其中，在利用仿真eda工具对第一待测电路进行仿真操作之前，可以进行仿真系统的搭建。
42.具体的，在利用仿真eda工具对第一待测电路进行仿真操作之前，可以将第一待测电路的信息导入仿真eda工具中，即可以分别将第一数字电路的信息和第一模拟电路的信息导入仿真eda工具中。其中，第一模拟电路的信息可以由仿真eda工具自动读取而获得，第一数字电路的信息需要仿真工作人员在仿真eda工具中创建对应的库和数字电路单元，并编辑rtl的形式来进行数字电路单元的集成和调用。
43.具体的，在利用仿真eda工具对第一待测电路进行仿真操作之前，还可以设置仿真操作的配置信息，这样仿真eda工具可以根据配置信息对第一待测电路进行仿真操作。配置信息例如可以为仿真需要的模型文件、仿真流程中使用的脚本、仿真运行位置以及仿真结果产生位置、仿真中使用的第一数字电路的信息和第一模拟电路的信息、用户自定义配置文件等文件的存储位置，这样仿真eda工具可以根据这些配置信息调用需要的文件来对第一待测电路进行仿真操作。
44.参考图2所示，为本技术实施例提供的一种仿真环境结构示意图，仿真环境结构中包括数据库(database)，数据库中包括模型(models)文件夹、脚本(script)文件夹、仿真(simulation)文件夹、电路信息(src)文件夹和自定义(user_define)文件夹等，其中模型文件夹用于存放所有仿真需要的模型文件，脚本文件夹用于存放所有仿真流程中使用的脚本，仿真文件夹为仿真运行位置及仿真结果产生位置，电路信息文件夹用于存放仿真中使用到的第一数字电路的信息和第一模拟电路的信息，自定义文件夹中存放仿真流程中需要用户自行定义的配置文件。其中，第一数字电路的信息包括第一数字电路的rtl代码文件或rtl网表，第一模拟电路的信息包括第一模拟电路的rtl代码文件或rtl网表。
45.具体的，在利用仿真eda工具对第一待测电路进行仿真操作之前，还可以设置激励电路的信息，激励电路用于提供激励信号，在利用仿真eda工具对第一待测电路进行仿真操作时，激励电路用于为第一待测电路提供激励信号，对第一待测电路的仿真操作即为仿真第一待测电路在激励信号的作用下产生的响应信号，通过对响应信号的分析可以得到对第一待测电路的仿真操作结果，第一待测电路的仿真操作结果体现第一待测电路的性能参数。
46.在仿真eda工具对第一待测电路进行仿真操作后，仿真eda工具可以自动生成仿真数据，仿真数据包括仿真系统顶层网表、第一数字电路的外包测试顶层verilog代码、第一数字电路的verilog网表、模拟电路的网表和激励电路的网表等文件。
47.在利用仿真eda工具对第一待测电路进行仿真操作后，可以获取第一仿真配置脚本，第一仿真配置脚本可以包括仿真操作的第一配置信息，仿真操作的第一配置信息包括仿真操作的各个配置信息，也可以仅包括部分配置信息。本技术实施例中，第一配置信息可以包括仿真数据的存储位置，例如第一配置信息包括第一数字电路的verilog网表的存储位置，第一数字电路的verilog网表由所述仿真操作生成。也就是说，在利用仿真eda工具对第一待测电路进行仿真操作后，可以根据仿真操作的配置信息形成第一仿真配置脚本，第一仿真配置脚本包括仿真操作的配置信息，这样运行第一仿真配置脚本可以根据第一配置
信息进行对第一待测电路的仿真操作。
48.在本技术实施例中，第一配置信息还可以包括其他仿真数据的存储位置，例如还可以包括第一模拟电路的网表的存储位置，在一些实施例中，第一配置信息还可以包括仿真系统顶层网表的存储位置、所述第一数字电路的外包测试项层verilog代码的存储位置和激励电路的网表的存储位置等，所述激励电路用于提供激励信号。
49.本技术实施例中，第一仿真配置脚本可以为工作人员根据仿真eda工具对第一待测电路进行仿真操作的配置信息生成。第一配置信息和对第一待测电路进行仿真操作时的仿真选项配置保持一致。第一仿真配置脚本可以存放在仿真文件夹中。
50.s102，在第一数字电路优化为第二数字电路后，得到包括第二数字电路和第一模拟电路的第二待测电路，获取第二仿真配置脚本。
51.本技术实施例中，可以将第一数字电路优化为第二数字电路，即原来包括第一数字电路和第一模拟电路的第一待测电路，被优化为包括第二数字电路和第一模拟电路的第二待测电路，由于第一数字电路经过了更新，因此现有技术中，需要仿真工作人员在仿真eda工具中创建对应的库和数字电路单元的页面，对之前创建的数字电路单元进行同步改动，每次更新需要打开仿真eda软件的用户界面模式，且出现错误的概率较高。
52.本技术实施例中，可以在第一数字电路优化为第二数字电路后，获取第二仿真配置脚本，第二仿真配置脚本通过对第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，第一配置信息中第一数字电路的verilog网表的存储位置更新为第二数字电路的verilog代码文件的存储位置得到第二配置信息。也就是说，在对第一待测电路进行仿真操作后，生成第一仿真配置脚本，在对第一待测电路优化得到第二待测电路后，可以对第一仿真配置脚本进行更新得到第二仿真配置脚本，通过配置文件的脚本化，在数字电路发生改变后，第一仿真配置脚本中的第一数字电路的verilog网表的存储位置对应着第一待测电路中的第一数字电路，而第二仿真配置脚本中的第二数字电路的verilog代码文件的存储位置对应着第二待测电路中的第二数字电路，通过将脚本中的数字电路的相关文件的存储位置的改变，即可实现仿真操作的配置信息的更新，简化了操作。
53.s103，运行第二仿真配置脚本，以利用第二配置信息调用仿真eda工具对第二待测电路进行仿真操作。
54.本技术实施例中，第二仿真配置脚本中包括第二数字电路的verilog代码文件的存储位置，因此运行第二仿真配置脚本，可以利用第二配置信息调用仿真eda工具对第二待测电路进行仿真操作，具体的，仿真eda工具会根据第二配置信息中的第二数字电路的verilog代码文件的存储位置获取到第二数字电路的verilog代码文件，使用文件替换的方式实现了数字电路的快速替换，从而获取到第二数字电路的信息，无需驱动仿真eda工具的图形化界面，也无需人工在仿真eda工具中创建对应的库和数字电路单元的页面，对之前创建的数字电路单元进行同步改动，简化了操作。此外，verilog代码文件是实际设计工程师生成的文件，直接调用而无需改动减少了出错的可能。
55.本技术实施例中，还可以对模拟电路进行优化，由于模拟电路的信息可以由仿真eda工具自动读取而获得，因此可以在模拟电路的存储位置处将旧的模拟电路的网表替换为新的模拟电路的网表，并将脚本中的就的模拟电路的网表的存储位置替换为新的模拟电路的网表的存储位置即可。
56.具体的，在第一模拟电路优化为第二模拟电路后，可以得到包括第二模拟电路和第二数字电路的第三待测电路，在第一模拟电路的存储位置将第一模拟电路的网表替换为第二模拟电路的网表，并获取第三仿真配置脚本，第三仿真配置脚本通过对第二仿真配置脚本进行更新得到，其中第三仿真配置脚本包括第三配置信息，将第二配置信息中的第一模拟电路的网表的存储位置替换为第二模拟电路的网表的存储位置得到第三配置信息。之后可以运行第三仿真配置脚本，以利用第三配置信息调用仿真eda工具对第三待测电路进行仿真操作。
57.具体的，在第一模拟电路优化为第二模拟电路后，可以得到包括第二模拟电路和第一数字电路的第四待测电路，在第一模拟电路的存储位置将第一模拟电路的网表替换为第二模拟电路的网表，并获取第四仿真配置脚本，第四仿真配置脚本通过对第一仿真配置脚本进行更新得到，其中第四仿真配置脚本包括第四配置信息，将第一配置信息中的第一模拟电路的网表的存储位置替换为第二模拟电路的网表的存储位置得到第四配置信息。之后可以运行第四仿真配置脚本，以利用第四配置信息调用仿真eda工具对第四待测电路进行仿真操作。
58.本技术实施例中，第一仿真配置脚本还包括用于对第三模拟电路进行仿真操作的模拟配置信息，这样在待仿真的电路包括数字电路和模拟电路时，利用第一仿真配置脚本中的第一配置信息对待仿真的电路进行仿真操作，而在待仿真的电路仅包括模拟电路时，可以利用第一仿真配置脚本中的模拟配置信息对待仿真的电路进行仿真操作。第二仿真配置脚本、第三仿真配置脚本等同理。
59.因此，运行第一仿真配置脚本可以先判断当前仿真是数模混合电路还是模拟电路，如果是数模混合电路仿真，则将利用第一配置信息进行仿真操作，如果是模拟仿真，则利用模拟配置信息进行仿真操作。根据第一仿真配置脚本对仿真选项的设置，第一仿真配置脚本可以自动产生仿真eda工具可以实现别的命令行选项集，选项集中包含了第一仿真配置脚本中设置的第一配置信息或模拟配置信息，这样根据第一仿真配置脚本产生的选项集启动仿真工具的仿真命令以调用仿真eda工具进行待仿真的电路的仿真操作。第二仿真配置脚本、第三仿真配置脚本等同理。
60.本技术实施例提供了一种电路仿真方法，利用仿真eda工具对第一待测电路进行仿真操作，第一待测电路包括第一数字电路和第一模拟电路，仿真操作生成第一数字电路的verilog网表，在对第一待测电路进行一次仿真操作后，可以获取第一仿真配置脚本，第一仿真配置脚本包括该仿真操作的第一配置信息，第一配置信息包括第一数字电路的verilog网表的存储位置，在第一数字电路优化为第二数字电路后，得到包括第二数字电路和第一模拟电路的第二待测电路，获取第二仿真配置脚本，第二仿真配置脚本通过对第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，第一配置信息中第一数字电路的verilog网表的存储位置更新为第二数字电路的verilog代码文件的存储位置得到第二配置信息，之后可以运行第二仿真配置脚本，以利用第二配置信息调用仿真eda工具对第二待测电路进行仿真操作，这样通过配置信息的脚本化来进行数字电路相关文件的存储位置的替换，调用的仿真eda工具可以基于第二仿真配置脚本中的第二数字电路的verilog代码文件的存储位置获取到第二数字电路的verilog代码文件并进行仿真操作，无需仿真工作人员根据第二数字电路的verilog代码文件重新添加数字电路单元从而
录入第二数字电路的信息，避免仿真工作人员人为改动电路可能导致的电路改动错误，减少该类错误导致的查错时间，实现数字电路单元更新的效率及准确性，提高开发进度。此外，固定化脚本模板增强了不同项目的可移植性，节省了仿真工具图形化界面启动调试的时间，有助于降低数模混合电路系统仿真难度，一定程度上可以缩短数模混合电路设计的开发周期。
61.基于以上三维重建方法，本技术实施例还提供了一种电路仿真装置，参考图3所示，为本技术实施例提供的一种电路仿真装置的结构框图，该装置可以包括：
62.第一脚本获取单元110，用于在利用仿真eda工具对第一待测电路进行仿真操作后，获取第一仿真配置脚本；所述第一待测电路包括第一数字电路和第一模拟电路；所述第一仿真配置脚本包括所述仿真操作的第一配置信息，所述第一配置信息包括所述第一数字电路的verilog网表的存储位置，所述第一数字电路的verilog网表由所述仿真操作生成；
63.第二脚本获取单元120，用于在所述第一数字电路优化为第二数字电路后，得到包括所述第二数字电路和所述第一模拟电路的第二待测电路，获取第二仿真配置脚本；所述第二仿真配置脚本通过对所述第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，所述第一配置信息中所述第一数字电路的verilog网表的存储位置更新为所述第二数字电路的verilog代码文件的存储位置得到所述第二配置信息；
64.脚本运行单元130，用于运行所述第二仿真配置脚本，以利用所述第二配置信息调用所述仿真eda工具对所述第二待测电路进行仿真操作。
65.可选的，所述第一配置信息和所述第二配置信息还包括所述第一模拟电路的网表的存储位置。
66.可选的，所述装置还包括：
67.第三脚本获取单元，用于在所述第一模拟电路优化为第二模拟电路后，得到包括所述第二模拟电路和所述第二数字电路的第三待测电路，在所述第一模拟电路的存储位置将所述第一模拟电路的网表替换为所述第二模拟电路的网表；获取第三仿真配置脚本，所述第三配置脚本通过对第二仿真配置脚本进行更新得到，其中所述第三仿真配置脚本包括第三配置信息，将所述第二配置信息中的第一模拟电路的网表的存储位置替换为所述第二模拟电路的网表的存储位置得到所述第三配置信息；
68.所述脚本运行单元还用于：运行所述第三仿真配置脚本，以利用所述第三配置信息调用所述仿真eda工具对所述第三待测电路进行仿真操作。
69.可选的，所述第一配置信息还包括仿真系统顶层网表的存储位置、所述第一数字电路的外包测试项层verilog代码的存储位置和激励电路的网表的存储位置，所述激励电路用于提供激励信号。
70.可选的，所述第一仿真配置脚本还包括用于对第三模拟电路进行仿真操作的模拟配置信息。
71.本技术实施例提供了一种电路仿真装置，利用仿真eda工具对第一待测电路进行仿真操作，第一待测电路包括第一数字电路和第一模拟电路，仿真操作生成第一数字电路的verilog网表，在对第一待测电路进行一次仿真操作后，可以获取第一仿真配置脚本，第一仿真配置脚本包括该仿真操作的第一配置信息，第一配置信息包括第一数字电路的verilog网表的存储位置，在第一数字电路优化为第二数字电路后，得到包括第二数字电路
和第一模拟电路的第二待测电路，获取第二仿真配置脚本，第二仿真配置脚本通过对第一仿真配置脚本进行更新得到，其中第二仿真配置脚本包括第二配置信息，第一配置信息中第一数字电路的verilog网表的存储位置更新为第二数字电路的verilog代码文件的存储位置得到第二配置信息，之后可以运行第二仿真配置脚本，以利用第二配置信息调用仿真eda工具对第二待测电路进行仿真操作，这样通过配置信息的脚本化来进行数字电路相关文件的存储位置的替换，调用的仿真eda工具可以基于第二仿真配置脚本中的第二数字电路的verilog代码文件的存储位置获取到第二数字电路的verilog代码文件并进行仿真操作，无需仿真工作人员根据第二数字电路的verilog代码文件重新添加数字电路单元从而录入第二数字电路的信息，避免仿真工作人员人为改动电路可能导致的电路改动错误，减少该类错误导致的查错时间，实现数字电路单元更新的效率及准确性，提高开发进度。此外，固定化脚本模板增强了不同项目的可移植性，节省了仿真工具图形化界面启动调试的时间，有助于降低数模混合电路系统仿真难度，一定程度上可以缩短数模混合电路设计的开发周期。
72.本技术实施例中提到的“第一数字电路”、“第一模拟电路”等名称中的“第一”只是用来做名字标识，并不代表顺序上的第一。该规则同样适用于“第二”等。
73.通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本技术的技术方案可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如只读存储器(英文：read-only memory，rom)/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如路由器等网络通信设备)执行本技术各个实施例或者实施例的某些部分所述的方法。
74.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
75.以上所述仅是本技术的优选实施方式，并非用于限定本技术的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。