半导体结构的形成方法与流程

1.本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。


背景技术：

2.在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。特别是特征尺寸向微米、纳米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。
3.在集成电路的后续工艺中，通常以光刻技术(lithograph)实现集成电路图案的转移。然而，集成电路的图案线宽越细，对光刻技术的工艺要求越高。在现有的光刻技术无法满足相应的工艺要求时，容易产生一系列的问题，造成现有的半导体器件的形成工艺复杂，且工艺精度要求高。


技术实现要素：

4.本发明实施例解决的问题是提供一种半导体结构的形成方法，降低了半导体结构形成工艺的工艺复杂度和工艺精度。
5.为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：
6.提供基底，所述基底包括沿第一方向交错排布的第一沟槽区和第二沟槽区，以及位于所述第一沟槽区和所述第二沟槽区之间的隔离区；
7.在所述基底上形成图形化的阻挡层，所述阻挡层覆盖所述第二沟槽区和隔离区，暴露所述第一沟槽区；
8.形成图形化的第一掩膜层，所述第一掩膜层暴露所述第一沟槽区的基底，以及所述第二沟槽区和所述隔离区的阻挡层；
9.以所述阻挡层和所述第一掩膜层为掩膜，刻蚀所述基底，形成第一沟槽；
10.形成覆盖所述第一沟槽和所述隔离区，且暴露所述第二沟槽区的第二掩膜层；
11.以所述第一掩膜层和所述第二掩膜层为掩膜，刻蚀所述基底，形成第二沟槽。
12.可选的，所述在所述基底上形成图形化的阻挡层，包括：
13.形成图形化的阻挡层主体，所述阻挡层主体覆盖所述第二沟槽区，暴露所述隔离区和所述第一沟槽区；
14.在所述阻挡层主体的侧壁形成阻挡层侧墙，所述阻挡层侧墙覆盖所述隔离区；
15.其中，以所述阻挡层主体和所述阻挡层侧墙作为所述阻挡层。
16.可选的，所述形成覆盖所述第一沟槽和所述隔离区，且暴露所述第二沟槽区的第二掩膜层，包括：
17.形成覆盖所述第一沟槽的牺牲层；
18.去除所述第一掩膜层暴露的所述阻挡层主体，以所述牺牲层和剩余的阻挡层为第二掩膜层。
19.可选的，所述形成图形化的阻挡层主体，包括：
20.形成覆盖所述基底表面的阻挡主体材料层；
21.在所述阻挡主体材料层上形成图形化的光刻胶层；
22.以所述光刻胶层为掩膜，图形化所述阻挡主体材料层，形成所述阻挡层主体。
23.可选的，所述在所述阻挡层主体的侧壁形成阻挡层侧墙，包括：
24.形成保形覆盖所述阻挡层主体的侧墙材料层；
25.去除所述阻挡层主体顶部和所述基底顶部的侧墙材料层，以剩余的侧墙材料层作为所述阻挡层侧墙。
26.可选的，在形成覆盖所述第一沟槽的牺牲层的步骤中，所述牺牲层的顶面不高于所述阻挡层的顶面。
27.可选的，所述形成第二沟槽之后，还包括：
28.去除所述第一掩膜层和所述第二掩膜层，暴露所述基底和位于所述基底上的第一沟槽和第二沟槽；
29.在所述第一沟槽和第二沟槽内形成导电互连层，所述导电互连层的顶面不高于所述基底表面。
30.可选的，所述基底包括多个并行的沿第一方向交错排布的第一沟槽区和第二沟槽区，其中，在第二方向上，第一沟槽区和第二沟槽区交错排布，所述第二方向与所述第一方向垂直。
31.可选的，在第一方向上，以位于同一行的第一沟槽区、第二沟槽区和隔离区为一个沟槽区，其中，相邻沟槽区之间还包括沟槽隔断区，在所述形成图形化的阻挡层的步骤中，所述阻挡层还覆盖所述基底的至少部分沟槽隔断区。
32.可选的，所述形成覆盖所述第一沟槽和所述隔离区，且暴露所述第二沟槽区的第二掩膜层，包括：
33.形成覆盖所述基底形成有所述阻挡层一侧的第二掩膜材料层；
34.图形化所述第二掩膜材料层，形成第二掩膜层。
35.可选的，所述以所述第二掩膜层和第一掩膜层为掩膜，刻蚀所述基底，形成第二沟槽，包括：
36.以所述第二掩膜层和所述第一掩膜层为掩膜，刻蚀所述阻挡层，形成暴露所述基底的第二初始沟槽；
37.刻蚀所述第二初始沟槽暴露的基底，形成第二沟槽。
38.可选的，所述第一掩膜层的材料为tin、aln或al2o3中的一种或多种，或者，所述第一掩膜层的材料为sic、sin、sion或si中的一种或多种。
39.可选的，所述阻挡层主体的材料为tin、aln或al2o3中的一种或多种；所述阻挡层侧墙的材料为tin、aln、al2o3、sic、sin、sion或si中的一种或多种；并且，所述阻挡层主体的材料不同于所述阻挡层侧墙的材料。
40.可选的，所述牺牲层的材料为不定型硅、不定型碳、有机介电层或旋涂碳层中的一种或多种。
41.与现有技术相比，本发明实施例的技术方案具有以下优点：
42.本发明实施例中，阻挡层并不单纯实现第一方向中，相邻导电沟槽区的隔离，而是将导电沟槽图形划分为第一沟槽区和第二沟槽区，使阻挡层同时覆盖与第一沟槽区交错排
布的第二沟槽区和隔离区，与阻挡层仅覆盖隔离区相比，本发明实施例相当于将图形的密度减小了一半，且特征尺寸相应变为第二沟槽区与隔离区的和，从而降低了形成阻挡层的工艺复杂度和工艺精度。并且，在形成第一沟槽之后，再进行第二沟槽的形成过程中，同样相当于将图形的密度减小了一半，从而降低了工艺复杂度和工艺精度。
附图说明
43.图1是一种半导体结构的导电沟槽图形的布局示意图；
44.图2至图7是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图；
45.图8至图16为本发明实施例半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
46.由背景技术可知，现有工艺所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
47.现有技术中，在半导体结构中需要形成用于连接待互连结构(例如栅极、源/漏极)的导电互连结构，具体的，可以通过在待互连结构的上方形成暴露待互连结构的导电沟槽，并在导电沟槽内沉积导电材料，从而在导电沟槽内形成导电互连结构。然而，参考图1所示，基于导电沟槽110的图形的特征尺寸小，且布局复杂的原因，在形成导电沟槽110时，通常需要图形化的掩膜层120实现相邻导电沟槽110的横向隔离，并借助图形化的阻挡层130，实现同一行中，相邻导电沟槽110的纵向隔离。
48.然而，随着器件的特征尺寸的缩小，导电沟槽的图形的特征尺寸进一步缩小，且图形密度逐步增大，用于隔离相邻导电沟槽的阻挡层的图形特征尺寸也相应变小，且图形密度也相应变大，使得形成阻挡层的过程，需要重复多次光刻和刻蚀工艺，以满足相应的特征尺寸和图形密度的要求。
49.显然，现有技术工艺复杂，且工艺精度要求高。
50.在本发明实施例中，提供了一种半导体结构的形成方法，所述方法包括：提供基底，所述基底包括沿第一方向交错排布的第一沟槽区和第二沟槽区，以及位于所述第一沟槽区和所述第二沟槽区之间的隔离区；在所述基底上形成图形化的阻挡层，所述阻挡层覆盖所述第二沟槽区和隔离区，暴露所述第一沟槽区；形成图形化的第一掩膜层，所述第一掩膜层暴露所述第一沟槽区的基底，以及所述第二沟槽区和所述隔离区的阻挡层；以所述阻挡层和所述第一掩膜层为掩膜，刻蚀所述基底，形成第一沟槽；形成覆盖所述第一沟槽和所述隔离区，且暴露所述第二沟槽区的第二掩膜层；以所述第一掩膜层和所述第二掩膜层为掩膜，刻蚀所述基底，形成第二沟槽。
51.可以看出，在本发明实施例中，阻挡层并不单纯实现第一方向中，相邻导电沟槽区的隔离，而是将导电沟槽图形划分为第一沟槽区和第二沟槽区，使阻挡层同时覆盖与第一沟槽区交错排布的第二沟槽区和隔离区，与阻挡层仅覆盖隔离区相比，本发明实施例相当于将图形的密度减小了一半，且特征尺寸相应变为第二沟槽区与隔离区的和，从而降低了形成阻挡层的工艺复杂度和工艺精度。并且，在形成第一沟槽之后，再进行第二沟槽的形成
过程中，同样相当于将图形的密度减小了一半，从而降低了工艺复杂度和工艺精度。
52.需要说明的是，在可选示例中，阻挡层通过两种结构结合的方式形成，即分别形成覆盖第二沟槽区的阻挡层主体和覆盖纵向隔离区的阻挡层侧墙，使得后续形成暴露第二沟槽区的第二掩膜层时，可以直接通过去除阻挡层主体的方式得到，从而简化了工艺步骤，降低了工艺复杂度。
53.为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
54.图2至图7是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
55.参考图2，提供基底200，所述基底200上包括沿第一方向x交错排布的第一沟槽区201和第二沟槽区202，以及位于所述第一沟槽区和所述第二沟槽区之间的隔离区203；
56.所述第一沟槽区201和所述第二沟槽区202用于形成导电沟槽，其中，所述第一沟槽区201和所述第二沟槽区202的划分，用于区别相邻沟槽区，以使得本发明实施例中可以先后形成相邻沟槽区不同位置的导电沟槽，从而降低导电沟槽形成过程中掩膜图形的密度。
57.可以理解的是，所述第一沟槽区和所述第二沟槽区可以仅仅是相对位置的不同，而并不具有结构上的区别。在其他示例中，所述第一沟槽区和所述第二沟槽区还可以具有结构上的区别，本发明在此不做具体的限定。
58.可以理解的是，在降低图形密度的过程中，可以将相邻沟槽区划分为第一沟槽区和第二沟槽区，以使图形密度降低为原来的一半，在一些其他的示例中，还可以将在第一方向上相互邻接的三个沟槽区分别划分为第一沟槽区、第二沟槽区和第三沟槽区，从而可以分三次形成导电沟槽，从而使每次形成导电沟槽的过程中，图形密度降低为原来的三分之一，从而进一步降低工艺精度和工艺难度。
59.在本发明实施例中，以将沟槽区划分为第一沟槽区201和第二沟槽区202为例进行说明。
60.所述第一方向，为所述沟槽区的延伸方向，在该延伸方向上，设置有多个间隔设置的沟槽区，相邻沟槽区之间为隔离区，从而实现沟槽区之间的间隔。
61.可选的，本发明实施例中所述基底可以包括多个并行的沿第一方向x交错排布的第一沟槽区201和第二沟槽区202，参考图2，以第一方向x为横向方向为例，在第一方向上，以位于同一行的第一沟槽区201、第二沟槽区202和隔离区203为一个沟槽区20，本发明实施例中，所述基底可以包括多行横向延伸的沟槽区20，相邻沟槽区之间还包括沟槽隔断区204，在与第一方向垂直的第二方向y上(即本示例中的纵向方向)，第一沟槽区201和第二沟槽区202交错排布，从而在第二方向y上使相邻的沟槽区先后形成，可以在第二方向y上降低导电沟槽形成过程中掩膜图形的密度。
62.在本发明实施例中，所述基底可以包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构之间的掺杂结构等，所述衬底用于为其他结构提供支撑，所述衬底的材料可以为硅、锗、碳化硅、砷化镓或镓化铟，或者，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述栅极结构用于作为基底内的器件结构的栅极实现对器件的控制。所述掺杂结构用于作为基底内的器件结构的源/漏结构，与器件的栅极结构共同实现对器件的控
制。所述栅极结构和所述掺杂结构上形成有层间介质层，所述第一沟槽区和所述第二沟槽区用于限定需要暴露的栅极结构和/或掺杂结构的位置，以在相应位置形成贯穿所述层间介质层的第一沟槽和第二沟槽，从而暴露所述栅极结构和/或掺杂结构。
63.需要说明的是，上述基底结构仅为一个可选的示例，在本发明的其他实施例中，所述基底还可以为其他类型的结构，所述基底中埋设有相应的电连接结构，通过形成导电沟槽以暴露其中的电连接结构。
64.参考图3，在所述基底上形成图形化的阻挡层210，所述阻挡层210覆盖所述第二沟槽区202和隔离区203，暴露所述第一沟槽区201；
65.通过所述阻挡层210覆盖所述基底的第二沟槽区202和隔离区203，暴露所述基底的第一沟槽区201，以使得本发明实施例首先形成第一沟槽区的导电沟槽，并在形成第一沟槽区的导电沟槽后，再形成第二沟槽区的导电沟槽。
66.所述阻挡层210的材料可以为tin、aln或al2o3，也可以为sic、sin、sion或si中的一种或多种。
67.具体的，所述阻挡层210的形成过程可以包括：形成覆盖所述基底表面的阻挡材料层，在所述阻挡材料层上形成图形化的光刻胶层；以所述光刻胶层为掩膜，图形化所述阻挡材料层，从而形成所述阻挡层。
68.其中，所述光刻胶层可以为正性光刻胶，也可以为负性光刻胶通过光刻工艺形成。
69.在本发明实施例中，基于所述阻挡层210的图形密度较低，且图形的特征尺寸为隔离区和第二沟槽区的特征尺寸的和，因而特征尺寸较大，使得本发明实施例中的所述光刻胶层优选可以仅通过一次光刻工艺形成相应的图形，而无需多次光刻以形成大密度，小特征尺寸的图形。
70.在本发明实施例中，所述基底包括多个并行的沿第一方向交错排布的第一沟槽区和第二沟槽区，即，所述基底包括多个并行的沟槽区20时，相邻沟槽区之间还包括沟槽隔断区204，所述阻挡层还可以覆盖所述基底的至少部分沟槽隔断区204，从而在特征尺寸上进一步扩大化，降低工艺难度。
71.参考图4，形成图形化的第一掩膜层220，所述第一掩膜层220暴露所述第一沟槽区的基底，以及所述第二沟槽区和所述隔离区的阻挡层210；
72.可选的，以在基底表面定义为相互垂直第一方向和第二方向为例，所述第一沟槽区和所述第二沟槽区沿第一方向x交错排布，所述第一掩膜层则用于限定第一沟槽区和第二沟槽区在第二方向y的位置。
73.以图4中第一方向x为横向为例，第二方向y为纵向为例，第一沟槽区201和第二沟槽区202沿横向交错排布，第一掩膜层220用于限定第一沟槽区201和第二沟槽区202在纵向上的位置。可以理解的是，在具有多行并行的沟槽区时，所述第一掩膜层220覆盖所述沟槽隔断区204，以实现相邻行的横向隔离。
74.可以理解的是，在所述阻挡层210覆盖部分沟槽隔断区204时，所述第一掩膜层220同时覆盖所述沟槽隔断区204的阻挡层210。
75.可选的，在所述第一掩膜层220仅用于暴露所述第一沟槽区的基底200，以及所述第二沟槽区和所述隔离区的阻挡层210时，所述第一掩膜层仅暴露所述第一沟槽区的基底200，以及所述第二沟槽区和所述隔离区的阻挡层210，覆盖基底的其他区域。
76.可选的，所述第一掩膜层220可以为硬掩膜层，相应的，所述第一掩膜层的材料可以为氮化钛tin、氮化铝aln或三氧化二铝al2o3中的一种或多种，也可以为氮化钛tin、氮化铝aln、三氧化二铝al2o3、碳化硅sic、氮化硅sin、氮氧化硅sion或硅si中的一种或多种，其中，在第一掩膜层为多种材料时，相应的结构可以为多种材料的叠层结构。
77.参考图5，以所述阻挡层210和所述第一掩膜层220为掩膜，刻蚀所述基底，形成第一沟槽230；
78.形成所述阻挡层210和所述第一掩膜层220之后，使得所述基底上仅暴露所述第一沟槽区201，从而以所述阻挡层210和所述第一掩膜层220为掩膜，刻蚀所述基底200，形成第一沟槽230。
79.可选的，可以采用湿法刻蚀、干法刻蚀或湿法与干法刻蚀相结合的工艺刻蚀所述基底，形成第一沟槽230。
80.参考图6，形成覆盖所述第一沟槽和所述隔离区203，且暴露所述第二沟槽区202的第二掩膜层240；
81.所述第二掩膜层240用于作为暴露第二沟槽区202的掩膜，从而实现对第二沟槽区202的刻蚀。
82.所述第二掩膜层240可以为光刻胶层，例如正性光刻胶或负性光刻胶等，并通过光刻显影工艺实现图形化，从而暴露所述第二沟槽区202。或者，所述第二掩膜层可以为与阻挡层材料不同的层结构，从而以第二掩膜层和所述第一掩膜层为掩膜，刻蚀暴露的所述阻挡层和基底。
83.具体的，所述形成覆盖所述第一沟槽和所述隔离区，且暴露所述第二沟槽区的第二掩膜层，包括：形成覆盖所述基底形成有所述阻挡层一侧的第二掩膜材料层；图形化所述第二掩膜材料层，形成第二掩膜层。
84.参考图7，以所述第一掩膜层和所述第二掩膜层为掩膜，刻蚀所述基底，形成第二沟槽；
85.在本实施例中，在形成所述第二掩膜层后，暴露的所述第二沟槽区上还形成有阻挡层，相应的，本实施例中首先去除第二掩膜层暴露的阻挡层。
86.具体的，以所述第二掩膜层和第一掩膜层为掩膜，刻蚀所述基底，形成第二沟槽，包括：以所述第二掩膜层和所述第一掩膜层为掩膜，刻蚀所述阻挡层，形成暴露所述基底的第二初始沟槽；刻蚀所述第二初始沟槽暴露的基底，形成第二沟槽。
87.可选的，可以采用湿法刻蚀、干法刻蚀或湿法与干法刻蚀相结合的工艺刻蚀所述阻挡层和所述基底。
88.在本发明实施例中，阻挡层并不单纯实现同一延伸方向中，相邻导电沟槽的隔离，而是同时覆盖与第一沟槽区交错排布的第二沟槽区和隔离区，相当于将图形的密度减小了一半，且特征尺寸相应变为第二沟槽区与隔离区的和，从而降低了形成阻挡层的工艺复杂度和工艺精度。并且，在形成第一沟槽之后，再进行第二沟槽的形成过程中，同样相当于将图形的密度减小了一倍，从而降低了工艺复杂度和工艺精度。
89.在本发明的另一实施例中，还提供了一种半导体结构的形成方法，该方法通过在形成阻挡层时，在不同区域内形成不同的结构，从而可以通过去除位于第二沟槽区的结构，保留隔离区的结构，实现暴露第二沟槽区。
90.具体的，图8至图16是本发明实施例半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
91.参考图8，提供基底300，所述基底300上包括沿第一方向x交错排布的第一沟槽区301和第二沟槽区302，以及位于所述第一沟槽区301和所述第二沟槽区302之间的隔离区303；
92.可选的，本发明实施例中所述基底可以包括多个并行的沿第一方向x交错排布的第一沟槽区301和第二沟槽区302，参考图8，以第一方向x为横向方向为例，在第一方向上，以位于同一行的第一沟槽区301、第二沟槽区302和隔离区303为一个沟槽区30，本发明实施例中，所述基底可以包括多行横向延伸的沟槽区30，相邻沟槽区之间还包括沟槽隔断区304，在与第一方向垂直的第二方向y上(即本示例中的纵向方向)，第一沟槽区301和第二沟槽区302交错排布，从而在第二方向y上使相邻的沟槽区先后形成，可以在第二方向y上降低导电沟槽形成过程中掩膜图形的密度。
93.参考图9，在所述基底上形成图形化的阻挡层310，所述阻挡层310覆盖所述第二沟槽区302和隔离区303，暴露所述第一沟槽区301；
94.在本实施例中，可以在第二沟槽区302形成阻挡层主体311，在隔离区303形成阻挡层侧墙312，从而在不同区域形成不同结构的阻挡层，以在后续步骤中根据不同的结构进行刻蚀，进而作为第二掩膜层暴露第二沟槽区，而不必再增加一层层结构作为第二掩膜层。
95.需要说明的是，基于隔离区的特征尺寸越来越小，采用侧墙结构实现对隔离区的覆盖，能够适应隔离区特征尺寸小的要求，且适应沟槽区和隔离区的布局要求。
96.具体的，形成图形化的阻挡层的步骤可以包括：
97.形成图形化的阻挡层主体311，所述阻挡层主体覆盖所述第二沟槽区，暴露所述隔离区303和所述第一沟槽区301。
98.其中，所述阻挡层主体用于覆盖第一沟槽区，可选的，在基底具有多行沟槽区时，所述阻挡层主体还可以覆盖至少部分所述沟槽隔断区304，从而扩大阻挡层主体的特征尺寸，降低形成阻挡层主体的工艺难度和工艺精度。
99.所述阻挡层主体311的材料氮化钛tin、氮化铝aln或三氧化二铝al2o3中的一种或多种。
100.具体的，所述阻挡层主体311的形成过程可以包括：形成覆盖所述基底表面的阻挡主体材料层；在所述阻挡主体材料层上形成图形化的光刻胶层；以所述光刻胶层为掩膜，图形化所述阻挡主体材料层，形成所述阻挡层主体。
101.其中，所述阻挡主体材料层可以通过沉积工艺形成；所述光刻胶层的材料可以为正性光刻胶，也可以为负性光刻胶，通过光刻显影工艺可以形成所述图形化的光刻胶层；所述图形化所述阻挡主体材料层，可以通过刻蚀工艺图形化所述阻挡主体材料层，从而形成所述阻挡层主体。
102.接着，在所述阻挡层主体311的侧壁形成阻挡层侧墙312，所述阻挡层侧墙312覆盖所述隔离区；
103.其中，以所述阻挡层主体311和阻挡层侧墙312所述作为所述阻挡层310。
104.所述阻挡层侧墙312的材料可以为氮化钛tin、氮化铝aln、三氧化二铝al2o3、碳化硅sic、氮化硅sin、氮氧化硅sion或硅si中的一种或多种，并且，所述阻挡层侧墙312的材料
与所述阻挡层主体的材料不同。
105.具体的，所述在所述阻挡层主体的侧壁形成阻挡层侧墙，包括：形成保形覆盖所述阻挡层主体的侧墙材料层；去除所述阻挡层主体顶部和所述基底顶部的侧墙材料层，以剩余的侧墙材料层作为所述阻挡层侧墙。
106.其中，可以通过沉积工艺形成侧墙材料层，可以采用干法刻蚀工艺去除所述阻挡层主体顶部和所述基底顶部的侧墙材料层。
107.参考图10，形成图形化的第一掩膜层320，所述第一掩膜层320暴露所述第一沟槽区的基底，以及所述第二沟槽区和所述隔离区的阻挡层；
108.在所述阻挡层310覆盖部分沟槽隔断区304时，所述第一掩膜320层同时覆盖所述沟槽隔断区304的阻挡层310。
109.参考图11，以所述阻挡层和所述第一掩膜层320为掩膜，刻蚀所述基底，形成第一沟槽330；
110.可选的，可以采用湿法刻蚀、干法刻蚀或湿法与干法刻蚀相结合的工艺刻蚀所述基底，形成第一沟槽330。
111.参考图12至图13，形成覆盖所述第一沟槽和所述隔离区，且暴露所述第二沟槽区的第二掩膜层。
112.可选的，所述第二掩膜层的形成过程可以包括：
113.参考图12，形成覆盖所述第一沟槽的牺牲层340；
114.通过形成所述牺牲层340，用于覆盖所述第一沟槽，从而保护所述第一沟槽，避免第一沟槽在后续工艺中受到损伤。
115.所述牺牲层340的材料可以为不定型硅、不定型碳、有机介电层(odl)或旋涂碳层等易于去除的材料，从而在后续工艺中去除牺牲层340，以暴露第一沟槽。
116.其中，所述牺牲层340的顶面不高于所述阻挡层310的顶面，从而暴露所述阻挡层310，以便于后续通过去除部分阻挡层，暴露第二沟槽区302。进一步的，所述牺牲层340的顶面同时不低于所述基底顶面，从而完全覆盖所述第一沟槽，保护所述第一沟槽不被损伤。
117.具体的，所述牺牲层340的形成过程可以包括：形成覆盖所述基底具有所述第一沟槽一侧的牺牲材料层；去除部分厚度的牺牲材料层，直至剩余的牺牲材料层暴露所述阻挡层和所述第一掩膜层，以剩余的牺牲材料层为牺牲层。
118.参考图13，去除所述第一掩膜层暴露的所述阻挡层主体，以所述牺牲层340和剩余的阻挡层为第二掩膜层。
119.基于所述阻挡层主体覆盖所述第二沟槽区302，所述阻挡层侧墙312覆盖所述隔离区，通过去除所述第一掩膜层320暴露的所述阻挡层主体，从而暴露所述第二沟槽区的基底，同时，保留所述阻挡层侧墙312，从而保护所述隔离区。其中，在本示例中，剩余的阻挡层为阻挡层侧墙312。
120.对应的，在所述牺牲层340已经覆盖所述第一沟槽，因此，以所述牺牲层340和剩余的阻挡层作为第二掩膜层，可以实现对第二沟槽的刻蚀。
121.可选的，可以采用干法刻蚀、湿法刻蚀或干法与湿法相结合的刻蚀工艺，实现所述阻挡层主体的去除。
122.参考图14，以所述第一掩膜层320和所述第二掩膜层(即牺牲层340和剩余的阻挡
层侧墙312)为掩膜，刻蚀所述基底，形成第二沟槽350。
123.可选的，可以采用湿法刻蚀、干法刻蚀或湿法与干法刻蚀相结合的工艺刻蚀所述基底，形成第二沟槽350。
124.参考图15，去除所述第一掩膜层和所述第二掩膜层，暴露所述基底300和位于所述基底上的第一沟槽330和第二沟槽350；
125.通过暴露所述基底300和位于所述基底上的第一沟槽330和第二沟槽350，以便于在第一沟槽330和第二沟槽350内形成相应的导电互连层。
126.可选的，可以采用刻蚀或剥离工艺，实现所述第一掩膜层和所述第二掩膜层的去除。
127.参考图16，在所述第一沟槽和第二沟槽内形成导电互连层360，所述导电互连层360的顶面不高于所述基底表面。
128.所述导电互连层360的材料可以为al、cu、ru、ag、au、pt、ni、ti、co或者w中的一种或多种。
129.具体的，所述导电互连层360的形成过程可以包括：形成完全覆盖所述第一沟槽和第二沟槽的导电互连材料层；刻蚀去除部分厚度的导电互连材料层，直至露出所述基底的顶面，以剩余在所述第一沟槽和所述第二沟槽内的导电互连材料层作为导电互连层。
130.需要说明的是，所述导电互连层360的顶面不高于所述基底300的顶面，优选低于所述基底300的顶面，从而避免相邻导电互连层360短路。
131.在本发明的上述实施例中，通过在形成阻挡层时，在不同区域内形成不同的结构，从而可以通过去除位于第二沟槽区的结构，保留隔离区的结构，实现暴露第二沟槽区，从而简化了第二掩膜层的形成工艺，降低了工艺成本。
132.上文描述了本发明实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本发明实施例披露、公开的实施例方案。
133.虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。