复用芯片管脚电路和通信芯片的制作方法

1.本发明涉及电路技术领域，尤其涉及一种复用芯片管脚电路和通信芯片。


背景技术：

2.目前，随着芯片的功能和应用越来越多，芯片管脚（io）的数量也越来越多，复用芯片管脚的对芯片应用非常重要。
3.相关技术的通信芯片中具有较多数量的通信驱动芯片管脚和高电压电源芯片管脚。
4.然而，相关技术的芯片管脚中的通信驱动芯片管脚中，芯片管脚的电源电压通过通信驱动芯片管脚中的驱动管输出高电平时，存在高电平电压损失。若将通信驱动芯片管脚复用为高电压电源芯片管脚，则芯片管脚中的电路无法耐高压，因为高电压的电压值大于芯片管脚的电源电压，使得芯片管脚中的电路出现电压倒灌现象，出现芯片功能失效的风险。因此，如何将通信驱动芯片管脚和高电压电源芯片管脚进行复用是一个解决的技术问题。
5.因此，实有必要提供一种新的电路和芯片解决上述问题。


技术实现要素：

6.针对以上现有技术的不足，本发明提出一种使得芯片管脚可实现通信输出芯片管脚和高电压电源芯片管脚的复用，在实现高电压电源芯片管脚时，复用芯片管脚电路可兼容耐高压和防倒灌；在实现通信输出芯片管脚时，芯片管脚输出的高电平为内部电源电压的无损传输的复用芯片管脚电路和通信芯片。
7.为了解决上述技术问题，第一方面，本发明实施例提供了一种复用芯片管脚电路，所述复用芯片管脚电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、二极管、电容以及控制模块；所述控制模块包括第一反相器、第二反相器、第三反相器、与非门、或非门；所述第一反相器的输入端连接至所述与非门的第一输入端并用于连接至使能信号，所述第一反相器的输出端分别连接至所述第四晶体管的栅极和所述或非门的第一输入端；所述第二反相器的输入端用于连接至通信信号，所述第二反相器的输出端连接至所述与非门的第二输入端；所述与非门的输出端连接至所述第三反相器的输入端，所述第三反相器的输出端分别连接至所述第三晶体管的栅极和所述或非门的第二输入端；所述电容的第一端分别连接至所述第四晶体管的漏极、所述二极管的输出端、所述第一晶体管的栅极以及所述第二晶体管的栅极；所述第四晶体管的源极连接至接地；所述或非门的输出端连接至所述电容的第二端；所述二极管的输入端连接至所述第一晶体管的漏极并用于连接至内部电源电压；
所述第一晶体管的源极连接至所述第二晶体管的源极；所述第二晶体管的漏极连接至所述第三晶体管的漏极，且所述第二晶体管的漏极作为芯片管脚双向复用端；所述第三晶体管的源极连接至接地；其中，所述芯片管脚双向复用端用于连接可复用为外部电源电压端口或通信信号输出端口的芯片管脚，且所述外部电源电压的电压值大于所述内部电源电压的电压值。
8.优选的，所述第一晶体管、所述第二晶体管、所述第三晶体管以及所述第四晶体管均为nmos管。
9.优选的，所述使能信号设置为低电平，以使得与所述芯片管脚双向复用端连接的芯片管脚作为外部电源电压端口；所述使能信号设置为高电平，以使得与所述芯片管脚双向复用端连接的芯片管脚作为通信信号输出端口。
10.优选的，所述二极管的导通电压为0.7v，所述内部电源电压的电压值大于1.4v。
11.第二方面，本发明实施例还提供了一种通信芯片，其包括芯片管脚和与所述芯片管脚连接的如本发明实施例提供上述的复用芯片管脚电路。
12.与相关技术相比，本发明的所述复用芯片管脚电路和通信芯片通过第一晶体管、第二晶体管和第三晶体管作为驱动管，通过驱动模块和第四晶体管进行配合控制实现通信输出芯片管脚和高电压电源芯片管脚的复用。具体的，在芯片管脚可实现高电压电源芯片管脚时，通过驱动模块和第四晶体管配合控制将第一晶体管、第二晶体管和第三晶体管均截止，从而防止在芯片管脚的高电压对复用芯片管脚电路的电压影响和倒灌，从而实现了复用芯片管脚电路可兼容耐高压和防倒灌，从而使得芯片管脚作为高电压电源芯片管脚使用。而在芯片管脚可实现通信输出芯片管脚时，通过二极管和电容连接，通过驱动模块和第四晶体管配合使得电容形成自举电容，使得第一晶体管和第二晶体管传输高电平，同时使得芯片管脚输出的高电平为内部电源电压的无损传输，并通过驱动模块控制第三晶体管实现低电平的传输，从而实施通信传输功能，从而使得芯片管脚作为通信输出芯片管脚使用。
附图说明
13.下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中：图1为本发明复用芯片管脚电路的电路结构图；图2为本发明复用芯片管脚电路的一种电路应用示意图；图3为本发明复用芯片管脚电路的另一种电路应用示意图。
具体实施方式
14.下面结合附图详细说明本发明的具体实施方式。
15.在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本技术权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。
16.本发明提供了一种复用芯片管脚电路100。
17.请同时参考图1-3所示，其中，图1为本发明复用芯片管脚电路100的电路结构图。
18.所述复用芯片管脚电路100与芯片管脚10连接。所述复用芯片管脚电路100使得芯片管脚10可实现通信输出芯片管脚和高电压电源芯片管脚的复用。
19.在本实施方式中，所述复用芯片管脚电路100内部电路工作时的电源电压为内部电源电压vdd。当芯片管脚10作为高电压电源芯片管脚使用时，芯片管脚10作为外部电源电压端口，其中外部电源电压为vcc。所述外部电源电压vcc的电压值大于所述内部电源电压vdd的电压值，即所述外部电源电压vcc相对应所述内部电源电压vdd为高电压。
20.所述复用芯片管脚电路100包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、二极管的、电容c1以及控制模块u1。
21.在本实施方式中，所述第一晶体管m1、所述第二晶体管m2、所述第三晶体管m3以及所述第四晶体管m4均为nmos管。其中，述第一晶体管m1、所述第二晶体管m2以及所述第三晶体管m3作为所述复用芯片管脚电路100的驱动管使用。
22.所述控制模块u1包括第一反相器inv1、第二反相器inv2、第三反相器inv3、与非门nand1、或非门nor1。
23.所述复用芯片管脚电路100的电路连接关系为：所述第一反相器inv1的输入端所述与非门nand1的第一输入端并用于连接至使能信号en，所述第一反相器inv1的输出端分别连接至所述第四晶体管m4的栅极和所述或非门nor1的第一输入端。
24.所述第二反相器inv2的输入端用于连接至通信信号datain，所述第二反相器inv2的输出端连接至所述与非门nand1的第二输入端。
25.所述与非门nand1的输出端连接至所述第三反相器inv3的输入端，所述第三反相器inv3的输出端分别连接至所述第三晶体管m3的栅极和所述或非门nor1的第二输入端。
26.所述电容c1的第一端分别连接至所述第四晶体管m4的漏极、所述二极管的输出端、所述第一晶体管m1的栅极以及所述第二晶体管m2的栅极。所述第四晶体管m4的源极连接至接地gnd。
27.所述或非门nor1的输出端连接至所述电容c1的第二端。
28.所述二极管的输入端连接至所述第一晶体管m1的漏极并用于连接至内部电源电压vdd。
29.所述第一晶体管m1的源极连接至所述第二晶体管m2的源极。
30.所述第二晶体管m2的漏极连接至所述第三晶体管m3的漏极。且所述第二晶体管m2的漏极作为芯片管脚双向复用端vio。
31.所述第三晶体管m3的源极连接至接地gnd。
32.其中，所述芯片管脚双向复用端vio用于连接可复用为外部电源电压端口或通信信号输出端口的芯片管脚10。
33.所述芯片管脚双向复用端vio用于连接作为外部电源电压端口的芯片管脚10时，所述使能信号en设置为低电平。所述芯片管脚双向复用端vio用于连接作为通信信号输出端口的芯片管脚10时，所述使能信号en设置为高电平。也就是说，所述使能信号设置为低电平，以使得与所述芯片管脚双向复用端vio连接的芯片管脚10作为外部电源电压端口。所述
使能信号设置为高电平，以使得与所述芯片管脚双向复用端vio连接的芯片管脚10作为通信信号输出端口。
34.通信信号datain传输的数据为数字信号“1”和数字信号“0”，即高电平和低电平代表数据。
35.本实施方式中，所述二极管的导通电压为0.7v，所述内部电源电压vdd的电压值大于1.4v。所述内部电源电压vdd的电压值大于1.4v可满足所述第一晶体管m1和所述第二晶体管m2在导通时实现所述内部电源电压vdd无损传输。具体原因参考如下说明。
36.以下为所述复用芯片管脚电路100的工作原理：（1）请参考图2所示，芯片管脚10作为通信信号输出端口时，所述使能信号en设置为高电平。这时，第一反相器inv1的输出端的y1节点电压为低电平，第四晶体管m4截止关断。所述复用芯片管脚电路100的工作状态由通信信号datain控制。具体为：当通信信号datain传输的数据为数字信号“0”时，即通信信号datain为0v电平时，通过控制模块u1的电路逻辑判断：或非门nor1的输出端的y2节点电压为0v电平，y3节点电压为高电平。y3节点电压为高电平使得第三晶体管m3导通，从而使得第三晶体管m3的漏极的电压拉低到接地gnd的0v电压，实现所述芯片管脚双向复用端vio的下拉0v电压，该过程把当通信信号datain传输的数据为数字信号“0”传输到所述芯片管脚双向复用端vio后再输出至芯片管脚10。同时由于y2节点电压为0v电平，电容c1的第二端也拉到为0v电平，电容c1的第一端被内部电源电压vdd通过二极管d1充电到vdd-0.7v的电压值。
37.当通信信号datain传输的数据为数字信号“1”时，即通信信号datain为高电平时，通过控制模块u1的电路逻辑判断：或非门nor1的输出端的y2节点电压为高电平，y3节点电压为0v电平。y3节点电压为0v电平使得第三晶体管m3截止关断。y2节点电压为高电平使得电容c1的第二端由0v电平拉升到内部电源电压vdd，电容c1为自举电容，使得电容c1的第一端被内部电源电压vdd升压到2*vdd-0.7v的电压值，从而把第一晶体管m1和第二晶体管m2均导通。虽然第一晶体管m1和第二晶体管m2作为nmos管导通时存在阈值电压的损失，但是第一晶体管m1和第二晶体管m2的栅极的电压已经泵到升压到2*vdd-0.7v的电压值，只要保证第一晶体管m1和第二晶体管m2的栅极的电压升压到2*vdd
ꢀ‑
1.4v》 vdd，即vdd 》1.4v便可实现所述芯片管脚双向复用端vio的高电平等于vdd的无损传输。其中，本实施例中晶体管的开启阈值电压vth也是0.7v。当传输高电平时，如果第二晶体管m2的漏极电压要等于vdd，那第二晶体管m2的栅极电压就要大于等于vdd 0.7v，而第二晶体管m2的栅极通过电容c1泵到2*vdd-0.7v，故需要满足电压关系为：2*vdd-0.7v》vdd 0.7v，即vdd》1.4v。
38.上述工作过程使得所述复用芯片管脚电路100实施通信传输功能，从而使得芯片管脚10作为通信输出芯片管脚使用。
39.（2）请参考图3所示，芯片管脚10作为外部电源电压端口时，即芯片管脚10作为高电压电源芯片管脚使用时。所述使能信号en设置为低电平。即所述使能信号en设置为数字信号“0”。
40.芯片管脚10连接外部电源电压vcc。外部电源电压vcc通过芯片管脚10后，通过内部电源线连接至芯片内部的高电压工作电路20，并作为高电压工作电路20的电路工作使用的电源电压。
41.所述使能信号en为数字信号“0”，通过第一反相器inv1后使y1节点的电压变成高
电平。y1节点的高电平使得第四晶体管m4导通，使得第四晶体管m4的漏极的电压拉低到接地gnd的0v电压。0v电压使得第一晶体管m1的栅极和第二晶体管m2的栅极均也将到0v电压，此时第一晶体管m1和第二晶体管m2均处于关断状态。在控制模块u1内部的另一路电路中，所述使能信号en为数字信号“0”依次通过与非门nand1和第三反相器inv3后，y3节点的电压变成0v电压，同时将第三晶体管m3的栅极输入也拉到0v电压，第三晶体管m3也处于关断状态。这样便能保证外部电源电压vcc通过芯片管脚10后能够避免该电路到内部电源电压vdd和接地gnd之间的漏电。从而防止在芯片管脚10的高电压对复用芯片管脚电路100的电压影响和倒灌，从而实现了复用芯片管脚电路100可兼容耐高压和防倒灌，从而使得芯片管脚10作为高电压电源芯片管脚使用。
42.需要指出的是，本实施方式中采用的均为本领域常用的晶体管、二极管、电容、反相器、与非门、或非门或器件，使用者根据设计的指标选择型号和参数性能，在此，不作详细赘述。
43.本发明还提供一种通信芯片。所述通信芯片包括芯片管脚10和与所述芯片管脚连接的所述复用芯片管脚电路100。
44.与相关技术相比，本发明的所述复用芯片管脚电路和通信芯片通过第一晶体管、第二晶体管和第三晶体管作为驱动管，通过驱动模块和第四晶体管进行配合控制实现通信输出芯片管脚和高电压电源芯片管脚的复用。具体的，在芯片管脚可实现高电压电源芯片管脚时，通过驱动模块和第四晶体管配合控制将第一晶体管、第二晶体管和第三晶体管均截止，从而防止在芯片管脚的高电压对复用芯片管脚电路的电压影响和倒灌，从而实现了复用芯片管脚电路可兼容耐高压和防倒灌，从而使得芯片管脚作为高电压电源芯片管脚使用。而在芯片管脚可实现通信输出芯片管脚时，通过二极管和电容连接，通过驱动模块和第四晶体管配合使得电容形成自举电容，使得第一晶体管和第二晶体管传输高电平，同时使得芯片管脚输出的高电平为内部电源电压的无损传输，并通过驱动模块控制第三晶体管实现低电平的传输，从而实施通信传输功能，从而使得芯片管脚作为通信输出芯片管脚使用。
45.需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。