半导体结构及其制造方法、存储单元、芯片与流程

1.本公开涉及半导体器件技术领域，更为具体来说，本公开涉及一种半导体结构及其
2.制造方法、存储单元、芯片。


背景技术：

3.在制作dram(dynamic random access memory，动态随机存取存储器)芯片的过程中，为了确保dram芯片的刷新特性，需要在dram芯片的存储单元中制作足够容量的电容器。
4.目前，相关技术为了在存储单元有限的面积内制作出足够容量的电容器，通常通过增加电容器的高度来实现。电容器过高，使得后续制作金属连接线的通孔时需要过度刻蚀，而过度刻蚀会导致通孔的侧壁发生弯曲，在侧壁弯曲的通孔中填充金属制成的金属连接线中容易存在空洞，这些空洞会使金属连接线的电阻增大。


技术实现要素：

5.为解决现有的半导体结构存在的问题，本公开提供了一种半导体结构及其制造方法、存储单元、芯片，在通孔侧壁可能发生弯曲的位置形成了支撑绝缘层，支撑绝缘层具有一定硬度，在刻蚀通孔的过程中，能够起到支撑作用，不会被刻蚀成弯曲的形貌，避免因电容器过高导致过度刻蚀造成通孔侧壁弯曲，从而减少了金属连接线中存在空洞的情况，避免因存在空洞导致金属连接线电阻变大的现象。
6.根据一个或多个实施例，一种半导体结构，包括：形成于半导体衬底之上的电容器；依次形成于所述电容器和所述半导体衬底之上的第一层间介质层、支撑绝缘层和第二层间介质层；所述支撑绝缘层位于预设通孔弯曲产生区域内，所述预设通孔弯曲产生区域为在不采用所述支撑绝缘层的情况下预计通孔侧壁产生弯曲的部位。
7.根据一个或多个实施例，一种存储单元，包括上述任一实施例提供的半导体结构。
8.根据一个或多个实施例，一种芯片，包括上述任一实施例提供的存储单元。
9.根据一个或多个实施例，一种半导体结构的制造方法，包括：
10.提供形成于半导体衬底之上的电容器；在所述电容器和所述半导体衬底之上依次沉积第一层间介质层、支撑绝缘层和第二层间介质层，使所述支撑绝缘层位于预设通孔弯曲产生区域内，所述预设通孔弯曲产生区域为在不采用所述支撑绝缘层的情况下预计通孔侧壁产生弯曲的部位。
11.本公开的有益效果为：
12.在通孔侧壁可能发生弯曲的位置形成了支撑绝缘层，支撑绝缘层具有一定硬度，在刻蚀通孔的过程中，能够起到支撑作用，不会被刻蚀成弯曲的形貌，避免因电容器过高导致过度刻蚀造成通孔侧壁弯曲，从而减少了金属连接线中存在空洞的情况，避免因存在空洞导致金属连接线电阻变大的现象。
附图说明
13.图1为本公开一些实施例中半导体结构的截面示意图。
14.图2为图1所示的半导体结构中刻蚀出通孔的示意图。
15.图3为本公开一些实施例中提供的形成于半导体衬底上的电容器的结构示意图。
16.图4为在图3所示的电容器和半导体衬底上形成第一层间介质层的示意图。
17.图5为在图4所示的第一层间介质层上形成支撑绝缘层的示意图。
18.图6为在图5所示的支撑绝缘层上形成第二层间介质层的示意图。
19.上述附图中的标号代表的含义如下所示：
20.1：半导体衬底，2：电容器，3：第一层间介质层，4：支撑绝缘层，5：第二层间介质层，6：通孔；
21.21：顶电极，22：存储极板。
具体实施方式
22.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
23.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
24.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
25.本公开的一些实施例提供了一种半导体结构，参见图1，该半导体结构包括形成于半导体衬底1之上的电容器2。该半导体衬底1例如可以是体硅衬底、绝缘体上硅(soi)衬底、锗衬底、绝缘体上锗(goi)衬底、硅锗衬底、iii-v族化合物半导体衬底1或通过执行选择性外延生长(seg)获得的外延薄膜衬底。半导体衬底1上还形成有与电容器2连接的晶体管，该晶体管在图1中未示出。电容器2包括顶电极21和存储极板22，电容器2用于在顶电极21和存储极板22之间存储电荷。
26.如图1所示，该半导体衬底1还包括依次形成于电容器2和半导体衬底1之上的第一层间介质层3、支撑绝缘层4和第二层间介质层5。其中，第一层间介质层3和第二层间介质层5的材料可以为绝缘的氧化物，如二氧化硅(sio2)。第一层间介质层3和第二层间介质层5所采用的材料可以相同，也可以不相同。支撑绝缘层4的材料可以为具有一定硬度且绝缘的材料，如氮化硅(si3n4)、碳化硅(sic)或氮氧化硅(sion)等。
27.在本公开实施例中，预先收集大量包含侧壁弯曲的通孔的半导体器件，将这些半导体器件切开，然后用电子显微镜对这些半导体器件中的通孔进行拍照，对得到的大量通孔图片进行处理，分析出侧壁弯曲发生的部位与通孔高度的比例关系，以及发生弯曲的部
位的厚度。侧壁弯曲发生的部位通常位于整个通孔的中间部位，发生弯曲的部位的厚度通常在几十纳米至几百纳米之间。在制作本公开实施例提供的半导体衬底1之前，根据预先设计的通孔高度、上述侧壁弯曲发生的部位与通孔高度的比例关系及发生弯曲的部位的厚度，确定出可能发生弯曲的区域，将该区域设置为预设通孔弯曲产生区域，该预设通孔弯曲产生区域为在不采用支撑绝缘层4的情况下预计通孔侧壁产生弯曲的部位。例如，假设预设通孔高度为5um，侧壁弯曲发生的部位与通孔高度的比例关系为发生在通孔高度的50％处，发生弯曲的部位的厚度为0.5um，则从通孔底端往上第2.5um至第3um处可能发生侧壁弯曲，因此可以将第2.5um至第3um处设置为预设通孔弯曲产生区域。
28.图1中所示的第一层间介质层3的形状为两台阶状，第一层间介质层3的下台阶的表面到达预设通孔弯曲产生区域。支撑绝缘层4位于设通孔弯曲产生区域内。进一步地，支撑绝缘层4的厚度可以恰为预设通孔弯曲产生区域的厚度。第二层间介质层5的上表面与半导体衬底1表面之间的垂直厚度为预设通孔高度。例如，若预设通孔高度为5um，预设通孔弯曲产生区域为第2.5um至第3um处，则第二层间介质层5的上表面与半导体衬底1表面之间的垂直厚度为5um，第一层间介质层3的下台阶的表面与半导体衬底1表面之间的垂直厚度为2.5um，支撑绝缘层4的厚度为0.5um。
29.本公开实施例提供的半导体结构中，可能发生侧壁弯曲的区域形成有支撑绝缘层4，支撑绝缘层4的材料为氮化硅、碳化硅或氮氧化硅等，支撑绝缘层4具有一定的硬度，在后续刻蚀通孔的过程中支撑绝缘层4能够起到支撑作用，不容易被刻蚀成侧壁弯曲的形貌，避免通孔侧壁发生弯曲，进而避免因侧壁弯曲导致最终制成的金属连接线的电阻增大。而且支撑绝缘层4是绝缘的不会影响后续制作的金属连接线的特性，且只在发生侧壁弯曲的位置形成支撑绝缘层4，不会降低使用该半导体结构的存储芯片内层间的电容值。
30.如图2所示，在该半导体结构的上表面，第一层间介质层3、支撑绝缘层4和第二层间介质层5齐平。该半导体结构还包括垂直贯穿第二层间介质层5、支撑绝缘层4和第一层间介质层3的通孔6。由于支撑绝缘层4的支撑作用，即便该通孔6的高度很高，通孔6的侧壁也不会发生弯曲。
31.本公开实施例在通孔6侧壁可能发生弯曲的位置形成了支撑绝缘层4，支撑绝缘层4具有一定硬度，在刻蚀通孔6的过程中，能够起到支撑作用，不会被刻蚀成弯曲的形貌，避免因电容器2过高导致过度刻蚀造成通孔6侧壁弯曲，从而减少了金属连接线中存在空洞的情况，避免因存在空洞导致金属连接线电阻变大的现象。
32.本公开实施例提供了一种存储单元，该存储单元包括上述任一实施例提供的半导体结构。
33.由于该存储单元包括的半导体结构在可能发生通孔6弯曲的位置形成了支撑绝缘层4，在刻蚀通孔6的过程中，支撑绝缘层4不会被刻蚀成弯曲的形貌，避免因电容器2过高导致过度刻蚀造成通孔6侧壁弯曲，从而减少了金属连接线中存在空洞的情况，避免因存在空洞导致金属连接线电阻变大的现象，进而提高了存储单元的可靠性。
34.本公开实施例提供了一种芯片，该芯片包括上述实施例提供的存储单元。该芯片可以为动态随机存取存储(dram)器件、快闪存储器件、磁随机存取存储(ram、mram)器件等。
35.本公开实施例提供的芯片使用的存储单元中，半导体结构在可能发生通孔6弯曲的位置形成了支撑绝缘层4，在刻蚀通孔6的过程中，支撑绝缘层4不会被刻蚀成弯曲的形
貌，避免因电容器2过高导致过度刻蚀造成通孔6侧壁弯曲，从而减少了金属连接线中存在空洞的情况，避免因存在空洞导致金属连接线电阻变大的现象，进而提高了芯片的可靠性。
36.本公开实施例提供了一种半导体结构的制造方法，首先提供形成于半导体衬底1之上的电容器2，如图3所示。在电容器2和半导体衬底1之上沉积第一层间介质层3，形成两台阶状的第一层间介质层3，第一层间介质层3下台阶的表面到达预设通孔弯曲产生区域，如图4所示。
37.本公开实施例先收集大量包含侧壁弯曲的通孔6的半导体器件，将这些半导体器件切开，然后用电子显微镜对这些半导体器件中的通孔6进行拍照，对得到的大量通孔6图片进行处理，分析出侧壁弯曲发生的部位与通孔6高度的比例关系，以及发生弯曲的部位的厚度。侧壁弯曲发生的部位通常位于整个通孔6的中间部位，发生弯曲的部位的厚度通常在几十纳米至几百纳米之间。在制作本公开实施例提供的半导体衬底1之前，根据预先设计的通孔高度、上述侧壁弯曲发生的部位与通孔6高度的比例关系及发生弯曲的部位的厚度，确定出可能发生弯曲的区域，将该区域设置为预设通孔弯曲产生区域。预设通孔弯曲产生区域为在不采用支撑绝缘层4的情况下预计通孔侧壁产生弯曲的部位。例如，假设预设通孔高度为5um，侧壁弯曲发生的部位与通孔高度的比例关系为发生在通孔高度的50％处，发生弯曲的部位的厚度为0.5um，则从通孔6底端往上第2.5um至第3um处可能发生侧壁弯曲，因此可以将第2.5um至第3um处设置为预设通孔弯曲产生区域。则第一层间介质层3的表面到达预设通孔弯曲产生区域的下端2.5um处。即第一层间介质层3的厚度为预设通孔弯曲产生区域的下端高度2.5um。
38.如图5所示，在第一层间介质层3上沉积支撑绝缘层4。由于第一层间介质层3下台阶的表面到达预设通孔弯曲产生区域，所以在第一层间介质层3上沉积的支撑绝缘层4将位于预设通孔弯曲产生区域内。进一步还可以沉积支撑绝缘层4，直至支撑绝缘层4的厚度等于预设通孔弯曲产生区域的厚度。具体地，在第一层间介质层3上沉积氮化硅、碳化硅或氮氧化硅中的任意一种，直至沉积厚度等于预设通孔弯曲产生区域的厚度，得到支撑绝缘层4。假设预设通孔弯曲产生区域为第2.5um至第3um处，则支撑绝缘层4的厚度为0.5um。
39.如图6所示，在支撑绝缘层4上沉积第二层间介质层5，直至第二层间介质层5的上表面与半导体衬底1的表面之间的垂直高度大于或等于预设通孔高度。然后对第一层间介质层3、支撑绝缘层4和第二层间介质层5进行化学机械研磨，直至第二层间介质层5的上台阶部消失，且第二层间介质层5的上表面与半导体衬底1表面之间的垂直厚度为预设通孔高度，如图1所示。之后依次刻蚀第二层间介质层5、支撑绝缘层4和第一层间介质层3，形成垂直贯穿第二层间介质层5、支撑绝缘层4和第一层间介质层3的通孔6，如图2所示。
40.本公开实施例制作的半导体结构，在通孔6侧壁可能发生弯曲的位置形成了支撑绝缘层4，支撑绝缘层4具有一定硬度，在刻蚀通孔6的过程中，能够起到支撑作用，不会被刻蚀成弯曲的形貌，避免因电容器2过高导致过度刻蚀造成通孔6侧壁弯曲，从而减少了金属连接线中存在空洞的情况，避免因存在空洞导致金属连接线电阻变大的现象，提高了使用该半导体结构的存储器件的可靠性。
41.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
42.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。