一种低压高效率氮化镓功率器件及其制作方法

1.本发明属于微电子技术领域，具体涉及一种低压高效率氮化镓功率器件及其制作方法。


背景技术：

2.随着科技和社会发展水平的提高，第一、二代半导体材料无法满足更高频率、更高功率电子器件的需求，由于gan材料具有宽的禁带宽度，高的电子饱和速度，高的击穿场强，高的热导率以及高的电子迁移率，以gan材料为基础制作的器件在高温高频以及微波功率器件方面有着广泛的应用。此类器件已成为大家研究的重点。
3.根据器件阈值电压的不同，可以将gan基高电子迁移率晶体管(high electron mobility transistor，简称hemt)器件分为两类：一类是传统的耗尽型gan基hemt器件，器件即使在不加栅极偏压时也处于开态，需要加负的栅压(vth＜0)才能使器件关断，所以常规的gan基高电子迁移率晶体管器件为耗尽型，也称为常开型；另一类是增强型的gan基hemt器件，其与耗尽型器件正好相反，器件具有正的开启电压(vth＞0)不仅可以简化射频/微波电路，还能避免电力电子器件的失效操作，更重要的是其与耗尽型器件结合，能组成直接耦合场效应晶体管逻辑(direct coupled field effect transistor，简称dcfl)数字电路，这大大拓宽了gan基hemt器件的应用范围。现在，低压高效率氮化镓功率器件被大量应用到射频领域以及被用作低压高效率功率开关器件。目前低压高效率氮化镓射频功率器件最常见的为基于凹槽栅结构的射频功率器件，其具有低的泄漏电流，较大的饱和电流且栅长可通过刻蚀工艺进行控制以保证功率器件的稳定性。其中，在源电极和漏电极欧姆接触制作中大多采用的是欧姆退火技术。
4.但是，对于凹槽栅结构的射频功率器件来说，接触电阻是个非常重要的指标。目前常规的欧姆退火技术针对不同的势垒材料以及帽层厚度需要不断调整退火温度与时间，使得接触电阻不容易控制，导致功率器件的工作稳定性差、使用寿命短。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种低压高效率氮化镓功率器件及其制作方法。本发明要解决的技术问题通过以下技术方案实现：
6.第一方面，本发明实施例提供了一种低压高效率氮化镓功率器件的制作方法，包括：
7.获取外延基片；其中，所述外延基片自下而上依次包括衬底层、成核层、缓冲层、插入层、势垒层和帽层；
8.在所述外延基片上形成有源区的电隔离；
9.在所述帽层上光刻出源电极区域和漏电极区域，利用二次外延技术和图形化刻蚀技术分别在所述源电极区域和所述漏电极区域生长欧姆金属形成源电极和漏电极；
10.在所述源电极、所述漏电极和所述帽层上生长钝化层；
11.在所述钝化层上光刻出凹槽区域，刻蚀所述凹槽区域内的钝化层直至预设位置形成凹槽；
12.在所述凹槽内生长栅介质层；
13.在所述钝化层上和所述凹槽上方光刻出栅电极区域，在所述栅电极区域内的所述钝化层上和所述凹槽内的栅介质层上生长栅金属形成t型栅电极；
14.刻蚀所述源电极和所述漏电极上的钝化层直至所述源电极和所述漏电极，分别在所述源电极、所述漏电极和所述t型栅电极上生长互联电极。
15.在本发明的一个实施例中，所述在所述外延基片上形成有源区的电隔离，包括：
16.在所述帽层上光刻出电隔离区域；
17.利用icp刻蚀工艺依次刻蚀电隔离区域的所述帽层、所述势垒层、所述插入层直至部分所述缓冲层内，以形成有源区的电隔离；其中，刻蚀深度为140nm～150nm。
18.在本发明的一个实施例中，所述在所述外延基片上形成有源区的电隔离，包括：
19.在所述帽层上光刻出电隔离区域；
20.利用离子注入工艺依次将n离子注入到电隔离区域的所述帽层、所述势垒层、所述插入层直至部分所述缓冲层内，以形成有源区的电隔离；其中，注入的深度为110nm～120nm。
21.在本发明的一个实施例中，所述利用二次外延技术和图形化刻蚀技术，分别在源电极区域和漏电极区域生长欧姆金属形成源电极和漏电极，包括：
22.在所述帽层上生长掩膜层；
23.在所述掩膜层上光刻出源电极区域和漏电极区域；
24.刻蚀所述源电极区域和所述漏电极区域内的所述掩膜层直至部分所述缓冲层内；
25.在所述缓冲层和所述掩膜层上生长n gan外延层；
26.采用湿法刻蚀去除所述帽层上的所述掩膜层和所述n gan外延层；
27.在所述n gan外延层上光刻出欧姆图形化区域；
28.刻蚀所述欧姆图形化区域内的部分所述n gan外延层形成欧姆接触槽阵列；
29.在所述n gan外延层上和所述欧姆接触槽阵列中的每个欧姆接触槽中沉积欧姆金属形成所述源电极和所述漏电极。
30.在本发明的一个实施例中，所述刻蚀所述凹槽区域内的钝化层直至预设位置形成凹槽，包括：
31.采用第一刻蚀工艺条件，刻蚀所述凹槽区域内的钝化层直至所述势垒层的上表面；
32.采用第二刻蚀工艺条件，继续刻蚀所述凹槽区域内的部分所述势垒层内；其中，在所述势垒层内的刻蚀深度为第一刻蚀深度，所述第一刻蚀深度最多为所述势垒层厚度的1/2；
33.采用第三刻蚀工艺条件，继续刻蚀所述凹槽区域内的部分所述势垒层形成所述凹槽；其中，在所述势垒层内的刻蚀深度为第二刻蚀深度，所述第二刻蚀深度为所述第一刻蚀深度的1/4。
34.在本发明的一个实施例中，所述刻蚀所述凹槽区域内的钝化层直至预设位置形成凹槽，包括：
35.采用第四刻蚀工艺条件，刻蚀所述凹槽区域内的钝化层直至所述势垒层的上表面；
36.采用第五刻蚀工艺条件，继续刻蚀所述凹槽区域内的所述势垒层直至所述缓冲层的上表面形成所述凹槽。
37.在本发明的一个实施例中，所述在所述凹槽内生长栅介质层，包括：
38.利用等离子增强原子层沉积设备，在250℃～300℃温度下利用热氧化工艺在所述凹槽内原位氧化形成厚度为2nm～7nm的栅介质层。
39.在本发明的一个实施例中，所述在所述凹槽内生长栅介质层，包括：
40.利用原子层沉积设备，在250℃～300℃温度下在所述凹槽内生长厚度为1nm～10nm的栅介质层。
41.第二方面，本发明实施例提供了一种低压高效率氮化镓功率器件，包括：
42.外延基片；其中，所述外延基片自下而上依次包括衬底层、成核层、缓冲层、插入层、势垒层和帽层；
43.源电极和漏电极，位于贯穿所述帽层、所述势垒层和所述插入层的所述缓冲层的两端；其中，所述源电极和所述漏电极与所述缓冲层之间分别设置有n gan外延层，所述n gan外延层设置有欧姆接触槽阵列，所述欧姆接触槽阵列中每个欧姆接触槽均填充有欧姆金属；
44.钝化层，位于所述源电极、所述漏电极和所述帽层上；
45.t型栅电极，包括第一部分和与所述第一部分齐平的第二部分；所述第一部分位于贯穿所述钝化层和所述帽层的中间位置的所述势垒层内；所述第二部分位于所述第一部分两侧且嵌入所述钝化层；其中，所述第一部分与所述势垒层之间还设置有栅介质层；
46.互联电极，位于贯穿所述钝化层的所述源电极和所述漏电极上，以及所述t型栅电极上。
47.第三方面，本发明实施例提供了一种低压高效率氮化镓功率器件，包括：
48.外延基片；其中，所述外延基片自下而上依次包括衬底层、成核层、缓冲层、插入层、势垒层和帽层；
49.源电极和漏电极，位于贯穿所述帽层、所述势垒层和所述插入层的所述缓冲层的两端；其中，所述源电极和所述漏电极与所述缓冲层之间分别设置有n gan外延层，所述n gan外延层设置有欧姆接触槽阵列，所述欧姆接触槽阵列中每个欧姆接触槽均填充有欧姆金属；
50.钝化层，位于所述源电极、所述漏电极和所述帽层上；
51.t型栅电极，包括第一部分和与所述第一部分齐平的第二部分，所述第一部分位于贯穿所述钝化层、所述帽层、所述势垒层和所述插入层的所述缓冲层上，所述第二部分位于所述第一部分两侧且嵌入所述钝化层；其中，所述第一部分与所述缓冲层之间还设置有栅介质层；
52.互联电极，位于贯穿所述钝化层的所述源电极和所述漏电极上，以及所述t型栅电极上。
53.本发明的有益效果：
54.本发明提出的低压高效率氮化镓功率器件的制作方法，制作欧姆接触时，采用二
次外延技术生成外延层，该外延层与欧姆金属形成欧姆接触，同时结合欧姆图形化刻蚀，增加了欧姆金属接触面积，进而减小了欧姆接触电阻，降低了寄生电容，降低了器件功耗并提高了器件频率特性。
55.针对现有氮化镓功率器件的各类可靠性问题，通过本发明制作方法可以提高器件的可靠性，对各类低压高效率氮化镓功率器件的制作具有十分重要的意义，在器件低压、高效率应用具有广泛的前景。
56.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
57.图1是本发明实施例提供的一种低压高效率氮化镓功率器件的制作方法流程示意图；
58.图2(a)～图2(o)是本发明实施例提供的低压高效率氮化镓功率器件制作过程对应的结构示意图；
59.图3是本发明实施例提供的利用离子注入工艺实现电隔离对应的结构示意图；
60.图4是本发明实施例提供的另一种凹槽刻蚀对应的结构示意图；
61.图5是本发明实施例提供的一种低压高效率氮化镓功率器件的结构示意图；
62.图6是本发明实施例提供的另一种低压高效率氮化镓功率器件的结构示意图。
63.附图标记说明：
64.1-衬底层；2-成核层；3-缓冲层；4-插入层；5-势垒层；6-帽层；7-源电极；8-漏电极；9-n gan外延层；10-钝化层；11-栅介质层；12-t型栅电极；13-互联电极；14-掩膜层。
具体实施方式
65.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
66.实施例一
67.为了降低器件的功耗，提高器件的功率特性，本发明实施例提供了一种低压高效率氮化镓功率器件及其制作方法。
68.第一方面，请参见图1，本发明实施例提供了一种低压高效率氮化镓功率器件的制作方法，包括以下步骤：
69.s10、获取外延基片；其中，外延基片自下而上依次包括衬底层1、成核层2、缓冲层3、插入层4、势垒层5和帽层6。
70.具体而言，请参见图2(a)，本发明实施例选取的外延基片自下而上依次包括衬底层1、成核层2、缓冲层3、插入层4、势垒层5和帽层6。其中，该外延基片可以为现有的集成外延基片，也可以为利用金属有机化合物化学气相淀积(metal-organic chemical vapor deposition，简称mocvd)工艺在衬底层1依次生长成核层2、缓冲层3、插入层4、势垒层5和帽层6制作而得。
71.优选地，衬底层1包括厚度为400μm～500μm的蓝宝石或sic或si；成核层2包括厚度为160nm～180nm的aln；缓冲层3包括厚度为1.3μm～2μm的gan；插入层4包括厚度为0～1nm的aln；势垒层5包括厚度为3nm～20nm的algan或aln或inaln或scaln或inalgan；帽层6包括
厚度为2nm～6nm的gan。
72.s20、在外延基片上形成有源区的电隔离。
73.具体而言，请参见图2(b)，本发明实施例提供了一种可选方案，在外延基片上形成有源区的电隔离，包括：
74.s201、在帽层6上光刻出电隔离区域。
75.具体而言，首先，将样品放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
76.s202、利用icp刻蚀工艺依次刻蚀电隔离区域的帽层6、势垒层5、插入层4直至部分缓冲层3内，以形成有源区的电隔离；其中，刻蚀深度为140nm～150nm。
77.具体而言，首先，利用感应耦合等离子体(inductive coupled plasma emission spectrometer，简称icp)工艺依次刻蚀电隔离区域的帽层6、势垒层5、插入层4和部分缓冲层3，以实现有源区的台面隔离，其总的刻蚀深度为140nm～150nm；然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；最后，用超纯水冲洗样品并用氮气吹干。
78.请参见图3，本发明实施例提供了另一种可选方案，在外延基片上形成有源区的电隔离，包括：
79.s20-1、在帽层6上光刻出电隔离区域。
80.具体而言，首先将样品放在200℃的热板上烘烤5min；然后进行光刻胶的涂胶和甩胶，其甩胶厚度为2μm，并将样品放在90℃的热板上烘烤1min；接着将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，最后将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
81.s20-2、利用离子注入工艺依次将n离子注入到电隔离区域的帽层6、势垒层5、插入层4直至部分缓冲层3内，以形成有源区的电隔离；其中，注入的深度为110nm～120nm。
82.具体而言，首先利用离子注入工艺依次将n离子注入到电隔离区域的帽层6、势垒层5、插入层4和部分缓冲层3，以实现有源区的电隔离，其总的注入深度为110nm～120nm；然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，最后用超纯水冲洗样品并用氮气吹干。
83.s30、在帽层6上光刻出源电极区域和漏电极区域，利用二次外延技术和图形化刻蚀技术分别在源电极区域和漏电极区域生长欧姆金属形成源电极7和漏电极8。
84.具体而言，本发明实施例提供了一种可选方案，包括：
85.s301、在帽层6上生长掩膜层14。
86.具体而言，请参见图2(c)，将样品放入等离子体增强化学气相沉积(plasma enhanced chemical vapor eeposition，简称pecvd)设备中生长掩膜层14，其生长的工艺条件为：采用o2和sih4作为反应气体，衬底温度为250℃，反应腔室压力为600mtorr，rf功率为44w。
87.优选地，掩膜层14包括厚度为150nm～200nm的sio2。
88.s302、在掩膜层14上光刻出源电极区域和漏电极区域。
89.具体而言，首先，将样品放在200℃的热板上烘烤5min；然后，在掩膜层14上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对源电极区域和漏电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除源电极区域和漏电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
90.s303、刻蚀源电极区域和漏电极区域内掩膜层14直至部分缓冲层3内。
91.具体而言，请参见图2(d)，首先，将有源电极7和漏电极8光刻图形的样品放入icp刻蚀机中进行刻蚀，利用一种刻蚀条件：反应气体为cf4和o2，反应腔室压力为10mtorr，上电极和下电极的射频功率分别为100w和10w，刻蚀掩膜层14、帽层6直至势垒层5的上表面；再利用另一种刻蚀条件：反应气体为cl2和bcl3，反应腔室压力为5mtorr，上电极和下电极的射频功率分别为150w和50w，刻蚀至部分缓冲层3内，在缓冲层3内的刻蚀深度为10nm～20nm；接着，将完成刻蚀后的样品表面光刻胶进行清洗后。
92.s304、在缓冲层3和掩膜层14上生长n gan外延层9。
93.具体而言，请参见图2(e)，将样品放入mocvd设备中，利用mocvd工艺缓冲层3和掩膜层14上进行n gan外延层9生长，即二次外延，具体在缓冲层3和掩膜层14上生长厚度为100nm～200nm的n gan外延层9。
94.s305、采用湿法刻蚀去除帽层6上的掩膜层14和n gan外延层9。
95.具体而言，请参见图2(f)，将样品放入缓冲氧化物刻蚀(buffered oxide etch，简称boe)溶液中进行湿法刻蚀，腐蚀掉帽层6上的掩膜层14，同时覆盖在掩膜层14上的n gan外延层9随掩膜层14脱落。腐蚀工艺条件为：boe溶液由49％hf水溶液：40％nh4f水溶液＝1：6(体积比)的成分混合而成，腐蚀时间为3min。
96.s306、在n gan外延层9上光刻出欧姆图形化区域。
97.具体而言，利用s302光刻出源电极区域和漏电极区域的方法，在n gan外延层9上光刻出欧姆图形化区域。
98.s307、刻蚀欧姆图形化区域内的部分n gan外延层9形成欧姆接触槽阵列。
99.具体而言，请参见图2(g)，利用icp刻蚀工艺移除欧姆图形化区域内的部分n gan外延层9，其刻蚀的条件为：反应气体为cf4和o2，反应腔室压力为10mtorr，上电极和下电极的射频功率分别为100w和10w，刻蚀部分在n gan外延层9形成欧姆接触槽阵列，在n gan外延层9内刻蚀深度均为50nm～80nm。其中，欧姆接触槽阵列包括若干欧姆接触槽，每个欧姆接触槽的表面形状可以为圆形、矩形等，具体形状不限。
100.s308、在n gan外延层9和欧姆接触槽阵列中的每个欧姆接触槽中沉积欧姆金属形成源电极7和漏电极8。
101.具体而言，请参见图2(h)，首先，将有源电极7和漏电极8光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2
×
10-6
torr之后，在源电极区域和漏电极区域内的n gan外延层9和欧姆接触槽阵列中的每个欧姆接触槽中，以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由ti、al、ni和au四层金属组成的金属堆栈结构；接着，对完成欧姆金属蒸发的样品进行剥离，以移除源电极区域和漏电极区域外
的欧姆金属、光刻胶和剥离胶；最后，用超纯水冲洗样品并用氮气吹干。
102.本发明实施例s30采用二次外延方式时，在掩膜层14的选择、n gan外延层9生长的工艺和n gan外延层9上蒸发欧姆金属的选择上要求极为严苛。在工艺制作过程中因为需要选区生长的原因，必须增加掩膜层14，掩膜层14必须选用高温不变性，且易剥离的掩膜材料，这样才可以保证n gan外延层9的生长质量；n gan外延层9生长过厚或过薄都会严重影响到源电极7和漏电极8的质量，本发明实施例优选n gan外延层9生长厚度为100nm～200nm，同时生长后采用合适比例的boe溶液进行n gan外延层9表面刻蚀，提高n gan外延层9的生长质量；而在n gan外延层9上生长欧姆金属时，金属选用上也有要求，欧姆金属必须包括粘附性好的ni金属、上层更易导电的au。
103.s40、在源电极7、漏电极8和帽层6上生长钝化层10。
104.具体而言，本发明实施例提供了一种可选方案，在源电极7、漏电极8和帽层6上生长钝化层10，包括：
105.s401、对完成有源电极7和漏电极8生长后的样品进行表面清洗。
106.具体而言，首先，将完成有源电极7和漏电极8生长后的样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；然后，将样品放入温度为60℃的剥离液中水浴加热5min；接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；最后，用超纯水冲洗样品并用氮气吹干。
107.s402、在源电极7、漏电极8和帽层6上生长钝化层10。
108.具体而言，请参见图2(i)，将样品放入pecvd设备中，利用pecvd工艺在源电极7、漏电极8和有源区的帽层6上生长钝化层10，其生长的工艺条件为：采用nh3和sih4作为反应气体，衬底温度为250℃，反应腔室压力为600mtorr，rf功率为22w。
109.优选地，钝化层10包括厚度为100nm～120nm的sin。
110.s50、在钝化层10上光刻出凹槽区域，刻蚀凹槽区域内的钝化层10直至预设位置形成凹槽。
111.具体而言，本发明实施例提供了一种可选方案，在钝化层10上光刻出凹槽区域，刻蚀凹槽区域内的钝化层10直至预设位置形成凹槽，包括：
112.s501、在钝化层10上光刻出凹槽区域。
113.具体而言，首先，将样品放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中对凹槽区域内的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除凹槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
114.s502、采用第一刻蚀工艺条件，刻蚀凹槽区域内的钝化层10直至势垒层5的上表面。
115.具体而言，请参见图2(j)，将样品放入icp刻蚀机中，利用icp刻蚀工艺移除凹槽区域内的钝化层10和帽层6，采用第一刻蚀工艺进行刻蚀，具体其刻蚀的条件为：反应气体为cf4和o2，反应腔室压力为10mtorr，上电极和下电极的射频功率分别为100w和10w，刻蚀直至势垒层5的上表面。
116.s503、采用第二刻蚀工艺条件，继续刻蚀凹槽区域内的部分势垒层5内；其中，在势垒层5内的刻蚀深度为第一刻蚀。
117.具体而言，请参见图2(k)，改变刻蚀条件，在icp刻蚀机中采用第二刻蚀工艺条件实现快速刻蚀，继续刻蚀凹槽区域内的势垒层5，具体快速刻蚀的条件为：反应气体为cl2和bcl3，反应腔室压力为5mtorr，上电极和下电极的射频功率分别为300w和75w，刻蚀深度为第一刻蚀深度，具体第一刻蚀深度最多为势垒层5厚度的1/2，比如势垒层5厚度为20nm时，第一刻蚀深度可以取值为8nm，对应凹槽区域内势垒层5剩余厚度为12nm。
118.s504、采用第三刻蚀工艺条件，继续刻蚀凹槽区域内的部分势垒层5形成凹槽；其中，在势垒层5内的刻蚀深度为第二刻蚀深度，第二刻蚀深度为第一刻蚀深度的1/4。
119.具体而言，请参见图2(l)，再次改变刻蚀条件，在icp刻蚀机中采用第三刻蚀工艺条件实现低损失恢复，继续刻蚀凹槽区域内的势垒层5形成凹槽，具体低损伤修复条件为：反应气体为o2和bcl3，反应腔室压力为20mtorr，上电极和下电极的射频功率分别为50w和15w，刻蚀深度为第二刻蚀深度，据第二刻蚀深度为第一刻蚀深度的1/4，比如第二刻蚀深度为8nm时，第二刻蚀深度可以取值为2nm，对应凹槽区域内势垒层5剩余厚度为10nm。
120.本发明实施例提供了另一种可选方案，s50刻蚀凹槽区域内的钝化层直至预设位置形成凹槽，包括：
121.s50-1、采用第四刻蚀工艺条件，刻蚀凹槽区域内的钝化层直至势垒层5的上表面。
122.具体而言，本发明实施例选择采用与s502相同的第一刻蚀工艺条件作为第四刻蚀工艺条件，在icp刻蚀机中刻蚀凹槽区域内的钝化层10直至势垒层5的上表面形成如图2(j)所示结构。
123.s50-2、采用第五刻蚀工艺条件，继续刻蚀凹槽区域内的势垒层5直至缓冲层3的上表面形成凹槽。
124.具体而言，请参见图3，改变刻蚀工艺条件，本发明实施例采用与s504相同的第三刻蚀工艺条件作为第五刻蚀工艺条件，在icp刻蚀机中继续刻蚀凹槽区域内的势垒层5直至缓冲层3的上表面形成凹槽。
125.图2(m)～图2(o)是基于图2(l)的工艺制作结构示意图，这里只是展示了基于图2(l)的工艺制作对应的结构，通过s50-1、s50-2刻蚀形成凹槽对应的后续制作工艺类似。接下来重点介绍图2(m)～图2(o)基于图2(l)的后续工艺制作流程。
126.s60、在凹槽内生长栅介质层11。
127.具体而言，请参见图2(i)，本发明实施例提供了一种可选方案，利用等离子增强原子层沉积设备，在250℃～300℃温度下利用热氧化工艺在凹槽内原位氧化形成厚度为1nm～10nm的栅介质层，具体包括：
128.s601、对完成凹槽刻蚀的样品进行表面清洗。
129.具体而言，首先，将完成凹槽刻蚀的样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；然后，将样品放入温度为60℃的剥离液中水浴加热5min；接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；最后，用超纯水冲洗样品并用氮气吹干。
130.s602、对凹槽区域的势垒层5和凹槽区域外的钝化层10表面进行原位预处理。
131.具体而言，将完成表面清洗的样品放入等离子增强原子层沉积(plasma enhanced atomic layer deposition，简称peald)设备中，对凹槽区域的势垒层5和凹槽区域外的钝化层10表面进行原位预处理，其处理的工艺条件为：反应气体为nh3和n2混合气体，衬底温度
为300℃，rf功率设置为200w，处理时间为5min。
132.s603、在凹槽区域的势垒层5表面生长aln介质插入层。
133.具体而言，利用peald工艺在凹槽区域的势垒层5表面生长1nm～2nm的aln介质插入层，其生长的工艺条件为：采用nh3和tma作为反应前驱体源，衬底温度为250℃～300℃，rf功率设置为50w，反应腔室压力为0.3torr。
134.s604、对凹槽区域的aln介质插入层和凹槽区域外的钝化层10表面进行氧化处理。
135.具体而言，利用peald工艺中，对凹槽区域的aln介质插入层和凹槽区域外的钝化层10表面进行氧化处理，其处理的工艺条件为：反应气体为o2，衬底温度为250℃～300℃，rf功率设置为200w，处理时间为20min。
136.s605、利用热氧化工艺在凹槽区域的aln介质插入层和凹槽区域外的钝化层10上进行原位氧化形成栅介质层11。
137.具体而言，在凹槽区域的aln介质插入层和凹槽区域外的钝化层10上，利用peald设备，采用热氧化工艺在aln介质插入层上原位氧化形成厚度为2nm～5nm的al2o3高k介质层，由aln介质插入层和al2o3高k介质层共同组成栅介质层11，而在钝化层10上原位氧化形成sio2钝化层10，其生长的工艺条件为：采用o2和tma作为反应前驱体源，衬底温度为250℃～300℃，rf功率设置为100w，反应腔室压力为0.3torr。
138.本发明实施例提供了另一种可选方案，s60在凹槽内生长栅介质层11，包括：利用原子层沉积(atomiclayer deposition，简称ald)设备，在250℃～300℃温度下在凹槽内生长厚度为2nm～7nm的栅介质层，具体地：
139.s60-1、对完成凹槽刻蚀的样品进行表面清洗。
140.s60-2、对凹槽区域的势垒层5和凹槽区域外的钝化层10表面进行原位预处理。
141.s60-3、在凹槽区域的势垒层5表面生长aln介质插入层。
142.s60-4、在aln介质插入层上生长hfo2高k介质层。
143.s60-1～s60-3与s601～s603处理相同，在此不再赘述，不同的是s60-4在aln介质插入层上利用ald工艺生长厚度为1nm～5nm的hfo2高k介质层，其生长的工艺条件为：反应前驱体源为o3和temah，衬底温度为300℃，反应腔室压力为0.3torr。
144.s70、在钝化层10上和凹槽上方光刻出栅电极区域，在栅电极区域内的栅介质层11上和凹槽内栅介质层11上生长栅金属形成t型栅电极12。
145.具体而言，请参见图2(n)，在钝化层10上和凹槽上方光刻出栅电极区域，在栅电极区域内的钝化层10上和凹槽内的栅介质层11上生长栅金属形成t型栅电极12，包括：
146.s701、在钝化层10上和凹槽上方光刻出栅电极区域。
147.具体而言，首先，将完成栅介质层11生长的样品放在200℃的热板上烘烤5min；然后，在钝化层10上和凹槽上方进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；之后，将完成涂胶和甩胶的样品放入光刻机中对栅电极区域内的光刻胶进行曝光；最后，将完成曝光的样品放入显影液中移除栅电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
148.s702、在栅电极区域内的钝化层10上和凹槽内的栅介质层11上生长栅金属形成t型栅电极12。
149.具体而言，首先，将有t型栅电极12光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2
×
10-6
torr之后，在栅电极区域内的钝化层10和凹槽内，以及栅电极区域外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由ni和au两层金属组成的金属堆栈结构；接着，对完成栅金属蒸发的样品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶；最后，用超纯水冲洗样品并用氮气吹干。
150.s80、刻蚀源电极7和漏电极8上的钝化层10直至源电极7和漏电极8，分别在源电极7、漏电极8和t型栅电极12上生长互联电极13。
151.具体而言，请参见图2(o)，刻蚀源电极7和漏电极8上的钝化层10直至源电极7和漏电极8，分别在源电极7、漏电极8和t型栅电极12上生长互联电极13，包括：
152.s801、在钝化层10上光刻金属互联区域。
153.具体而言，将完成t型栅电极12生长的样品放在200℃的热板上烘烤5min；在源电极7和漏电极8上的钝化层10上和t型栅电极12上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；将完成涂胶和甩胶的样品放入光刻机中对金属互连区域内的光刻胶进行曝光，再将完成曝光的样品放入显影液中移除金属互联区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
154.s802、刻蚀金属互联区域内的钝化层10直至源电极7和漏电极8。
155.具体而言，利用icp刻蚀工艺移除金属互联区域内的钝化层10，其刻蚀的条件为：反应气体为cf4和o2，反应腔室压力为10mtorr，上电极和下电极的射频功率分别为100w和10w，刻蚀的深度为100nm～120nm，即刻蚀直至源电极7和漏电极8的上表面。
156.s803、在金属互连区域内的源电极7、漏电极8和t型栅电极12上蒸发互联金属形成互联电极13。
157.具体而言，将带有金属互连区域的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2
×
10-6
torr之后，再在金属互连区域内的源电极7、漏电极8和t型栅电极12，以及金属互连区域外的光刻胶上蒸发互联金属，形成互联电极13，该互联电极13是自下向上依次由ti和au两层组成的金属堆栈结构；对完成互联金属蒸发的样品进行剥离，以移除金属互联区域以外的互联金属、光刻胶和剥离胶，并用超纯水冲洗样品并用氮气吹干，以完成器件制作。
158.综上所述，本发明实施例提出的低压高效率氮化镓功率器件的制作方法，制作欧姆接触时，采用二次外延技术生成外延层，该外延层与欧姆金属形成欧姆接触，同时结合欧姆图形化刻蚀，增加了欧姆金属接触面积，进而减小了欧姆接触电阻，降低了寄生电容，降低了器件功耗并提高了器件频率特性。
159.在凹槽刻蚀过程中，利用快速刻蚀后低损伤修复对凹槽进行加工，减小了固定电荷与刻蚀损伤，改善了凹槽内界面电荷与杂质对沟道电子的散射影响，从而提高了器件的可靠性。
160.本发明实施例的栅介质层11采用由aln介质插入层和高k介质层组成的叠层结构，通过aln介质插入层改善栅介质层11与帽层6之间的界面质量，通过高k介质层改善绝缘栅高电子迁移率晶体管的关态泄漏电流和栅控能力。其中，高k介质层包括al2o3高k介质层或
hfo2高k介质层。
161.在栅介质层11生长过程中，利用热氧化处理工艺实现栅介质层11原位氧化，在保证强极化氮化物势垒高度未减小的情况下，将部分势垒层5氧化为栅介质层11，避免了传统采用ald工艺生长栅介质层11时由于刻蚀导致界面存在损伤的问题，降低了器件的方阻，通过栅介质层11可以改善器件的关态泄漏电流，从而提高器件的功率特性。在热氧化处理过程中，采用等离子增强原子层沉积peald设备实现远程等离子体氧化处理，增加了氧化速度的同时，减小了等离子体对势垒层5表面造成的损伤；且氧化处理过程所需的温度较低，即仅有250℃～300℃左右，可以有效避免高温条件对材料造成的损伤，改善栅极关态漏电，提高器件的击穿电压，同时提高器件的阈值电压，达到制作增强型器件的目的。
162.最后，针对现有氮化镓功率器件的各类可靠性问题，通过本发明制作方法可以提高器件的可靠性，对各类低压高效率氮化镓功率器件的制作具有十分重要的意义，在器件低压、高效率应用具有广泛的前景。
163.第二方面，请参见图5，本发明实施例提供了一种低压高效率氮化镓功率器件，包括：
164.外延基片；其中，外延基片自下而上依次包括衬底层1、成核层2、缓冲层3、插入层4、势垒层5和帽层6；
165.源电极7和漏电极8，位于贯穿帽层6、势垒层5和插入层的缓冲层3的两端；其中，源电极7和漏电极8与缓冲层3之间分别设置有n gan外延层9，n gan外延层9设置有欧姆接触槽阵列，欧姆接触槽阵列中每个欧姆接触槽均填充有欧姆金属；
166.钝化层10，位于源电极7、漏电极8和帽层6上；
167.t型栅电极12，包括第一部分和与第一部分齐平的第二部分；第一部分位于贯穿钝化层10和帽层6的中间位置的势垒层5内；第二部分位于第一部分两侧且嵌入钝化层10；其中，第一部分与势垒层5之间还设置有栅介质层11；
168.互联电极13，位于贯穿钝化层的源电极7和漏电极8上，以及t型栅电极12上。
169.其中，该低压高效率氮化镓功率器件由上述低压高效率氮化镓功率器件的制作方法制作形成。
170.第三方面，请参见图6，本发明实施例提供了一种低压高效率氮化镓功率器件，包括：
171.外延基片；其中，外延基片自下而上依次包括衬底层1、成核层2、缓冲层3、插入层4、势垒层5和帽层6；
172.源电极7和漏电极8，位于贯穿帽层6、势垒层5和插入层4的缓冲层3的两端；其中，源电极7和漏电极8与缓冲层3之间分别设置有n gan外延层9，n gan外延层9设置有欧姆接触槽阵列，欧姆接触槽阵列中每个欧姆接触槽均填充有欧姆金属；
173.钝化层10，位于源电极7、漏电极8和帽层6上；
174.t型栅电极12，包括第一部分和与第一部分齐平的第二部分，第一部分位于贯穿钝化层10、帽层6、势垒层5和插入层4的缓冲层3上，第二部分位于第一部分两侧且嵌入钝化层10；其中，第一部分与缓冲层3之间还设置有栅介质层11；
175.互联电极13，位于贯穿钝化层10的源电极7和漏电极8上，以及t型栅电极12上。
176.其中，该低压高效率氮化镓功率器件由上述低压高效率氮化镓功率器件的制作方
法制作形成。与第二方面提供的低压高效率氮化镓功率器件最大的不同是，第二方面提供的低压高效率氮化镓功率器件在制作凹槽刻蚀的预设位置为势垒层5内，第三方面提供的低压高效率氮化镓功率器件在制作凹槽刻蚀的预设位置为缓冲层3的上表面。
177.本发明实施例第一方面和第二方面提出的低压高效率氮化镓功率器件，欧姆接触区采用n gan外延层9与欧姆金属形成欧姆接触方式，同时结合欧姆图形化刻蚀形成欧姆接触槽阵列，增加了欧姆金属接触面积，进而减小了欧姆接触电阻，降低了寄生电容，降低了器件功耗并提高了器件频率特性。
178.在凹槽刻蚀过程中，利用快速刻蚀后低损伤修复对凹槽进行加工，减小了固定电荷与刻蚀损伤，改善了凹槽内界面电荷与杂质对沟道电子的散射影响，从而提高了器件的可靠性。
179.本发明实施例的栅介质层11采用由aln介质插入层和高k介质层组成的叠层结构，通过aln介质插入层改善栅介质层11与帽层6之间的界面质量，通过高k介质层改善绝缘栅高电子迁移率晶体管的关态泄漏电流和栅控能力。其中，高k介质层包括al2o3高k介质层或hfo2高k介质层。
180.在栅介质层11生长过程中，利用热氧化处理工艺实现栅介质层11原位氧化，在保证强极化氮化物势垒高度未减小的情况下，将部分势垒层5氧化为栅介质层11，避免了传统采用ald工艺生长栅介质层11时由于刻蚀导致界面存在损伤的问题，降低了器件的方阻，通过栅介质层11可以改善器件的关态泄漏电流，从而提高器件的功率特性。在热氧化处理过程中，采用等离子增强原子层沉积peald设备实现远程等离子体氧化处理，增加了氧化速度的同时，减小了等离子体对势垒层5表面造成的损伤；且氧化处理过程所需的温度较低，即仅有250℃～300℃左右，可以有效避免高温条件对材料造成的损伤，改善栅极关态漏电，提高器件的击穿电压，同时提高器件的阈值电压，达到制作增强型器件的目的。
181.最后，针对现有氮化镓功率器件的各类可靠性问题，通过本发明制作方法可以提高器件的可靠性，对各类低压高效率氮化镓功率器件的制作具有十分重要的意义，在器件低压、高效率应用具有广泛的前景。
182.在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
183.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
184.尽管在此结合各实施例对本技术进行了描述，然而，在实施所要求保护的本技术过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求
中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
185.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。