一种多晶硅线宽控制方法及其装置与流程

1.本发明属于微电子技术领域，尤其涉及一种多晶硅线宽控制方法及其装置。


背景技术：

2.多晶硅刻蚀的一步光刻和一步刻蚀用于形成如图10所示的功能单元，在特征图形尺寸达到某些制程或更高精度要求时，如图11，会出现多晶硅头对头h2h（head to head）显影问题和如图12所示的有源区断路问题。
3.发明人发现，即使采用如图13所示的硬掩膜刻蚀来定义多晶硅线宽，并采用如图14所示的lec（line edge cut）线端刻蚀工艺，用来定义关键线宽的硬掩膜刻蚀往往不能完全控制最终线宽的收敛，进而影响器件的电性和良率。


技术实现要素：

4.本发明实施例公开了一种多晶硅线宽控制方法及其装置。通过多级联动的参数联动机制，以通用的apc（auto process control）提升了线宽控制的精度。
5.具体地，本发明实施例通过获取多晶硅线宽控制的联动参数集合，依照制程工艺的需要，分批次进行参数的联动或优化。
6.其中，该联动参数集合包括第一联动参数、第二联动参数直至第n联动参数，n为大于或等于4的自然数。
7.进一步地，第一联动参数包括第一联动第一参量和第一联动第二参量；第二联动参数包括第二联动第一参量和第二联动第二参量；依次类推，直至第n联动参数包括的第n联动第一参量和第n联动第二参量，其中，联动参数集合用于刻蚀过程中约束条件的综合；该约束条件包括刻蚀制程的时间长度。
8.通过关联第一联动第一参量和第一联动第二参量，控制第一联动第一参量和第一联动第二参量的第一联动差值；该第一联动差值依照线宽控制的控制精度确定或以预设值为目标值进行调节。
9.进一步地，其第一联动第一参量可采集或测量自光刻系统，且第一联动第一参量为一可测量的线宽值；第一联动第二参量采集或测量自刻蚀系统，其第一联动第二参量为一可测的刻蚀宽度值。
10.进一步地，第一联动第一参量可以为光刻的线宽值，该光刻的线宽值可以测量获得；其第一联动第二参量为硬掩膜hm的线宽值，该硬掩膜hm的线宽值可以测量获得。
11.进一步地，通过关联第二联动第一参量和第二联动第二参量，可控制第二联动第一参量和第二联动第二参量的第二联动差值；该第二联动差值依照线宽控制的控制精度确定或以预设值为目标值进行调节。
12.进一步地，还可包括采集或测量自光刻系统的第二联动第一参量，该第二联动第一参量为一可测量的线宽值；另一方面，还包括采集或测量自头对头刻蚀系统第二联动第二参量。
13.其中，第二联动第一参量可以是硬掩膜hm光刻的线宽值，第二联动第二参量可以是lec刻蚀的线宽值；该lec刻蚀为线端切割刻蚀制程。
14.进一步地，可通过发送第一联动参数和/或第二联动参数到apc制程控制系统或其它siso（single input single output）单入单出控制系统来实现相应参数的自动调节；其中，apc或其它siso系统在同一时段内最多接收第一联动参数和第二联动参数中的一项并实施相应制程的调节。
15.进一步地，该光刻、lec刻蚀或hm刻蚀的特征尺寸小于或等于28nm；且该硬掩膜包括金属硬掩膜；该刻蚀制程可包括双大马士革联动工艺。
16.进一步地，可通过关联第三联动第一参量和第三联电第二参量，进一步地获取联动参数；通过发送第三联动第一参量和第三联电第二参量的联动关系量到apc制程控制系统或其它siso控制系统；其中，联动关系量包括hm多晶硅凹槽与hm刻蚀时间的关系。
17.进一步地，可通过关联第四联动第一参量和第四联动第二参量，进一步的调解线宽；其中，第四联动第一参量可以是hm刻蚀与lec刻蚀的线宽差；第四联动第二参量可以是lec终点参量endpt值。
18.进一步地，还可通过关联第五联动第一参量和第五联动第二参量来改善凹槽的制备过程；其中，第五联动第一参量为lec终点参量endpt值；第五联动第二参量为hm多晶硅凹槽回刻状态。
19.进一步地，可通过建立hm多晶硅凹槽和hm刻蚀时间的关联，进行lec与hm线宽差的控制。
20.进一步地，可通过建立回刻与回刻时间的关联，通过apc制程控制系统或其它siso控制系统控制lec与hm刻蚀的线宽差。
21.其中，可通过apc制程控制系统或其它siso控制系统控制hm刻蚀的oe时间；该oe时间的控制用于调节hm刻蚀和lec刻蚀的线宽差；结合hm刻蚀与apc制程控制系统或其它siso控制系统调节线宽。
22.本发明实施例还公开了一种线宽控制装置，包括第一联动子系统、第二联动子系统直至第m联动子系统；其中，m为大于或等于4的自然数；该装置还包括制程控制子系统；其中，第一联动子系统至第m联动子系统接收联动参数集合发来的参数；该联动参数集合包括第一联动参数、第二联动参数直至第n联动参数，n为大于或等于4的自然数。
23.该第一联动参数包括第一联动第一参量和第一联动第二参量；第二联动参数）包括第二联动第一参量和第二联动第二参量；直至第n联动参数包括第n联动第一参量和第n联动第二参量；其联动参数集合用于刻蚀过程中约束条件的综合；约束条件包括，刻蚀制程的时间长度；该制程控制子系统关联第一联动第一参量和第一联动第二参量，控制第一联动第一参量和第一联动第二参量的第一联动差值；第一联动差值依照线宽控制的控制精度确定或以预设值为目标值进行调节。
24.进一步地，该第一联动子系统建立hm刻蚀与lec的线宽差和lec endpt的关联；第二联动子系统建立lec endpt和hm多晶硅凹槽回刻的信息关联；第三联动子系统建立hm多晶硅凹槽信息和hm刻蚀oe时间的关联；第四联动子系统建立凹槽与刻蚀时间的关联；制程
控制子系统调节lec刻蚀与hm刻蚀的线宽差。
25.基于此，通过apc或其它siso系统即可实现更高精度的hm刻蚀时间控制，进而更精确地控制hm和lec的线宽差，再结合hm与光刻的apc或其它siso系统，改善了线宽的控制精度。
26.需要说明的是，在本文中采用的“第一”、“第二”等类似的语汇，仅仅是为了描述技术方案中的各组成要素，并不构成对技术方案的限定，也不能理解为对相应要素重要性的指示或暗示；带有“第一”、“第二”等类似语汇的要素，表示在对应技术方案中，该要素至少包含一个。
附图说明
27.为了更加清晰地说明本发明的技术方案，利于对本发明的技术效果、技术特征和目的进一步理解，下面结合附图对本发明进行详细的描述，附图构成说明书的必要组成部分，与本发明的实施例一并用于说明本发明的技术方案，但并不构成对本发明的限制。
28.附图中的同一标号代表相同的部件，具体地：图1为本发明实施例控制流程示意图；图2为本发明实施例多晶硅刻蚀深度与线宽的关系示意图；图3为本发明实施例hm与lec线宽差和lec endpt关联图；图4为本发明实施例lec endpt和hm多晶硅凹槽recess关联图；图5为本发明实施例hm多晶硅凹槽recess和hm刻蚀的oe时间关联图；图6为本发明实施例hm多晶硅凹槽recess和recess时间关联图；图7为本发明实施例多晶硅凹槽recess示意图；图8为本发明实施例recess时间控制改善情况图示；图9为本发明实施例lec关键尺寸改善情况图示；图10为现有技术中多晶硅刻蚀前后对比示意图；图11为头对头显影问题示意图；图12为刻蚀制程中有源区正常与断路状态对比图；图13为硬掩膜刻蚀示意图；图14为lec线端刻蚀示意图；图15为本发明实施例装置结构框图；图16为本发明实施例装置第一联动子系统参量示意图；图17为本发明实施例装置第二联动子系统参量示意图；图18为本发明实施例装置第n联动子系统参量示意图；图19为硬掩膜线宽与最终线宽关联图。
29.其中：101-初始化过程；102-信号检测过程；103-硬掩膜刻蚀过程；104-关联及比较过程；105-let线端光刻过程；
106-let线端刻蚀过程；107-let关键尺寸获取过程；200-联动参数集合；201-第一联动参数，211-第一联动第一参量，212-第一联动第二参量；202-第二联动参数，221-第二联动第一参量，222-第二联动第二参量；203-第三联动参数；20m-第m联动参数；20n-第n联动参数，2n1-第n联动第一参量，2n2-第n联动第二参量；300-制程控制子系统参数；312-第一联动子系统与第二联动子系统的关联参数；323-第二联动子系统与第三联动子系统的关联参数；3mn-第m联动子系统与第n联动子系统的关联参数；400-小线宽获取状态；500-大线宽获取状态；401、501-衬底；402、502-多晶硅层；403、503-氮化硅层；404、504-氧化层；610-一步光刻制程前状态；620-一步光刻制程后状态；615、625-硅衬底；614、624-多晶硅层；613、623-氮化硅hm层；612-底部抗反射涂层；611-光阻层；710-硬掩膜刻蚀前状态示意图；720-硬掩膜刻蚀后状态示意图；810-lec线端刻蚀前状态示意图；820-lec线端刻蚀后状态示意图。
30.此外，各横-纵坐标轴的参考单位包括：图3的秒（s）-纳米（nm），图4的埃（
å
）-秒（s），图5的秒（s）-埃（
å
），图6的埃（
å
）-纳米（nm），图7的秒（s）-（模拟信号强度）；其中，上述附图为横纵坐标对应参数的散点图。
具体实施方式
31.下面结合附图和实施例，对本发明作进一步的详细说明。当然，下列描述的具体实
施例只是为了解释本发明的技术方案，而不是对本发明的限定。此外，实施例或附图中表述的部分，也仅仅是本发明相关部分的举例说明，而不是本发明的全部。
32.如图15所示，本发明实施例的线宽控制方法，通过获取联动参数集合200来改善线宽的控制精度。
33.具体地，联动参数集合200包括第一联动参数201、第二联动参数202直至第n联动参数20n；其中，n为大于或等于4的自然数。
34.第一联动参数201包括第一联动第一参量211和第一联动第二参量212；第二联动参数202包括第二联动第一参量221和第二联动第二参量222；依次类推，直至第n联动参数20n包括第n联动第一参量2n1和第n联动第二参量2n2；联动参数集合200用于刻蚀过程中约束条件的综合；其约束条件包括刻蚀制程的时间长度。
35.通过关联第一联动第一参量211和第一联动第二参量212，控制第一联动第一参量211和第一联动第二参量212的第一联动差值；该第一联动差值依照线宽控制的控制精度确定或以预设值为目标值进行调节。
36.进一步地，于光刻系统采集或测得第一联动第一参量211，自刻蚀系统采集或测得第二参量212，即可对相应的控制系统进行参数配置。
37.进一步地，第一联动第一参量211可以是光刻的线宽值，该线宽值可以测量获得；此外，第一联动第二参量212可以是硬掩膜hm的线宽值，该硬掩膜hm的线宽值可以测量获得。
38.进一步地，通过关联第二联动第一参量221和第二联动第二参量222，控制第二联动第一参量221和第二联动第二参量222的第二联动差值；该第二联动差值依照线宽控制的控制精度确定或以预设值为目标值进行调节。
39.类似地，第二联动第一参量221采集或测量自光刻系统，第二联动第一参量221为一可测量的线宽值；第二联动第二参量222采集或测量自头对头刻蚀系统。
40.进一步地，第二联动第一参量221可以是硬掩膜hm光刻的线宽值，第二联动第二参量222可以是lec刻蚀的线宽值；其中的lec刻蚀为线端切割刻蚀制程。
41.进一步地，通过发送第一联动参数201和/或第二联动参数202到apc制程控制系统或其它siso控制系统；其中的apc或其它siso系统在同一时段最多接收第一联动参数201和第二联动参数202中的一项并实施相应制程的调节。
42.此处，光刻、lec刻蚀或hm刻蚀的特征尺寸可以是小于或等于28nm；其硬掩膜可包括金属硬掩膜；其刻蚀制程可包括双大马士革联动工艺。
43.进一步地，可通过关联第三联动第一参量和第三联电第二参量进一步改善控制精度；通过发送第三联动第一参量和第三联电第二参量的联动关系量到apc制程控制系统或其它siso控制系统；其中的联动关系量可包括hm多晶硅凹槽与hm刻蚀时间的关系。
44.进一步地，可关联第四联动第一参量和第四联动第二参量；其中，第四联动第一参量为hm刻蚀与lec刻蚀的线宽差；其第四联动第二参量为lec终点参量endpt值。
45.进一步地，可关联第五联动第一参量和第五联动第二参量；其中，第五联动第一参量为lec终点参量endpt值；第五联动第二参量为hm多晶硅凹槽回刻状态。
46.进一步地，通过建立hm多晶硅凹槽和hm刻蚀时间的关联，进行lec与hm线宽差的控制。
47.其中，通过建立回刻与回刻时间的关联，通过apc制程控制系统或其它siso控制系统控制lec与hm刻蚀的线宽差。
48.进一步地，通过apc制程控制系统或其它siso控制系统控制hm刻蚀的oe时间；oe时间的控制用于调节hm刻蚀和lec刻蚀的线宽差；结合hm刻蚀与apc制程控制系统或其它siso控制系统调节线宽。
49.如图15还公开了一种线宽控制装置，包括第一联动子系统、第二联动子系统直至第m联动子系统；其中，m为大于或等于4的自然数。
50.该装置还包括制程控制子系统；通过第一联动子系统至第m联动子系统接收联动参数集合200发来的参数。
51.其中，其联动参数集合200包括第一联动参数201、第二联动参数202直至第n联动参数20n，n为大于或等于4的自然数。
52.相应地，第一联动参数201包括第一联动第一参量211和第一联动第二参量212；第二联动参数202包括第二联动第一参量221和第二联动第二参量222；直至第n联动参数20n包括第n联动第一参量2n1和第n联动第二参量2n2；该联动参数集合200用于刻蚀过程中约束条件的综合；约束条件则包括刻蚀制程的时间长度。
53.进一步地，制程控制子系统关联第一联动第一参量211和第一联动第二参量212，控制第一联动第一参量211和第一联动第二参量212的第一联动差值；该第一联动差值依照线宽控制的控制精度确定或以预设值为目标值进行调节。
54.进一步地，第一联动子系统通过建立hm刻蚀与lec的线宽差和lec endpt的关联；第二联动子系统建立lec endpt和hm多晶硅凹槽回刻的信息关联；第三联动子系统建立hm多晶硅凹槽信息和hm刻蚀oe时间的关联；第四联动子系统建立凹槽与刻蚀时间的关联；制程控制子系统调节lec刻蚀与hm刻蚀的线宽差，最终实现了对多晶硅线宽的间接控制。
55.需要说明的是，上述实施例仅是为了更清楚地说明本发明的技术方案，本领域技术人员可以理解，本发明的实施方式不限于以上内容，基于上述内容所进行的明显变化、替换或替代，均不超出本发明技术方案涵盖的范围；在不脱离本发明构思的情况下，其它实施方式也将落入本发明的范围。