时钟分布网络及其方法与流程

1.本公开涉及时钟分布，特别涉及在相对长的传输线中传输高速时钟的时钟分布网络及其方法。


背景技术：

2.时钟信号是一种振荡于低准位与高准位之间的电压信号。时钟信号广泛地应用于同步数字电路中，并可用于协调同步数字电路之间的动作。在包括多个同步数字电路的集成电路之中，通常具有用以产生时钟信号的时钟产生电路，例如锁相回路，且时钟产生电路所产生的时钟信号通常需经由传输线传输至各同步数字电路以协调此些同步数字电路的动作。在一例示中，需接收时钟产生电路所产生的时钟信号的同步数字电路可能与时钟产生电路之间的距离相隔甚远，使得时钟信号的传输极具有挑战性。如果传输线的长度相对于时钟信号的波长而言是可观的，则视为传输线是相对长的。例如，对于波长为10毫米(mm)的15吉赫(ghz)时钟，当考虑到时钟传输时，2毫米的传输线能被视为相对长的。时钟信号的远距离传输常遭遇大量的传输损耗，导致于接收端的信号强度微弱。特别是当时钟信号是一种高速时钟信号时，传输线的传输损耗会随着所传输的信号的频率而增加，使得问题尤为严重。对于使用cmos工艺在基板上制造的2毫米传输线，15吉赫时钟代表性的插入损耗(insertion loss)为3分贝(db)，并且这被认为是相当大的插入损耗。在一些例示中，接收端有多个本地电路需要时钟信号，但此些本地电路之间局部分隔的距离较小。
3.因此，期盼能有一种时钟分布方法，可用于高速时钟信号的远距离传输，并分布高速时钟信号至局部分隔的多个本地电路，而不会承受显著的插入损耗。


技术实现要素：

4.依据一些实施例，时钟分布网络包括电压转电流驱动器、传输线、电流缓冲器、电感电容槽、第一电容驱动线、第一反相器缓冲器、第二电容驱动线及第二反相器缓冲器。电压转电流驱动器用以接收第一电压信号，并输出第一电流信号。传输线用以接收第一电流信号，并输出第二电流信号。电流缓冲器用以接收第二电流信号，并输出第三电流信号。
5.电感电容槽用以接收第三电流信号，并建立第二电压信号。第一电容驱动线用以接收第二电压信号，并输出第三电压信号。第一反相器缓冲器用以接收第三电压信号，并输出第四电压信号。第二电容驱动线用以接收第二电压信号，并输出第五电压信号。第二反相器缓冲器用以接收第五电压信号，并输出第六电压信号。
6.依据一些实施例，时钟分布方法包括：接收第一电压信号；利用电压转电流驱动器转换第一电压信号为第一电流信号；利用传输线传输第一电流信号为第二电流信号；利用电流缓冲器将第二电流信号中继为第三电流信号；利用电感电容槽作为负载以转换第三电流信号为第二电压信号；利用第一电容驱动线转换第二电压信号为第三电压信号；利用第一反相器缓冲器放大第三电压信号为第四电压信号；利用第二电容驱动线传输第二电压信号为第五电压信号；以及，利用第二反相器缓冲器放大第五电压信号为第六电压信号。
7.依据一些实施例，时钟分布方法，包括：接收远端电压信号；利用电流模式传输方案转换远端电压信号为本地电压信号，电流模式传输方案包括电压转电流驱动器、传输线、电流缓冲器及电感电容槽，其中电压转电流驱动器、传输线、电流缓冲器及电感电容槽为串接的；利用电压模式传输方案传输本地电压信号为第一目的地电压信号，电压模式传输方案包括第一电容驱动线及第一反相器缓冲器，其中第一电容驱动线及第一反相器缓冲器为串接的；以及，利用电压模式传输方案传输本地电压信号为第二目的地电压信号，电压模式传输方案包括第二电容驱动线及第二反相器缓冲器，其中第二电容驱动线及第二反相器缓冲器为串接的。
附图说明
8.图1为根据本公开一些实施例所示出的时钟分布网络的示意图。
9.图2为根据本公开一些实施例所示出的电压转电流驱动器的示意图。
10.图3为根据本公开一些实施例所示出的电流缓冲器的示意图。
11.图4为根据本公开一些实施例所示出的电感电容槽的示意图。
12.图5为根据本公开一些实施例所示出的反相器缓冲器的示意图。
13.图6为根据本公开一些实施例所示出的传输线的示意图。
14.图7为根据本公开一些实施例所示出的时钟分布方法的流程图。
15.符号说明
16.100：时钟分布网络
17.110：电压转电流驱动器
18.120：传输线
19.130：电流缓冲器
20.140：电感电容槽
21.150：第一电容驱动线
22.151：电容器
23.152：电容器
24.153：传输线
25.160：第一反相器缓冲器
26.165：第一本地电路
27.170：第二电容驱动线
28.171：电容器
29.172：电容器
30.173：传输线
31.180：第二反相器缓冲器
32.185：第二本地电路
[0033]v1
：第一电压信号
[0034]v2
：第二电压信号
[0035]v3
：第三电压信号
[0036]v4
：第四电压信号
[0037]v5
：第五电压信号
[0038]v6
：第六电压信号
[0039]
i1：第一电流信号
[0040]
i2：第二电流信号
[0041]
i3：第三电流信号
[0042]
200：电压转电流驱动器
[0043]
201：n型晶体管
[0044]
202：n型晶体管
[0045]
203：n型晶体管
[0046]
209：共源节点
[0047]vb1
：第一偏置电压
[0048]v1
：第一电压信号
[0049]v1-：第一电压信号
[0050]i1
：第一电流信号
[0051]i1-：第一电流信号
[0052]
300：电流缓冲器
[0053]
311：n型晶体管
[0054]
312：n型晶体管
[0055]
321：电容器
[0056]
322：电容器
[0057]
331：电阻器
[0058]
332：电阻器
[0059]vb2
：第二偏置电压
[0060]i2
：第二电流信号
[0061]i2-：第二电流信号
[0062]i3
：第三电流信号
[0063]i3-：第三电流信号
[0064]
400：电感电容槽
[0065]
410：电感器
[0066]
420：电容器
[0067]vdd
：电源节点
[0068]vdd
：电源电压
[0069]v2
：第二电压信号
[0070]v2-：第二电压信号
[0071]
500：反相器缓冲器
[0072]
510：第一反相器
[0073]
511：n型晶体管
[0074]
512：p型晶体管
[0075]
513：反馈电阻器
[0076]
520：第二反相器
[0077]
521：n型晶体管
[0078]
522：p型晶体管
[0079]
523：反馈电阻器
[0080]v3
：第三电压信号
[0081]v3-：第三电压信号
[0082]v4
：第四电压信号
[0083]v4-：第四电压信号
[0084]
600：传输线
[0085]
631：金属走线
[0086]
632：金属走线
[0087]
633：金属走线
[0088]
634：金属走线
[0089]
635：接地平面
[0090]
639：方框
[0091]
710-790：步骤
具体实施方式
[0092]
本公开涉及时钟分布网络及其方法。尽管在说明书中描述了数个被认为是实施本公开的优选模式，但应理解本公开仍可以诸多方式来实现，且不应限定于下述的特定实施例或实现下述特征的特定方式。在实施例中，公知细节将不再被赘述或讨论，以避免模糊本公开重点。
[0093]
本技术领域中技术人员应能理解本公开中所使用的关于微电子学的术语及基本概念，例如“电路节点”、“电源供应节点(电源节点)”、“接地节点”、“差分信号”、“差分对”、“电压”、“电流”、“互补式金属氧化物半导体(complementary metal oxide semiconductor，cmos)”、“p型晶体管(pmos)”、“n型晶体管(nmos)”、“电阻器”、“电感器”、“电容器”、“反相器”、“缓冲器”、“电感电容槽(lc tank、inductor-capacitor tank)”、“时钟”、“信号”、“放大器”、“共源极”、“共栅极”、“阻抗”、“传输线”、及“负载”。类似上述的术语及基本概念因已为本技术领域中技术人员所熟知，故于此不再详细解释。
[0094]
本技术领域中技术人员能识别包括电容器、电感器、电阻器、n型晶体管及p型晶体管等元件的电路示意图，并且在示意图中不需要详细描述一个元件与另一个元件之间如何连接。为了方便表示，对于晶体管以下简称“源极端”为“源极”，简称“栅极端”为“栅极”，简称“漏极端”为“漏极”。本技术领域中技术人员还能理解p型晶体管及n型晶体管的符号，并且分辨p型晶体管及n型晶体管的“源极”、“栅极”及“漏极”。本技术领域中技术人员还能理解单位，例如伏特(v)、吉赫(ghz)、毫米(mm)、微米(μm)、纳米(nm)、千欧姆(kohm)、纳亨(nh)及飞法拉(ff)。
[0095]
本公开是从工程方面(即，从本技术领域中技术人员的观点)来进行表述，而非从严苛的数学方面来进行表述。例如，“a等于b”是表示“a与b之间的差异小于工程允许误差”。
[0096]
在本公开中，接地节点用来作为零电压(0伏特)电动势的参考节点。电源节点以“vdd”表示。为了方便起见，“vdd”也可以表示在电源节点提供的电源电压，以下简称为“电源电压”。
[0097]
在本公开中，电路是晶体管、电容器、电阻器及/或其他电子设备的集合，其中晶体管、电容器、电阻器及/或其他电子设备以特定方式互相连接以实现特定功能。网络是一个电路或多个电路的集合。
[0098]
在本公开中，信号是可变动的电压准位或电流准位，并且该准位用于表示某个信息。
[0099]
在本公开中，时钟信号是一种振荡于低准位与高准位之间的电压信号。
[0100]
在本公开中，信号的传输包括利用发射器发射信号、利用传输线传输信号以及利用接收器接收信号。电流模式传输方案利用低输入阻抗的接收器；在此例示中，接收器的输入阻抗小于发射器的输出阻抗。电压模式传输方案利用高输入阻抗的接收器；在此例示中，接收器的输入阻抗大于发射器的输出阻抗。
[0101]
在本公开中，电流缓冲器是从输入端接收一输入电流并在输出端输出一输出电流的一种电路，因此在输入端是低输入阻抗，在输出端是高输出阻抗，并且输入阻抗实质上与输出端的负载情况无关。
[0102]
图1为根据本公开一些实施例所示出的时钟分布网络100的示意图。参照图1，在一些实施例中，时钟分布网络100的用途是将时钟信号从远端位置(remote location)传输到本地位置(local location)，然后分配时钟信号至多个本地电路。作为示例而非限制，图1示出了两个本地电路(第一本地电路165及第二本地电路185)。时钟分布网络100包括电压转电流驱动器(voltage-to-current driver)110、传输线(transmission line)120、电流缓冲器(current buffer)130、电感电容槽(lc tank)140、第一电容驱动线(capacitively driven wire，cdw)150、第一反相器缓冲器(inverter buffer)160、第一本地电路165、第二电容驱动线170、第二反相器缓冲器180及第二本地电路185。电压转电流驱动器110用以接收第一电压信号v1，并输出第一电流信号i1。传输线120用以传输第一电流信号i1为第二电流信号i2。电流缓冲器130用以接收第二电流信号i2，并输出第三电流信号i3。电感电容槽140用以接收第三电流信号i3，并输出第二电压信号v2。第一电容驱动线150用以接收第二电压信号v2，并输出第三电压信号v3。第一反相器缓冲器160用以接收第三电压信号v3，并输出第四电压信号v4。第一本地电路165用以接收第四电压信号v4。第二电容驱动线170用以接收第二电压信号v2，并输出第五电压信号v5。第二反相器缓冲器180用以接收第五电压信号v5，并输出第六电压信号v6。第二本地电路185用以接收第六电压信号v6。电压转电流驱动器110位于远端位置，而电流缓冲器130、电感电容槽140、第一电容驱动线150、第二电容驱动线170、第一反相器缓冲器160、第二反相器缓冲器180、第一本地电路165及第二本地电路185皆位于本地位置。
[0103]
在一些实施例中，第一电压信号v1是远程电压信号。第二电压信号v2是本地电压信号。第四电压信号v4是第一目的地电压信号。第六电压信号v6是第二目的地电压信号。
[0104]
在一些实施例中，第一电压信号v1是高速时钟信号。电压转电流驱动器110转换第一电压信号v1为第一电流信号i1，第一电流信号i1沿着传输线120传输为第二电流信号i2。电流缓冲器130及电感电容槽140的用途是转换第二电流信号i2为第二电压信号v2，使得第二电压信号v2可具有较大的摆幅(swing)。于此采用电流模式传输方案，利用电流缓冲器
130提供低阻抗，使第二电流信号i2流入、通过并成为第三电流信号i3。电流模式传输方案具有低插入损耗的优点，因为来自传输线120的插入损耗主要以电压降的形式呈现，而这对于电流模式传输的情况并不是问题。电流缓冲器130具有高输出阻抗，并且电感电容槽140用于实现负载。电感电容槽140的谐振频率被调谐至高速时钟信号的频率。如此，电感电容槽140对于第三电流信号i3可具有高阻抗，并且第二电压信号v2可具有较大的摆幅。
[0105]
在一些实施例中，第二电压信号v2需要传输至第一本地电路165及第二本地电路185，其中第一本地电路165及第二本地电路185都属于本地的，但仍然局部地隔离于电感电容槽140。第一电容驱动线150及第二电容驱动线170用于本地传输。于此采用电压模式传输，由于电流传输距离短，因此电压模式传输与电流模式传输相比插入损耗较高的缺点就不太重要。另一方面，电压模式传输具有易于接收的优点，并且由于高阻抗输入的接收器电路通常比低输入阻抗的接收器电路更容易实施，因此可使用例如第一反相器缓冲器160及第二反相器缓冲器180的反相器缓冲器。使用例如第一电容驱动线150及第二电容驱动线170的电容驱动线具有高输入阻抗高的优点，因此减轻对电感电容槽140的负载效应。第一电容驱动线150及第二电容驱动线170都能造成插入损耗，因此第三电压信号v3及第五电压信号v5的摆幅小于第二电压信号v2的摆幅。第一反相器缓冲器160及第二反相器缓冲器180用于放大并恢复电压摆幅，使第四电压信号v4及第六电压信号v6可以具有大的摆幅。
[0106]
在一些实施例中，使用了差分信号，例如电压信号或电流信号，其中差分信号包括下标标示为“ ”的第一部分及下标标示为
“‑”
的第二部分。具体而言，第一电压信号v1包括第一电压信号v
1
及第一电压信号v
1-，第二电压信号v2包括第二电压信号v
2
及第二电压信号v
2-，第三电压信号v3包括第三电压信号v
3
及第三电压信号v
3-，第四电压信号v4包括第四电压信号v
4
及第四电压信号v
4-，第五电压信号v5包括第五电压信号v
5
及第五电压信号v
5-，第六电压信号v6包括第六电压信号v
6
及第六电压信号v
6-，第一电流信号i1包括第一电流信号i
1
及第一电流信号i
1-，第二电流信号i2包括第二电流信号i
2
及第二电流信号i
2-，第三电流信号i3包括第三电流信号i
3
及第三电流信号i
3-。差分信号已为本技术领域中技术人员所熟知，故于此不再详细解释。
[0107]
图2为根据本公开一些实施例所示出的电压转电流驱动器200的示意图。参照图1及图2，在一些实施例中，电压转电流驱动器110用于实现电压转换电流的功能，并且用于实施电压转电流驱动器110的电压转电流驱动器200的示意图，如图2所示。如前所述，图2使用了差分信号：第一电压信号v
1
及第一电压信号v
1-共同实现第一电压信号v1，并且第一电流信号i
1
及第一电流信号i
1-共同实现第一电流信号i1。电压转电流驱动器200包括n型晶体管201及n型晶体管202。n型晶体管201及n型晶体管202分别用以接收第一电压信号v
1
及第一电压信号v
1-，并输出第一电流信号i
1
及第一电流信号i
1-。n型晶体管201及n型晶体管202用以作为共源极放大器差分对(differential pair of common-source amplifier)。电压转电流驱动器200还包括另一个n型晶体管203，n型晶体管203用以依据第一偏置电压v
b1
提供偏置电流给共源极放大器差分对的共源节点209。电压转电流驱动器200已为本技术领域中技术人员所熟知，故于此不再详细解释。在图中未示出但对于本技术领域中技术人员所熟知的替代实施例中，n型晶体管203以电阻器替换。此替代实施例也是公众所知悉的，因此不再进一步解释。图中未示出但对于本技术领域中技术人员来说显而易见的另一替代实施例中，n型晶体管203以短路替换。在此示例中，n型晶体管201及n型晶体管202形成共源极放大
器伪差分对(pseudo-differential pair of common-source amplifier)。此替代实施例也是公众所知悉的，因此不再进一步解释。
[0108]
图3为根据本公开一些实施例所示出的电流缓冲器300的示意图。参照图1及图3，在一些实施例中，用于实施电流缓冲器130的电流缓冲器300的示意图，如图3所示。如前所述，图3使用了差分信号：第二电流信号i
2
及第二电流信号i
2-共同实现第二电流信号i2，并且第三电流信号i
3
及第三电流信号i
3-共同实现第三电流信号i3。电流缓冲器300包括n型晶体管311、n型晶体管312、电容器321及电容器322、电阻器331及电阻器332。n型晶体管311及n型晶体管312分别用以接收第二电流信号i
2
及第二电流信号i
2-，并输出第三电流信号i
3
及第三电流信号i
3-。电阻器331及电阻器332分别用以对n型晶体管311及n型晶体管312建立栅极偏压。电容器321及电容器322分别用以提供n型晶体管311及n型晶体管312之间的交叉耦合，也就是n型晶体管311的栅极经由电容器322耦合到n型晶体管312的源极，并且n型晶体管312的栅极经由电容器321耦合到n型晶体管311的源极。n型晶体管311及n型晶体管312以共闸放大器拓扑结构配置，并且n型晶体管311及n型晶体管312之间的交叉耦合可有效地提高增益。于此，“v
b2”表示第二偏置电压。电流缓冲器300是现有技术所知悉的，故于此不再详细解释。
[0109]
图4为根据本公开一些实施例所示出的电感电容槽400的示意图。参照图1及图4，在一些实施例中，用于实施电感电容槽140的电感电容槽400的示意图，如图4所示。如前所述，图4使用了差分信号：第三电流信号i
3
及第三电流信号i
3-共同实现第三电流信号i3，并且第二电压信号v
2
及第二电压信号v
2-共同实现第二电压信号v2。电感电容槽400包括电感器410及电容器420，电感器410及电容器420以并联连接拓扑结构配置。电感器410具有中心抽头，中心抽头连接至电源节点v
dd
。在谐振的情况中，电感器410的阻抗的虚部及电容器420的阻抗的虚部是近似相同但极性相反，电感电容槽400具有高输入阻抗，并可使第二电压信号v2具有大的摆幅。
[0110]
继续参照图1，在一些实施例中，第一电容驱动线150包括电容器151、电容器152及传输线153，其中电容器151、电容器152及传输线153以串联连接拓扑结构配置。同样，第二电容驱动线170包括电容器171、电容器172及传输线173，其中电容器171、电容器172及传输线173以串联连接拓扑结构配置。传输线153及传输线173是比传输线120短的本地传输线。与传输线153直接连接到电感电容槽140的情况相比，由于电容器151及电容器152的串联连接，第一电容驱动线150对于电感电容槽140具有更高的阻抗。这是因为电容器151及电容器152预先提供高阻抗并且防止电感电容槽140看到传输线153，也就是等效于大电容的负载。同理，对应于电容器171、电容器172及第二电容驱动线170。
[0111]
在一些实施例中，注意的是，传输线本质上是分布式网络。在集总电路(lump circuit)中，“在前的第一元件串联连接于在后的第二元件”等效于“在前的第二元件串联连接于在后的第一元件”。但是，在分布式网络中，在串联连接中交换元件顺序将导致不同的结果。因此，交换传输线153与电容器151及电容器152的顺序将导致不同的效果，并且背离电容驱动线的用途。
[0112]
图5为根据本公开一些实施例所示出的反相器缓冲器500的示意图。参照图1及图5，在一些实施例中，用于实施第一反相器缓冲器160的反相器缓冲器500的示意图，如图5所示。如前所述，图5使用了差分信号：第三电压信号v
3
及第三电压信号v
3-共同实现第三电压
信号v3，并且第四电压信号v
4
及第四电压信号v
4-共同实现第四电压信号v4。反相器缓冲器500包括第一反相器510及第二反相器520。第一反相器510用以接收第三电压信号v
3
，并输出第四电压信号v
4-。第二反相器520用以接收第三电压信号v
3-，并输出第四电压信号v
4
。第一反相器510包括n型晶体管511、p型晶体管512及反馈电阻器513。第二反相器520包括n型晶体管521、p型晶体管522及反馈电阻器523。反相器缓冲器500是现有技术所知悉的，故于此不再详细解释。
[0113]
在一些实施例中，反相器缓冲器500可通过替换第三电压信号v
3
、第三电压信号v
3-、第四电压信号v
4
及第四电压信号v
4-为第五电压信号v
5
、第五电压信号v
5-、第六电压信号v
6
及第六电压信号v
6-，以实现第二反相器缓冲器180。
[0114]
在一些实施例中，第一本地电路165及第二本地电路185分别使用第四电压信号v4及第六电压信号v6以实施某些功能的电路，例如时钟乘法、频率转换、逻辑运算等。
[0115]
在一些实施例中，传输线120、传输线153及传输线173可在电路设计者的判断下以现有技术中已知的任何实施例来实现。
[0116]
图6为根据本公开一些实施例所示出的传输线600的示意图。参照图6，在一些实施例中，作为示例而非限制：时钟分布网络100使用28纳米cmos工艺在基板上制造。28纳米cmos工艺包括多个金属层，此些金属层包括顶金属层(例如，rdl层)、厚金属层(图未示出)及薄金属层(例如，me6层)。顶金属层是一种可称为重分布层(redistribution layer)的铝金属层，并且常以“rdl层”来表示。厚金属层位于顶金属层(rdl层)之下，薄金属层位于厚金属层之下。电源电压v
dd
是1.1伏特。第一电压信号是14吉赫。n型晶体管201及n型晶体管202的通道宽度与通道长度(w/l)分别为20微米与30纳米。n型晶体管203的通道宽度与通道长度分别为40微米与200纳米。n型晶体管311及n型晶体管312的通道宽度与通道长度分别为20微米与30纳米。电容器321及电容器322皆为100飞法拉。电阻器331及电阻器332皆为10千欧姆。传输线120的长度为2.6毫米。电感器410为0.5纳亨。电容器420为260飞法拉。电容器151、电容器152、电容器171及电容器172均为400飞法拉。传输线153的长度为800微米。传输线173的长度为650微米。n型晶体管511及n型晶体管521的通道宽度与通道长度分别为10微米与30纳米。p型晶体管512及p型晶体管522的通道宽度与通道长度分别为14微米与30纳米。反馈电阻器513及反馈电阻器523均为10千欧姆。用于实施传输线120、传输线153及传输线173的传输线600的截面图，如图6所示。各剖线的说明如方框639中所示。传输线600包括相互平行的两条金属走线(以下分别称之为金属走线631及金属走线632)。金属走线631及金属走线632的宽度均为2微米，厚度均为3微米，并且金属走线631与金属走线632之间的间距为6微米。金属走线631及金属走线632设置在顶金属层(rdl层)上，此顶金属层嵌入在基板上的介电质中。传输线600还包括两条额外的金属走线(以下分别称之为金属走线633及金属走线634)。金属走线633及金属走线634用于屏蔽金属走线631及金属走线632，并且金属走线633及金属走线634需连接至接地节点。金属走线633及金属走线634的宽度均为2微米，厚度均为3微米，并且设置在顶金属层(rdl层)上。金属走线633与金属走线631之间的间距为3微米，金属走线634与金属走线632之间的间距为3微米。传输线120还包括接地平面635，接地平面635设置在薄金属层(me6层)上。接地平面635用于屏蔽金属走线631及金属走线632，并且接地平面635需连接至接地节点。
[0117]
图7为根据本公开一些实施例所示出的时钟分布方法的流程图。参照图7，在一些
实施例中，时钟分布方法包括以下步骤：接收第一电压信号v1(步骤710)；利用电压转电流驱动器110转换第一电压信号v1为第一电流信号i1(步骤720)；利用传输线120传输第一电流信号i1为第二电流信号i2(步骤730)；利用电流缓冲器130将第二电流信号i2中继为第三电流信号i3(步骤740)；利用电感电容槽140作为负载以转换第三电流信号i3为第二电压信号v2(步骤750)；利用第一电容驱动线150转换第二电压信号v2为第三电压信号v3(步骤760)；利用第一反相器缓冲器160放大第三电压信号v3为第四电压信号v4(步骤770)；利用第二电容驱动线170传输第二电压信号v2为第五电压信号v5(步骤780)；以及，利用第二反相器缓冲器180放大第五电压信号v5为第六电压信号v6(步骤790)。
[0118]
虽然本公开的技术内容已经以优选实施例公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思所作些许的变动与润饰，皆应涵盖于本公开的范围内，因此本公开的专利保护范围当视权利要求所界定者为准。