具备抑制混叠功能的Sigma-Delta模数转换器的制作方法

具备抑制混叠功能的sigma-delta模数转换器
技术领域
1.本发明属于模数转换器（adc）和数模（dac）转换器的技术领域，尤其涉及一种具备抑制混叠功能的sigma-delta模数转换器。


背景技术：

2.sigma-delta模数转换器，又称为三角积分（sigma delta）模拟数字转换器，主要采用过采样技术和噪声整形技术，在音频信号的高精准度的处理中。sigma-delta模数转换器的基本结构包括环路滤波器、量化器以及反馈dac，它们一起构成一个反馈环路。一般地，sigma-delta模数转换器以大大高于模拟输入信号带宽的速率运行，以便提供过采样；模拟输入与反馈信号（误差信号）进行差动（delta）比较，该比较产生的差值信号被送到环形滤波器中，则sigma-delta模数转换器通过反馈运行来令这个差值趋于零，以降低反馈dac的非线性。
3.1/f噪声被称之为闪烁噪声或过剩噪声，特点是噪声功率谱密度与频率成反比，主要出现在1khz以下的低频区。现有技术通过采用斩波技术来降低运算放大器产生的1/f噪声，具体在sigma-delta模数转换器中使用斩波器，使用斩波器频率对运算放大器的输入信号进行移频操作，使得经过斩波器调制后（实现对运算放大器进行斩波），1/f噪声被偏移到信号频带之外，可能被偏移到基带之外，整体电路的1/f噪声降低。但是在连续型sigma-delta模数转换器中用斩波器之后，斩波器会引入混叠，高频采样信号和低频采样信号会重叠在一起，频谱产生交叠，也因此产生失真，则破坏连续型sigma-delta模数转换器内设的滤波器的基本功能。


技术实现要素：

4.为了解决上述在sigma-delta模数转换器中引入的混叠问题，本发明公开一种具备抑制混叠功能的sigma-delta模数转换器，通过对反馈环路中反馈dac进行改进，实现以时间延展的方式来抑制斩波器在相关运放结构中引入的混叠，降低混叠对sigma-delta模数转换器的采样滤波功能的干扰，保证其信号转换精度。具体的技术方案如下：一种具备抑制混叠功能的sigma-delta模数转换器，sigma-delta模数转换器包括预设环路滤波模块、采样模块、量化器和预设反馈dac模块；预设环路滤波模块、采样模块和量化器依次串联连接；预设环路滤波模块包括斩波器；预设反馈dac模块连接于环路滤波模块和量化器之间，以抑制斩波器引入的混叠，让采样模块采样到有效信号，再由量化器量化处理；其中，预设反馈dac模块的传递函数的所有极点都位于斩波器引入的混叠处。
5.进一步地，预设反馈dac模块是m-1阶的反馈dac模块，预设反馈dac模块的传递函数的极点频率等于采样频率与m的比值的整数倍，使得预设反馈dac模块的传递函数的极点频率等于斩波器引入的混叠频率，或预设反馈dac模块的传递函数的所有极点都位于斩波器引入的频率混叠区间中；其中，m是正整数；其中，预设反馈dac模块内部设置的滤波器的抽头数是m。
6.进一步地，斩波器的斩波频率等于采样频率与2倍的m的比值；采样频率是属于所述采样模块的采样频率；斩波器的斩波频率是配置为所述斩波器在所述sigma-delta模数转换器内进行斩波的过程中所使用到的斩波器频率，用于对闪烁噪声进行偏移，以使得闪烁噪声被偏移至信号频带之外。
7.进一步地，所述预设反馈dac模块包括插值滤波器、调制器和预设滤波器；插值滤波器、调制器和预设滤波器依次连接；预设滤波器用于对调制器输出的信号进行周期延展处理，以使得预设反馈dac模块的传递函数的分母多项式形成预设滤波器的阶数次方的展开式；其中，插值滤波器的阶数和预设滤波器的阶数都是m-1；其中，预设反馈dac模块的传递函数是预设反馈dac模块的输出信号与预设反馈dac模块的输入信号在频域上的比值关系式。
8.进一步地，所述预设滤波器包括m个延时单元、系数匹配模块以及累加器；m个延时单元串联，用于产生代表不同延时的m个数字输入信号，以进行前述的周期延展处理；其中，串联的m个延时单元中的第一级延时单元用于输入所述调制器输出的信号；系数匹配模块，用于为每个所述数字输入信号提供一个相匹配的滤波器系数，并将每个所述数字输入信号与其相匹配的滤波器系数相乘，再输出相应的乘积；累加器，用于将系数匹配模块输出的每个乘积相加，获得经过数模转换和滤波处理的信号，使得所述预设滤波器的输出信号是模拟信号；其中，所述调制器输出的是数字信号。
9.进一步地，所述预设环路滤波模块包括n级积分器和斩波器；所述预设环路滤波模块被划分为第一斩波子模块和环路滤波子模块；其中，第一斩波子模块包括相连接的第一级积分器和斩波器；环路滤波子模块包括第二级积分器至第n级积分器。
10.进一步地，积分器是以级联连接的形式存在于所述预设环路滤波模块内，每级积分器的输入端连接对应的求和节点，且一级积分器对应一级求和节点；预设反馈dac模块连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，预设反馈dac模块用于将量化器输出的量化输出信号进行周期延展处理并转换出第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端。
11.进一步地，所述sigma-delta模数转换器还包括补偿反馈电路；补偿反馈电路连接于最后一级积分器对应的求和节点和所述量化器的输出端之间，补偿反馈电路用于对所述预设环路滤波模块进行补偿，使得所述预设环路滤波模块所具备的噪声传递函数得到恢复；其中，补偿反馈电路包括反馈dac，用于接收所述量化器输出的量化输出信号，并且将量化输出信号转换成第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点。
12.进一步地，所述第一级积分器包括第一运算放大器；所述斩波器包括输入斩波器和输出斩波器；输入斩波器连接在第一运算放大器的输入端，输出斩波器连接在第一运算放大器的输出端，用于降低所述第一运算放大器产生的闪烁噪声。
13.进一步地，与所述第一级积分器相对应的第一级求和节点设置有第一输入端、第二输入端和输出端；第一级求和节点的第一输入端用于接收模拟输入信号，第一级求和节点的第二输入端用于接收所述预设反馈dac模块输出的第一反馈信号；第一级求和节点的输出端用于输出第一级求和模拟信号给所述输入斩波器；其中，第一级求和节点用于对模拟信号和所述预设反馈dac模块提供的第一反馈信号进行求和，并将该和值配置为所述第
一级求和模拟信号。
14.进一步地，所述第一斩波子模块还包括第一支路电阻和第二支路电阻；第一支路电阻的输入端被配置为第一级求和节点的第一输入端；第一支路电阻的输出端被配置为第一级求和节点的输出端；第二支路电阻的输入端被配置为第一级求和节点的第二输入端；第二支路电阻的输出端被配置为第一级求和节点的输出端。
15.进一步地，所述环路滤波子模块包括n-1级求和节点、n-1级积分器和末级运算放大器；n-1级积分器包括第二级积分器至第n级积分器，依次对应第二级求和节点至第n级求和节点；其中，第n级积分器是最后一级积分器；每一级求和节点都具有第一输入端、第二输入端和输出端；最后一级积分器的输出端与末级运算放大器的输入端连接，末级运算放大器的输出端与所述采样模块的输入端连接，末级运算放大器的输出端用于输出预反馈模拟信号；第i级求和节点的第一输入端与第i-1级积分器的输出端连接，第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号；第i级求和节点的第二输入端与末级运算放大器的输出端连接，第i级求和节点的第二输入端用于接收末级运算放大器输出的预反馈模拟信号；第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端，其中，第i级求和模拟信号是第i-1级积分模拟信号与末级运算放大器输出的预反馈模拟信号之和；第i级积分器用于对第i级求和模拟信号进行积分，再输出第i级积分模拟信号；第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号；其中，n是正整数；i是大于1的整数，且i是小于或等于n-1的整数；其中，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分。
16.进一步地，第n级求和节点除了具备第一输入端和第二输入端之外，还具备n-1个预设输入端；在第一级求和节点至第n-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第n级求和节点中对应的预设输入端；第n级求和节点的第一输入端与第n-1级积分器的输出端连接，第n级求和节点的第一输入端用于接收第n-1级积分器输出的第n-1级积分模拟信号；第i级求和节点的第二输入端用于接收用于补偿所述预设环路滤波模块的反馈信号；第n级求和节点的输出端用于输出第n级求和模拟信号给第n级积分器；其中，第n级求和节点用于对第n-1级积分模拟信号、用于补偿所述预设环路滤波模块的反馈信号、以及每个预设输入端所输入的信号进行求和，并该和值配置为所述第n级求和模拟信号；其中，第n级积分器，用于接收对所述第n级求和模拟信号进行积分，获得第n级积分模拟信号。
17.进一步地，在所述环路滤波子模块内，每一级积分器的内部包括预配置的运算放大器，预配置的运算放大器设置的输入端被配置为对应一级求和节点的输入端，预配置的运算放大器设置的输出端被配置为对应一级求和节点的输出端；其中，支路电阻划分为第一预置电阻和第二预置电阻；第一级积分器中的第一预置电阻的输出端与第一级积分器中的预配置的运算放大器设置的输入端连接，第一级积分器中的第二预置电阻的输入端被配置为第一级求和节点的第二输入端；最后一级积分器中的第一预置电阻的输出端与最后一级积分器中的预配置的运算放大器设置的输入端连接，最后一级积分器中的第二预置电阻的输入端被配置为最后一级求和节点的第二输入端。
18.进一步地，n是数值3；所述量化器的量化比特数是设置为数值1时，量化器用于将
所述采样模块采样的模拟信号量化为单比特位的数字信号；所述预设反馈dac模块用于将量化器输出的1比特位的数字信号转换成用于抑制所述斩波器引入的混叠的模拟信号。
19.与现有技术相比，在所述sigma-delta模数转换器内的第一级积分器集成斩波器时，引用预设反馈dac模块的传递函数产生的极点频率反馈回级联的积分器，从而运用预设反馈dac模块按照抽头数的周期延展效果（即时间延展效果）抑制所述斩波器所产生的混叠，降低信号在频带上折叠所带来的干扰，降低在所述sigma-delta模数转换器内采用斩波技术所带来的噪声混叠问题的干扰，修复并维护所述sigma-delta模数转换器处理有效信号，进而保证所述sigma-delta模数转换器的信号转换的精准度。
20.本发明将混叠的抑制交由预设环路滤波模块、采样模块、量化器和预设反馈dac模块连接成的反馈环路完成，修复电路在相应的信号频带内采样滤波转换功能，不仅将1/f噪声偏移到信号频带之外，还抑制斩波器引入的频率混叠现象，还克服与参考dac相关联的失调引起的dac非线性问题，使得连续型sigma-delta模数转换器内部的反馈dac的非线性所致的误差在基带处可忽略，提高了adc系统可靠性。
附图说明
21.图1是本发明一实施例公开的具备抑制混叠功能的sigma-delta模数转换器的模块框架图。
22.图2是本发明另一实施例公开的n阶连续型sigma-delta模数转换器的结构示意图。
23.图3是本发明又一实施例公开的具备差分结构的第一斩波子模块的内部结构示意图。
24.图4是本发明又一实施例公开的具备插值滤波器的预设反馈dac模块的内部结构示意图。
具体实施方式
25.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。
26.在频带限制的低频应用中为了减低1/f噪声，通过移频的方式来让经过滤波器的1/f噪声大大衰减，在现有技术中常使用斩波器去做这一类的移频工作，可以降低与之连接的运算放大器产生的1/f噪声，必要的，斩波器的斩波频率需要远离有效的采样信号带宽至少一个数量级，以避免残留的闪烁噪声破坏该有效的采样信号带宽。但在一些sigma-delta模数转换器中用斩波器时，斩波器会往sigma-delta模数转换器中引入混叠，包括高频信号分量和低频信号分量被搬移至折叠在一起、相邻奈奎斯特频带将产生相互重叠，从而产生频率混叠现象，等于破坏sigma-delta模数转换器中内设的低通滤波器的正常的采样过滤功能，无法在相关信号频带内处理有效信号，造成信号采样转换不稳定且精度下降、且容易引起sigma-delta模数转换器中反馈dac输出非线性的问题。
27.作为一种实施例，为了降低斩波器引入的混叠现象的干扰，本发明公开一种具备抑制混叠功能的sigma-delta模数转换器，如图1所示，sigma-delta模数转换器包括预设环路滤波模块、采样模块、量化器和预设反馈dac模块；在图1中自左向右可见，预设环路滤波
模块、采样模块和量化器依次串联连接；在本实施例中，预设环路滤波模块包括斩波器，一般地，斩波器接入预设环路滤波模块的一级运算放大器后，斩波器在特定的斩波频率下进行斩波，但是斩波器为预设环路滤波模块引入混叠后，会造成噪声折叠，影响采样模块采样到有效信号；采样模块作为一种不限类型的采样电路，受到所述sigma-delta模数转换器内设或外设的时钟信号控制，在一些实施例中，所述采样模块还可以与放大器或运算放大器、比较器等组合起来，进而可以并入预设环路滤波模块，作为现有技术公开的环路滤波器的一部分，以实现电信号的产生、变换与处理。因而，本实施例将预设反馈dac模块连接于环路滤波模块和量化器之间，以抑制斩波器引入的混叠并让采样模块采样到既定的频带上的有效信号，包括频率值或幅度值合理的待转换信号。如图1所示，预设反馈dac模块、环路滤波模块、采样模块和量化器连接为一个反馈环路，起到对环路滤波模块内存在的混叠现象进行反馈处理，具体的反馈方式是所述预设反馈dac模块的传递函数的所有极点都位于斩波器引入的混叠处，即混叠频率处或混叠频率的频域附近被所述预设反馈dac模块的传递函数的极点频率占据，修复环路滤波模块内设的预设环路滤波模块的过滤处理功能，使得预设环路滤波模块在存在混叠的前提下能够过滤有效的模拟信号并被所述采样模块采样，而后被所述量化器量化编码输出。在一些实施例中，由于所述预设反馈dac模块的传递函数的所有极点都位于斩波器引入的混叠处，所以斩波频率的偶数次谐波上的信号被抵消和/或斩波频率的奇数次谐波上的信号被抵消，既可以降低低频区的闪烁噪声，又可以抑制斩波器引入的混叠。
28.作为一种实施例，结合图4可知，预设反馈dac模块是m-1阶的反馈dac模块，预设反馈dac模块的传递函数的极点频率等于采样频率与m的比值的整数倍，使得预设反馈dac模块的传递函数的极点频率等于斩波器引入的混叠频率，或预设反馈dac模块的传递函数的所有极点都位于斩波器引入的频率混叠区间中；其中，m是正整数；预设反馈dac模块内部设置的滤波器的抽头数是m，即滤波器的阶数是m-1,也可以等效于过滤的谐波的次数。当预设反馈dac模块的传递函数的分母项进行因式分解后，最多可以获得数量为m的分母多项式的根，作为前述的极点，恰好位于斩波器引入的对应混叠频率处，也可以等于谐波频率处；其中，预设反馈dac模块的传递函数的一般表达式的分母多项式的最高幂次代表该滤波器的阶数。在一些实施例中，当所述采样频率为fs时，预设反馈dac模块的传递函数的极点频率包括fs/m、2*fs/m、3*fs/m、4*fs/m、......、fs/2，都等于采样频率与m的比值的正整数倍，当然在其余实施例中，也可以等于采样频率与m的比值的负整数倍；本实施例中设计出的预设反馈dac模块的传递函数，降低了电路复杂性，使得三角积分调制器能以fs/2的“最大”速率被斩波。
29.在上述实施例的基础上，在sigma-delta模数转换器内，斩波器的斩波频率等于采样频率与2倍的m的比值，以抑制斩波器引入的混叠；需要说明的是，前述的采样频率fs是属于所述采样模块的采样频率,则预设环路滤波模块内设的与斩波器连接的运算放大器允许以fs/2的“最大”速率被斩波；斩波器的斩波频率是配置为所述斩波器在所述sigma-delta模数转换器内进行斩波的过程中所使用到的斩波器频率，用于对闪烁噪声进行偏移，以使得闪烁噪声被偏移至信号频带之外，则闪烁噪声可能被抵消或在整体电路中被衰减。
30.需要说明的是，所述采样模块的工作频率等于采样频率尚不高，其应用范围目前大多限于音频频段等一些低频区。 所述采样模块内设的开关元件以所述采样频率接收所
述环路滤波模块输出的模拟信号，再将其采样传输给所述量化器，在一些实施例中，所述采样模块在一个时钟周期内，交替地使用传输相位和采样相位去处理所述环路滤波模块输出的模拟信号。
31.作为一种实施例，如图4所示，所述预设反馈dac模块包括插值滤波器、调制器和预设滤波器；插值滤波器、调制器和预设滤波器依次连接，可以组成具备插值滤波功能的数模转换器，相对于现有技术的反馈dac有所改进；预设滤波器用于对调制器输出的信号进行周期延展处理，以使得预设反馈dac模块的传递函数的分母多项式形成预设滤波器的阶数次方的展开式；需要说明的是，插值滤波器的阶数和预设滤波器的阶数都是m-1；预设反馈dac模块的传递函数是预设反馈dac模块的输出信号与预设反馈dac模块的输入信号在频域上的比值关系式；在本实施例中，量化器输出的量化输出信号经过插值滤波器滤波后输出码流，码流经调制器调制输出特定数量比特位的数字码流，优选地，调制器的结构优选为sigma-delta结构，输出数字码流给第一级延时单元；然后特定数量比特位的数字码流输入预设滤波器，完成数字到模拟的转换、以及滤波功能。
32.具体地，如图4所示，所述预设滤波器包括m个延时单元、系数匹配模块以及累加器；m等于预设滤波器的抽头数。m个延时单元串联，用于产生代表不同延时的m个数字输入信号，以进行前述的周期延展处理；其中，串联的m个延时单元中的第一级延时单元用于输入所述调制器输出的信号；m个延时单元串联也可以构成一个m位串行移位寄存器。当调制器输出1比特位的数字码流后，1比特位的数字码流经过串联连接的m个延时单元缓存输出m比特位的数字码流，m比特位的数字码流代表不同延时的1比特位的数字信号，如图3所示，自左向右依次为d0、d1、d2、......、dm-1，这m个1比特位的数字信号还缓存到对应的寄存器内，除了第一个1比特位的数字信号d0之外，其余m-1个寄存器的输入端都与对应的延时单元的输出端连接，其中，前述的m个延时单元可以是属于m位串行移位寄存器中串联连接的延时单元。系数匹配模块，用于为每个所述数字输入信号提供一个相匹配的滤波器系数，并将每个所述数字输入信号与其相匹配的滤波器系数相乘，再输出相应的乘积。累加器，用于将系数匹配模块输出的每个乘积相加，获得经过数模转换和滤波处理的信号，使得所述预设滤波器的输出信号是模拟信号，是经过滤波的量化输出信号，优选地是数字差分输出信号。综上，本实施例公开的预设滤波器只需要加法器和延时，简化了运算，降低滤波器电路实现的复杂度，提高数模转换的信号的线性度，使得所述预设反馈dac模块能够获得前述混叠频率处的极点。
33.在一些实施例，系数匹配模块等效于将图4所示的滤波器系数a(0)、a(1)、a(2)、
…
、a(m-1)分别与m路单位电流源相乘，再将相乘结果分别输入到所述累加器相加；所述预设滤波器的实现结构都是优选为有限冲激响应滤波器的直接型实现形式。有限冲激响应滤波器主要由电流源阵列、系数匹配模块和累加器构成。滤波器系数需要根据实际需要的滤波特性确定。其中涉及的滤波器系数通过电流源实现，也可直接将电流源阵列连接到一个节点，即可以完成电流相加功能。具体地，电流源阵列中，晶体管的长度用l表示，宽度用w表示，电流的大小由w/l决定，改变长度或者宽度，都可以改变电流大小，比如单位电流源的晶体管大小为4/4，则晶体管尺寸为4/1或者尺寸为16/4均能得到4倍单位电流源大小的电流；所以在本发明的一个实施例中，可以通过变换晶体管的长度和宽度，实现不同的滤波器系数，与常规的只改变晶体管宽度实现不同系数相比，降低电流源阵列的规模。
34.作为一种实施例，结合图1和图4可知，预设滤波器的输入端与调制器的输出端连接，预设滤波器的输出端与第一级积分器对应的求和节点的输入端连接；预设滤波器输出信号的精度高于所述量化器量化输出信号的精度，其中，涉及到电平调节是由预设滤波器和/或所述插值滤波器具体执行的；其中，预设滤波器的抽头数决定电平调节的级数，电平调节的速度则与所述采样频率相关联。预设反馈dac模块用于实时地将经过滤波的信号转换为所述第一反馈信号，再将所述第一反馈信号传输给第一级积分器对应的求和节点的输入端；在所述预设反馈dac模块内，预设滤波器执行周期延展处理的动作、调制器执行调制的动作与插值滤波器执行滤波的动作是同步进行。需要说明的是，所述预设滤波器或插值滤波器的内部设置有滤波器系数，滤波器系数可以根据实际需要的滤波特性确定，也相当于在本实施例中根据对信号的周期延展程度决定。相应地，所述预设滤波器在所述预设反馈dac模块中引入滤波传递函数；在本实施例中，滤波器系数是属于所述滤波传递函数的参数，所述滤波传递函数被配置按照滤波传递函数对所述调制器输出的数字码流进行滤波处理，实现将数字码流进行时间延展操作，再由所述预设滤波器输出模拟信号，可选地，输出的模拟信号是电流信号，电流信号输入到缓冲器，缓冲器将电流信号转换为电压信号，形成所述第一反馈信号，其中缓冲器可以是串联连接到所述预设滤波器的输出端。
35.作为一种实施例，如图2所示，所述预设环路滤波模块包括n级积分器和斩波器；所述预设环路滤波模块被划分为图2所示的第一斩波子模块和图2所示的环路滤波子模块；其中，第一斩波子模块包括相连接的第一级积分器和斩波器，其中，斩波器可以在相关运放结构的输入端和输出端各设置一个；环路滤波子模块包括第二级积分器至第n级积分器，其中，第一级积分器和第二级积分器仍保持级联的结构。因此，第一级积分器输出的是输入所述sigma-delta模数转换器的模拟信号与预设反馈dac模块反馈给所述sigma-delta模数转换器的反馈信号的和值的积分结果。
36.结合图2可知，积分器是以级联连接的形式存在于所述预设环路滤波模块内，每级积分器的输入端连接对应的求和节点，以形成一级积分器对应一个求和节点，因此，每一级积分器的输入端连接一个唯一的求和节点，每一个求和节点是与同一级的积分器相对应，每一个求和节点对应为图2中被圆圈住的“ ”；比如，预设环路滤波模块包括至少两级求和节点和至少两级积分器，具体是图2所示的第一级积分器、第二级积分器、第三级积分器、......、第n-1级积分器、以及第n级积分器（即最后一级积分器），相对应地，第一级积分器的输入端连接到第一级求和节点，第二级积分器的输入端连接到第二级求和节点，第三级积分器的输入端连接到第三级求和节点，......，第n-1级积分器的输入端连接到第n-1级求和节点，第n级积分器的输入端连接到第n级求和节点。
37.所述预设反馈dac模块连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，所述预设反馈dac模块用于将量化器输出的量化输出信号进行周期延展处理并转换出第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端，具体地，所述预设反馈dac模块在离散时间域上对量化器输出的量化输出信号延展开，在数学上等效于根据相关的z函数对所述量化输出信号进行处理，实际上属于一种延时处理，可以理解为所述预设反馈dac模块每进行一次周期延展处理，则进行多次延时处理，且所述预设反馈dac模块实时地将每一次延时处理出的数字信号转换为模拟信号，即所述第一反馈信号。在所述量化器的量化比特数是数值1时，每当对1比特位的量化输出信号执行
一次延时处理，则所述预设反馈dac模块反馈转换出一个模拟信号给所述第一级求和节点。
38.需要说明的是，输入所述预设环路滤波模块的信号是模拟信号，经过级联的积分器处理和所述预设反馈dac模块的反馈处理，整体上等效于对输入每级求和节点的模拟信号进行滤波；并且由量化器对环路滤波子模块的输出信号进行量化输出具有值 1或-1的位流，对应为高电平或低电平，转换为使用“1/0”表示的数字码流，因此，量化器输出的量化输出信号是数字信号；量化器可以分为一位量化器和多位量化器。使用多位量化器可以增加信噪比，使sigma-delta模数转换器容易稳定，产生较少的谐波分量，使所述预设反馈dac模块有足够的精度来保证最后反馈出模拟信号的精度。
39.作为一种实施例，结合图3可知，在第一斩波子模块内，所述第一级积分器包括第一运算放大器；所述斩波器包括输入斩波器和输出斩波器；在一些实施方式中，输入斩波器和输出斩波器可以归入第一级积分器中以连同第一运算放大器成为积分器的一部分。其中，第一运算放大器支持差分输入和差分输出，输入斩波器和输出斩波器都支持差分输入和差分输出，即第一运算放大器、输入斩波器和输出斩波器都能双路输入双路输出；输入斩波器连接在第一运算放大器的输入端，用于对第一运算放大器的输入进行斩波；输出斩波器连接在第一运算放大器的输出端，用于对第一运算放大器的输出进行斩波；从而降低所述第一运算放大器产生的闪烁噪声；减轻频带内的噪声劣化程度。
40.在上述实施例中，与所述第一级积分器相对应的第一级求和节点（图2左侧第一个被圆圈住的“ ”）设置有第一输入端、第二输入端和输出端；第一级求和节点的第一输入端用于接收模拟输入信号，第一级求和节点的第二输入端用于接收所述预设反馈dac模块输出的第一反馈信号；第一级求和节点的输出端用于输出第一级求和模拟信号给所述输入斩波器；其中，第一级求和节点用于对模拟信号和所述预设反馈dac模块提供的第一反馈信号进行求和，并将该和值配置为所述第一级求和模拟信号。具体地，所述第一斩波子模块还包括第一支路电阻和第二支路电阻；第一支路电阻的输入端被配置为第一级求和节点的第一输入端；第一支路电阻的输出端被配置为第一级求和节点的输出端；第二支路电阻的输入端被配置为第一级求和节点的第二输入端；第二支路电阻的输出端被配置为第一级求和节点的输出端。
41.作为一种实施例，第一运算放大器、输入斩波器和输出斩波器都是差分结构，提供差分输入端和差分输出端。如图3所示，第一支路电阻包括第一一支路电阻和第一二支路电阻，第一级求和节点包括第一一级求和节点和第一二级求和节点。输入斩波器的两个差分输出端与第一运算放大器的两个差分输入端连接，输出斩波器的两个差分输入端与第一运算放大器的两个差分输出端连接。
42.具体地，如图3所示，第一二支路电阻的输入端作为第一一级求和节点的第二输入端，用于接收接收所述预设反馈dac模块输出的第一路差分反馈信号vdac1，其中，前述的第一反馈信号是属于差分模拟输出信号；第一一支路电阻的输入端配置为第一一级求和节点的第一输入端，用于接收第一路模拟差分输入信号vin1；第一一级求和节点用于对第一路模拟差分输入信号vin1和所述第一路差分反馈信号vdac1进行求和，并将该和值配置为所述第一一级求和模拟信号，其中，第一路模拟差分输入信号vin1和所述第一路差分反馈信号vdac1的符号可能不同；第一一支路电阻的输出端和第一二支路电阻的输出端都配置为第一一级求和节点的输出端，第一一支路电阻的输出端和第一二支路电阻的输出端都与所
述输入斩波器的正向差分输入端连接，第一一级求和节点的输出端用于将所述第一一级求和模拟信号输出给所述输入斩波器。
43.第二二支路电阻的输入端作为第一二级求和节点的第二输入端，用于接收接收所述预设反馈dac模块输出的第二路差分反馈信号vdac2，其中，前述的第一反馈信号是属于差分模拟输出信号，所述预设反馈dac模块输出两个差分反馈信号；第二一支路电阻的输入端配置为第一二级求和节点的第一输入端，用于接收第二路模拟差分输入信号vin2；第一二级求和节点用于对第二路模拟差分输入信号vin2和所述第二路差分反馈信号vdac2进行求和，并将该和值配置为所述第一二级求和模拟信号，其中，第二路模拟差分输入信号vin2和所述第二路差分反馈信号vdac2的符号可能不同；第二一支路电阻的输出端和第二二支路电阻的输出端都配置为第一二级求和节点的输出端，第二一支路电阻的输出端和第二二支路电阻的输出端都与所述输入斩波器的负向差分输入端连接，第一二级求和节点的输出端用于将所述第一二级求和模拟信号输出给所述输入斩波器。
44.进而，所述输入斩波器用于对所述第一一级求和模拟信号和所述第一二级求和模拟信号进行斩波，降低闪烁噪声，则再将经过斩波的所述第一一级求和模拟信号和所述第一二级求和模拟信号交由第一运算放大器进行积分，获得第一级积分模拟信号。
45.优选地，第一一级求和节点的第一输入端和第一二级求和节点的第一输入端分别连接一个运算放大器的两个差分输出端，则第一级求和节点（即第一一级求和节点和第一二级求和节点）通过该运算放大器接收来自所述sigma-delta模数转换器外部的模拟输入信号，包括第一路模拟差分输入信号vin1和第二路模拟差分输入信号vin2，以提高对模拟信号的驱动能力。
46.需要说明的是，在抑制前述混叠的过程中，第一运算放大器处于闭环工作状态，表示第一运算放大器、输入斩波器、输出斩波器与相连接的电容电阻组成闭环结构。第一斩波子模块还包括第一积分电容和第二积分电容，第一积分电容和第二积分电容跨接在输入斩波器的两个输入端和输出斩波器的两个输出端，即第一积分电容跨接在输入斩波器的正向输入端和输出斩波器的正向输出端，第二积分电容跨接在输入斩波器的负向输入端和输出斩波器的负向输出端，则第一积分电容、第二积分电容、第一运算放大器、输出斩波器和输入斩波器形成前述的闭环结构。由于积分电容的比例精度可以很好的控制，从而可以很好的补偿所述预设反馈dac模块引入的噪声信号及相关的传输函数引起的信号变化量。
47.作为一种实施例，结合图2可知，所述sigma-delta模数转换器还包括补偿反馈电路；补偿反馈电路连接于最后一级积分器对应的求和节点和所述量化器的输出端之间，补偿反馈电路用于对所述预设环路滤波模块进行补偿，使得所述预设环路滤波模块所具备的噪声传递函数得到恢复；其中，补偿反馈电路包括反馈dac，用于接收所述量化器输出的量化输出信号，并且将量化输出信号转换成第二反馈信号，再将第二反馈信号传输给最后一级积分器对应的求和节点。具体地，补偿反馈电路可以将量化器输出的量化输出信号进行时间延展处理并通过数模转换为所述第二反馈信号，再将所述第二反馈信号传输给最后一级积分器对应的求和节点（即最后一级求和节点），具体地，补偿反馈电路在离散频域上对量化器输出的量化输出周期延展，在数学上等效于根据相关的z函数对所述量化输出信号进行处理，等效于一种延时处理，实现对前述的预设反馈dac模块新引入的噪声信号的抵消作用；其中，所述第二反馈信号反馈回所述预设环路滤波模块的节点与所述第一反馈信号
反馈回的节点不同。可选地，补偿反馈电路进行的时间延展处理会从滤波器系数和/或相应的时间节点处的幅度值的维度对所述预设反馈dac模块产生的同频率处的同类型参数进行抵消，有效地使所述预设反馈dac模块产生的特定的频率点处的反馈信号的频率内容为空，使得所述预设环路滤波模块所具备的噪声传递函数得到恢复，即让所述sigma-delta模数转换器的传输函数的延时状态动态调节回预先设定的原始传输函数。本实施例公开的补偿反馈电路可以辅助所述预设反馈dac模块获得精度更高的延展处理结果，同时减少转换时间；进而让所述sigma-delta模数转换器转换出的数字信号的精度较快地收敛，改善所述sigma-delta模数转换器的反馈环路输出的模拟信号的线性度，也达到所述预设反馈dac模块中形成的dac需要的零件匹配性指标和精准度的平衡。
48.作为一种实施例，如图2所示，所述环路滤波子模块包括n-1级求和节点、n-1级积分器和末级运算放大器；n-1级积分器包括第二级积分器至第n级积分器，依次对应第二级求和节点至第n级求和节点；其中，第n级积分器是最后一级积分器；每一级求和节点都具有第一输入端、第二输入端和输出端；最后一级积分器的输出端与末级运算放大器的输入端连接，末级运算放大器的输出端与所述采样模块的输入端连接，末级运算放大器的输出端用于输出预反馈模拟信号；其中，所述预反馈模拟信号是由n级积分器对外部输入所述预设环路滤波模块的模拟信号进行斩波和积分处理，并接收所述预设反馈dac模块输出的第一反馈信号的修复抵消作用。在本实施例中，第i级求和节点的第一输入端与第i-1级积分器的输出端连接，第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号；第i级求和节点的第二输入端与末级运算放大器的输出端连接，第i级求和节点的第二输入端用于接收末级运算放大器输出的预反馈模拟信号；第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端，其中，第i级求和模拟信号是第i-1级积分模拟信号与末级运算放大器输出的预反馈模拟信号之和；第i级积分器用于对第i级求和模拟信号进行积分，再输出第i级积分模拟信号；第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号；其中，n是正整数；i是大于1的整数，且i是小于或等于n-1的整数。使得预反馈模拟信号成为除了第一级积分器和最后一级积分器之外的每一级积分器的模拟反馈信号，有利于克服积分器内部存在的失调问题，保证信号的线性度。第i级积分器用于对第i级求和模拟信号进行积分，再输出第i级积分模拟信号；其中，n是正整数；i是大于1的整数，且i是小于或等于n-1的整数。相应的，i等于2时，第i-1级积分器是图2所示的第一级积分器，第i级积分器是图2所示的第二级积分器。综上，所述环路滤波子模块输出的模拟信号是支持使用于所述sigma-delta模数转换器内部形成的反馈环路中，也保证被所述量化器量化出的数字信号的精度。
49.需要说明的是，所述sigma-delta模数转换器中的积分器的个数，决定所述sigma-delta模数转换器的阶数，一般阶数越高幅频特性越好，低频段的衰减也越厉害，高频段的通过性越好所能达到的有效位数越大，但是延迟也会很大，也会减小输入信号的摆幅，另外，由于噪声在高频的幅值过大，会使整个系统的稳定性降低，因此，n的数值大小的设置需考虑所述预设环路滤波模块中需要转换为数字信号的模拟信号的幅度大小，以满足相关的反馈dac的匹配性和精准度。
50.在上述实施例的基础上，第n级求和节点除了具备第一输入端和第二输入端之外，
还具备n-1个预设输入端；其中，第n级求和节点是图2的最右侧的一个被圆圈住的“ ”；在第一级求和节点至第n-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第n级求和节点中对应的预设输入端；第n级求和节点的第一输入端与第n-1级积分器的输出端连接，第n级求和节点的第一输入端用于接收第n-1级积分器输出的第n-1级积分模拟信号；第i级求和节点的第二输入端用于接收用于补偿所述预设环路滤波模块的反馈信号；第n级求和节点用于对第n-1级积分模拟信号、用于补偿所述预设环路滤波模块的反馈信号、以及每个预设输入端所输入的信号进行求和，并将该和值配置为所述第n级求和模拟信号；第n级求和节点的输出端用于输出第n级求和模拟信号给第n级积分器；第n级求和节点用于对第n-1级积分模拟信号、用于补偿所述预设环路滤波模块的反馈信号、以及每个预设输入端所输入的信号进行求和，并该和值配置为所述第n级求和模拟信号；第n级积分器，用于接收对所述第n级求和模拟信号进行积分，获得第n级积分模拟信号。使得所述采样模块采样到较为稳定的模拟信号。综上，所述sigma-delta模数转换器中的n级积分器对运算放大器的性能要求较低，可以达到更高的采样率。
51.在上述实施例中，所述sigma-delta模数转换器是差分电路，支持差分输入和差分输出；具体在所述环路滤波子模块内，每一级积分器的内部包括支路电阻和预配置的运算放大器，支路电阻的输出端与预配置的运算放大器设置的输入端连接，支路电阻的输入端被配置为对应一级求和节点的输入端，支路电阻的输出端被配置为对应一级求和节点的输出端；在所述环路滤波子模块内，预配置的运算放大器设置的输入端是所属的积分器的输入端；每一级求和节点的第一输入端是对应一级积分器的内部的一个支路电阻的输入端，每一级求和节点的第二输入端是对应一级积分器的内部的另一个支路电阻的输入端，对应一级积分器在所述环路滤波模块的级联序号等于求和节点在同一环路滤波模块中的级联序号；另外，最后一级求和节点的每个预设输入端分别是最后一级积分器的内部的对应支路电阻的输入端。因此，预配置的运算放大器的输入端越多，则提供的参与求和的输入支路越多。从而尽可能地减少因环路滤波模块内部的电流源的失配而引入的非线性。
52.具体地，支路电阻可以被划分为第一预置电阻和第二预置电阻，第二级积分器中的第一预置电阻的输入端被配置为第二级求和节点的第二输入端，第二级积分器中的第一预置电阻的输出端与第二级积分器中的预配置的运算放大器设置的输入端连接，第二级积分器中的第二预置电阻的输入端被配置为第二级求和节点的第二输入端，第二级积分器中的第二预置电阻的输出端与第二级积分器中的预配置的运算放大器设置的输入端连接，其中，第二级积分器中的第一预置电阻的输出端与第二级积分器中的第二预置电阻的输出端都与第二级积分器中的预配置的运算放大器设置的同一极的输入端，包括运算放大器的正输入端或负输入端；同理地，最后一级积分器中的第一预置电阻的输入端被配置为最后一级求和节点的第一输入端，最后一级积分器中的第一预置电阻的输出端与最后一级积分器中的预配置的运算放大器设置的输入端，最后一级积分器中的第二预置电阻的输入端被配置为最后一级求和节点的第二输入端，最后一级积分器中的第二预置电阻的输出端与最后一级积分器中的预配置的运算放大器设置的输入端连接，其中，最后一级积分器中的第一预置电阻的输出端与最后一级积分器中的第二预置电阻的输出端都与最后一级积分器中的预配置的运算放大器设置的同一电极属性的输入端，包括运算放大器的正输入端或负输入端。综上，对于输入的模拟差分信号的每一路模拟信号的每一级求和节点，每一级求和节
点的每一个输入端都连接一个支路电阻，该支路电阻的输入端是配置为该求和节点的一个输入端，该支路电阻的输出端连接到该预配置的运算放大器的同一极输入端，该支路电阻的输出端是配置为该求和节点的输出端。
53.在前述实施例中，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分，则所述sigma-delta模数转换器是配置为连续型sigma-delta模数转换器，较于传统离散型sigma-delta模数转换器，本实施例公开的连续型sigma-delta模数转换器内置的预设环路滤波模块，对其内置的运算放大器的性能要求较低，可以达到更高的采样率，对其内设的电容敏感度要求低。需要补充的是，连续型sigma-delta模数转换器，是将所述采样模块设置于级联的积分器之后，与离散型sigma-delta模数转换器不同。此外，连续型sigma-delta模数转换器还可以降低系统对积分器中运放速度的要求，具有明显的功耗和速度优势，适合在低频应用场合。
54.综上，与现有技术相比，在所述sigma-delta模数转换器内的第一级积分器集成斩波器时，引用预设反馈dac模块的传递函数产生的极点频率反馈回级联的积分器，从而运用预设反馈dac模块按照抽头数的周期延展效果（即时间延展效果）抑制所述斩波器所产生的混叠，降低信号在频带上折叠所带来的干扰，降低在所述sigma-delta模数转换器内采用斩波技术所带来的噪声混叠问题的干扰，修复并维护所述sigma-delta模数转换器处理相应频带内的有效信号，进而保证所述sigma-delta模数转换器的信号转换的精准度。本发明将混叠的抑制交由预设环路滤波模块、采样模块、量化器和预设反馈dac模块连接成的反馈环路完成，修复电路在相应的信号频带内采样滤波转换功能，不仅将1/f噪声偏移到信号频带之外，还抑制斩波器引入的频率混叠现象，还克服与参考dac相关联的失调引起的dac非线性问题，使得连续型sigma-delta模数转换器内部的反馈dac的非线性所致的误差在基带处可忽略，提高了adc系统可靠性。
55.作为一种实施例，n是数值3时，形成三阶sigma-delta模数转换器，所述量化器的量化比特数是设置为数值1时，量化器用于将所述采样模块采样的模拟信号量化为1比特位的数字信号；所述预设反馈dac模块用于将量化器输出的单比特位的数字信号转换成用于抑制所述斩波器引入的混叠的模拟信号。预设环路滤波模块、采样模块、量化器和预设反馈dac模块的信号流向及作用效果参照前述实施例，在此不再赘述。
56.最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。