阵列基板及其制备方法与流程

1.本发明涉及半导体制备领域，特别是一种阵列基板及其制备方法。


背景技术：

2.随着液晶显示技术的发展，显示屏幕的尺寸越来越大，传统采用的氢化非晶硅(a-si:h)薄膜晶体管载流子迁移率不够高，不足以驱动大尺寸液晶显示面板。一般而言，金属氧化物型薄膜晶体管的载流子迁移率明显高于a-si:h薄膜晶体管，为了提升薄膜晶体管器件的充电率，igzo半导体层逐渐取代a-si:h半导体层，并应用于大尺寸液晶面板的设计。
3.然而，目前不管是制备含igzo半导体层的阵列基板或含其它金属氧化物形成的半导体层的阵列基板，均需要对每一膜层进行沉积、曝光显影、蚀刻、剥离等工艺制程，但只要每一道工艺制程中含有曝光显影都会对工厂产能及物料带来很大的消耗，同时也会增大生产节拍时间，使生产效率大大降低，加大了生产成本。
4.以顶栅结构的阵列基板为例，一般需要至少7道含有曝光显影的工艺制程，因此，有必要对现有的阵列基板的制备工艺进行简化，通过节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。


技术实现要素：

5.本发明的目的是提供一种阵列基板及其制备方法，以解决现有的tft制备工艺中由于光罩数量过多而导致的生产效率降低、生产成本过高等技术问题。
6.为实现上述目的，本发明提供一种阵列基板的制备方法，所述制备方法中包括以下步骤：在一衬底层上依次形成遮光材料层、缓冲材料层和有源材料层；通过同一道半色调掩膜工艺将所述遮光材料层、所述缓冲材料层和所述有源材料层图案化，形成有源层、缓冲层和遮光层；通过薄膜晶体管制程在所述衬底层上制备导电膜层和绝缘膜层。
7.进一步地，形成所述有源层、所述缓冲层和所述遮光层步骤中包括：在所述有源材料层远离所述缓冲材料层的一表面上形成一光阻材料层；通过半色调掩膜工艺将所述光阻材料层图案化，形成阶梯状的光阻层；通过多道蚀刻工艺将所述有源材料层、所述缓冲材料层和所述遮光材料层图案化。
8.进一步地，所述阵列基板具有第一蚀刻区、与所述第一蚀刻区连接的第二蚀刻区以及与所述第二蚀刻区连接的第三蚀刻区。将所述有源材料层、所述缓冲材料层和所述遮光材料层图案化步骤中包括：通过湿刻法去除所述第一蚀刻区中的有源材料层；通过干刻法去除所述第一蚀刻区中的缓冲材料层和所述第二蚀刻区中的光阻层；通过湿刻法去除所述第一蚀刻区中的遮光材料层和所述第二蚀刻区中的有源材料层；去除所述第三蚀刻区中的光阻层。
9.进一步地，所述第二蚀刻区中的所述光阻层的厚度小于所述第三蚀刻区中的所述光阻层的厚度。
10.进一步地，制备所述导电膜层和所述绝缘膜层步骤中包括：通过同一道光刻工艺
在所述有源层上形成绝缘层和栅极层；在所述衬底层上形成层间介质层；在所述层间介质层上形成源漏极层。
11.进一步地，所述阵列基板的制备方法还包括以下步骤：在所述绝缘膜层上形成钝化层；通过光刻工艺在所述钝化层上形成接触孔；在所述钝化层上形成像素电极层。
12.进一步地，所述阵列基板的制备方法还包括以下步骤：在所述钝化层上形成平坦层。
13.本发明中还提供一种阵列基板，所述阵列基板采用如上所述的阵列基板制备方法制备而成。所述阵列基板包括遮光层、缓冲层、有源层、导电膜层和绝缘膜层。所述遮光层设于一衬底层上。所述缓冲层设于遮光层远离所述遮光层的一表面上。所述有源层设于所述缓冲层远离所述遮光层的一表面上。所述导电膜层和所述绝缘膜层设于所述衬底层上。
14.进一步地，所述绝缘膜层包括绝缘层和层间介质层。所述绝缘层设于所述有源层远离所述缓冲层的一表面上。所述层间介质层设于所述衬底层上，并覆盖所述遮光层、所述缓冲层、所述有源层和所述缓冲层。
15.所述导电膜层包括栅极层和源漏极层。所述栅极层设于所述绝缘层与所述层间介质层之间。所述源漏极层设于所述层间介质层远离所述栅极层的一表面上，并与所述有源层电连接。
16.进一步地，所述阵列基板还包括钝化层和接触孔。所述钝化层设于所述层间介质层上，并覆盖所述导电膜层。所述接触孔贯穿所述钝化层。
17.本发明的优点是：本发明所提供的一种阵列基板及其制备方法中，通过一道黄光制程便可将遮光层、缓冲层和有源层三层膜层一起图案化，相交现有技术大大减少了使用黄光制程的次数，缩短了生产节拍时间，从而提高了生产效率。同时，也减少了工厂产能及物料损耗，降低了生产成本。
附图说明
18.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1为本发明实施例中阵列基板的层状结构示意图；
20.图2为本发明实施例中阵列基板的层状结构示意图；
21.图3为本发明实施例中阵列基板制备方法的流程示意图；
22.图4为本发明实施例中步骤s10形成遮光材料层后的层状结构示意图；
23.图5为本发明实施例中步骤s10形成缓冲材料层后的层状结构示意图；
24.图6为本发明实施例中步骤s10形成有源材料层后的层状结构示意图；
25.图7为本发明实施例中步骤s20中形成光阻层后的层状结构示意图；
26.图8为本发明实施例中步骤s30中图案化有源材料层后的层状结构示意图；
27.图9为本发明实施例中步骤s30中形成缓冲层后的层状结构示意图；
28.图10为本发明实施例中步骤s30中形成遮光层和有源层后的层状结构示意图；
29.图11为本发明实施例中步骤s30中去除光阻层后的层状结构示意图；
30.图12为本发明实施例中步骤s40中形成绝缘材料层和栅极材料层后的层状结构示意图；
31.图13为本发明实施例中步骤s40中形成绝缘层和栅极层后的层状结构示意图；
32.图14为本发明实施例中步骤s40中形成层间介质层后的层状结构示意图；
33.图15为本发明实施例中步骤s40中形成深孔和浅孔后的层状结构示意图；
34.图16为本发明实施例中步骤s40中形成源漏极层后的层状结构示意图。
35.图中部件表示如下：
36.阵列基板1；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底层10；
37.遮光层20；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
缓冲层30；
38.有源层40；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一连接部41；
39.第二连接部42；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
沟道部43；
40.绝缘层50；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极层60；
41.层间介质层70；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源漏极层80；
42.源极层81；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一引脚811；
43.第二引脚812；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏极层82；
44.第三引脚821；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
钝化层90；
45.平坦层100；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
接触孔110；
46.第一蚀刻区1a；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二蚀刻区1b；
47.第三蚀刻区1c；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光阻层120；
48.遮光材料层20’；
ꢀꢀꢀꢀꢀꢀꢀꢀ
缓冲材料层30’；
49.有源材料层40’；
ꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘材料层50’；
50.栅极材料层60’；
ꢀꢀꢀꢀꢀꢀꢀꢀ
深孔130；
51.浅孔140。
具体实施方式
52.以下参考说明书附图介绍本发明的优选实施例，证明本发明可以实施，所述发明实施例可以向本领域中的技术人员完整介绍本发明，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的发明实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
53.在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一部件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的厚度。
54.此外，以下各发明实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定发明实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
55.当某些部件被描述为“在”另一部件“上”时，所述部件可以直接置于所述另一部件
上；也可以存在一中间部件，所述部件置于所述中间部件上，且所述中间部件置于另一部件上。当一个部件被描述为“安装至”或“连接至”另一部件时，二者可以理解为直接“安装”或“连接”，或者一个部件通过一中间部件间接“安装至”、或“连接至”另一个部件。
56.本发明中提供了一种阵列基板1，如图1所示，所示阵列基板1包括一衬底层10、一遮光层20、一缓冲层30以及薄膜晶体管结构层。
57.所述遮光层20设于所述衬底层10上。所述遮光层20采用导电金属材料制备而成，其厚度为500-10000埃米。所述遮光层20用于为所述薄膜晶体管结构层中的有源层40遮挡从衬底层10侧进入的入射光，防止光线影响所述有源层40的工作。
58.所述缓冲层30设于所述遮光层20远离所述衬底层10的一表面上。所述缓冲层30采用硅氧化物、硅氮化物等无机材料制备而成，其厚度为1000-5000埃米。所述缓冲层30用于减缓生产运输过程中对显示面板器件的冲击力，并绝缘保护所述遮光层20。
59.如图1和图2所示，所述薄膜晶体管结构层设于所述缓冲层30上，其包含导电膜层和绝缘膜层。所述导电膜层包括一有源层40、一栅极层60和一源漏极层80，所述绝缘膜层包括一绝缘层50和一层间介质层70。所述绝缘膜层用于绝缘保护所述导电膜层，防止走线之间发生短路。
60.所述有源层40设于所述缓冲层30远离所述遮光层20的一表面上，其包括一第一连接部41、第二连接部42以及一沟道部43。所述第一连接部41和所述第二连接部42分别设于所述沟道部43的两端。所述有源层40采用金属氧化物制备而成，其厚度为100-1000埃米。优选的，所述金属氧化物可以为铟镓锌氧化物(igzo)、铟锌氚氧化物(izto)、铟镓锌氚氧化物(igzto)等半导体氧化物中的一种。
61.所述绝缘层50设于所述有源层40远离所述缓冲层30的一表面上，并对应于与所述有源层40中的沟道部43。所述绝缘层50的厚度为1000-3000埃米，其采用硅氧化物、硅氮化物等无机材料制备而成。具体的，所述绝缘层50可以为单层的硅氧化物、单层的硅氮化物或者多层的硅氧化物材料层与多层的硅氮化物材料层交替层叠设置。所述绝缘层50用于将所述有源层40与所述栅极层60绝缘分离。
62.所述栅极层60设于所述绝缘层50远离所述有源层40的一表面上。所述栅极层60的厚度为2000-10000埃米，其由导电金属材料制备而成。具体的，所述导电金属材料可以为包含钼(mo)、铝(al)、铜(cu)、钛(ti)等导电性能优异的单金属材料或合金材料。
63.所述层间介质层70设于所述衬底层10上，并覆盖所述遮光层20、所述缓冲层30、所述有源层40、所述绝缘层50以及所述栅极层60的裸露面上。所述栅极层60上所述层间介质层70的厚度为2000-10000埃米。所述层间介质层70的也采用硅氧化物、硅氮化物等无机材料制备而成。具体的，所述绝层间介质层70也可以为单层的硅氧化物、单层的硅氮化物或者多层的硅氧化物材料层与多层的硅氮化物材料层交替层叠设置。所述层间介质层70用于将所述栅极层60与所述源漏极层80绝缘分离。
64.所述源漏极层80设于所述层间介质层70远离所述栅极层60的一表面上。所述源漏极层80的厚度为2000-10000埃米，其也由导电金属材料制备而成。具体的，所述导电金属材料可以为包含钼(mo)、铝(al)、铜(cu)、钛(ti)等导电性能优异的单金属材料或合金材料。
65.所述源漏极层80包括一源极层81和一漏极层82。所述源极层81位于所述第一连接部41的上方，其底面延伸出一第一引脚811和一第二引脚812。所述第一引脚811穿过所述层
间介质层70与所述第一连接部41电连接。所述第二引脚812依次穿过所述层间介质层70和所述缓冲层30与所述遮光层20电连接，从而屏蔽外界电子影响所述有源层40的电性。所述漏极层82位于所述第二连接部42的上方，其底面延伸出一第三引脚821。所述第三引脚821穿过所述层间介质层70与所述第二连接部42电连接。
66.当所述薄膜晶体管结构层中的栅极层60通入电流电压时，其会产生电场，所述电场会促使所述有源层40的表面产生感应电荷，改变所述有源层40中沟道部43的宽度，从而达到控制源漏极层80电流的目的，实现对显示面板中每一发光像素的驱动。
67.所述阵列基板1中还包括一钝化层90和一平坦层100。
68.所述钝化层90设于所述层间介质层70上并覆盖所述源漏极层80。所述钝化层90的厚度为1000-5000埃米，其采用硅氧化物、硅氮化物等无机材料制备而成。具体的，所述钝化层90也可以为单层的硅氧化物、单层的硅氮化物或者多层的硅氧化物材料层与多层的硅氮化物材料层交替层叠设置。所述钝化层90用于钝化保护所述源漏极层80。
69.所述平坦层100设于所述钝化层90远离所述层间介质层70的一表面上，其用于将所述阵列基板1的表面平坦化。
70.所述钝化层90和所述平坦层100上具有一接触孔110。所述接触孔110穿过所述钝化层90和所述平坦层100，并对应于所述源漏极层80中的源极层81，像素电极可以通过所述接触孔110与所述薄膜晶体管结构层电连接。
71.本发明实施例中还提供了一种阵列基板1的制备方法，用以制备如上所述的阵列基板1。所述阵列基板1的制备方法的流程如图3所示，其包括以下步骤：
72.步骤s10)形成遮光材料层20’、缓冲材料层30’和有源材料层40’：
73.准备一玻璃基板作为衬底层10，清洗所述衬底层10后沉积一层膜厚为500-10000埃米的金属材料，形成如图4中所示的遮光材料层20’。在所述遮光材料层20’远离所述衬底层10的一表面上沉积一层膜厚为1000-5000埃米的无机材料，形成如图5中所示的缓冲材料层30’。在所述缓冲材料层30’远离所述遮光材料层20’的一表面上沉积一层膜厚为100-1000埃米的金属氧化物，形成如图6中所示的有源材料层40’。
74.步骤s20)形成光阻层120：
75.如图7所示，所述阵列基板1中具有第一蚀刻区1a、与所述第一蚀刻区1a连接的第二蚀刻区1b以及与所述第二蚀刻区1b连接的第三蚀刻区1c。
76.在所述有源材料层40’远离所述缓冲材料层30’的一表面上涂布一层光阻材料层，并通过半色调黄光工艺将所述光阻材料层图案化，去除所述第一蚀刻区1a中的光阻材料层，保留所述第二蚀刻区1b中的部分光阻材料层和所述第三蚀刻区1c中的全部光阻材料层，形成如图7中所示的光阻层120。其中，所述第二蚀刻区1b中的光阻层120厚度小于所述第三蚀刻区1c中的光阻层120厚度，从而形成阶梯状光阻层120。
77.步骤s30)形成遮光层20、缓冲层30和有源层40：
78.通过湿刻法将所述有源材料层40’图案化，去除所述第一蚀刻区1a中有源材料层40’，形成如图8中所示的有源材料层40’。再通过干刻法将所述缓冲材料层30’和所述光阻层120图案化，去除所述第一蚀刻区1a中的缓冲材料层30’和所述第二蚀刻区1b中的光阻层120，同时减薄所述第三蚀刻区1c中所述光阻层120的厚度，形成如图9中所示的缓冲层30和光阻层120。
79.通过湿刻法将所述遮光材料层20’图案化，去除所述第一蚀刻区1a中的遮光材料层20’和所述第二蚀刻区1b中的有源材料层40’，形成如图10中所示的遮光层20和有源层40。
80.剥离所述第三蚀刻区1c中的光阻层120，形成如图11中所述的层状结构。
81.步骤s40)制备导电膜层和绝缘膜层：
82.在所述有源层40上依次沉积一层膜厚为1000-3000埃米的无机材料和一层膜厚为2000-10000埃米的金属材料，形成如图12中所示的绝缘材料层50’和栅极材料层60’。通过黄光蚀刻工艺将所述栅极材料层60’图案化，再通过干刻法将所述绝缘材料层50’图案化，形成如图13中所述的绝缘层50和栅极层60。
83.在干刻所述绝缘材料层50’的同时对所述有源层40等离子体处理，在所述有源层40上形成阻值较低的第一连接部41和第二连接部42，而所述绝缘层50下方的有源层40没有被处理到，保持半导体特性，形成沟道部43。
84.在所述衬底层10上沉积一层覆盖所述遮光层20、所述缓冲层30、所述有源层40、所述绝缘层50以及所述栅极层60的裸露面的无机材料，形成如图14中所示的层间介质层70。
85.在所述层间介质层70和所述缓冲层30中通过黄光制程和蚀刻工艺形成一深孔130和两浅孔140。如图15所示，所述深孔130贯穿所述层间介质层70和所述缓冲层30至所述遮光层20的表面。所述浅孔140分别对应于所述第一连接部41和所述第二连接部42，并贯穿所述层间介电层至所述有源层40的表面。
86.在所述层间介电层上远离所述栅极层60的一表面上沉积一层膜厚为2000-10000埃米的金属材料，该层金属材料填充所述深孔130和所述浅孔140，形成所述源漏极材料层。将所述源漏极材料层图案化，形成如图16中所示的源漏极层80。
87.其中，所述栅极层60和所述源漏极层80均为导电膜层，所述绝缘层50和层间介质层70均为绝缘膜层。
88.步骤s50)制备钝化层90和平坦层100：
89.在所述层间介质层70上沉积一层覆盖所述源漏极层80的无机材料，形成所述钝化层90。在所述钝化层90远离所述层间介质层70的一表面上形成所述平坦层100。将所述钝化层90和平坦层100图案化，在所述钝化层90和平坦层100中制备接触孔110，形成如图1中所示的阵列基板1。
90.本发明实施例中所提供的阵列基板及其制备方法中，其遮光层、缓冲层和有源层三层膜层仅通过一道黄光制程便可将每一层都图案化，相交现有技术大大减少了使用黄光制程的次数，缩短了生产节拍时间，从而提高了生产效率。同时，也减少了工厂产能及物料损耗，降低了生产成本。
91.在本发明的其他实施例中还提供不含有平坦层的阵列基板。相应的，该阵列基板的制备方法相较与本发明实施例中所提供的制备方法，省去了一步“制备平坦层”的步骤，其剩余的层状结构和制备方法与本发明实施例中所提供的阵列基板及制备方法相似，因此不在此做过多赘述。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
92.虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行
许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。