一种PCB布局布线方法及装置与流程

一种pcb布局布线方法及装置
技术领域
1.本发明涉及pcb设计技术领域，尤其涉及一种pcb布局布线方法及pcb布局布线装置。


背景技术：

2.pcb（printed circuit board，印刷电路板），是电子工业的重要部件之一，是电子元器件的支撑体，是电子元器件电气连接的载体。几乎每种电子设备，小到电子手表、计算器，大到计算机、通信电子设备、军用武器系统，只要有集成电路等电子元件，为了使各个元件之间的电气互连，都要使用印制板。印制线路板由绝缘底板、连接导线和装配焊接电子元件的焊盘组成，具有导电线路和绝缘底板的双重作用。目前，印制线路板已经极其广泛地应用在电子产品的生产制造中。
3.pcb设计通常被称为版图设计或pcb layout，是以电路原理图为根据，通过与原理图相对应的pcb版图实现预期的电路功能。通常，pcb设计需要借助eda（electronic design automation）即电子设计自动化设计工具来实现。目前常用的eda软件有cadence allegro、altium designer（ad）、pads等。
4.通常，pcb layout的设计流程如下顺序：建立pcb元件库、从原理图导入网表、pcb布局、pcb布线、pcb检查、文件输出这几个步骤。上述步骤中，通常最被重视的是pcb布局、pcb布线和pcb检查，因为普遍认为pcb元件库只需按照常规元件的数据表（datasheet）内的焊盘尺寸、外形丝印要求设计就可以了，而文件输出步骤相对也简单，只需出好对应的gerber、钻孔等制版文件就可以了。
5.对于1块新建的pcb，pcb layout工程师会通过软件设置一些布线的规则比如线宽、线距、铺铜的要求，之后开始pcb布局，接着按功能模块进行布线，这期间会执行在线drc（design rule check）检查，随时调整布局、布线，直至最终的pcb drc检查报告无异常。整个pcb layout过程中，布线规则的设定起到至关重要的作用。以ad软件为例，新建1个默认的pcb，软件会自带1个缺省的规则，比较简单，举例说明：clearance规则会针对不同的网络设置10mil以上的安全间距规则；polygon connect style规则会针对相同网络孔内铺铜采用线宽10mil、焊孔距离外围敷铜10mil的十字连接模式。
6.pcb的设计，通常需要考虑合理的器件布局、合理的布线规则，是一个相对复杂、要求比较高的一项技术。一个优秀的pcb layout工程师设计，因为对pcb设计规则、信号隔离等处理方式比较熟悉、相对可以快速地设计好，但是对于复杂的pcb，实际在pcb设计后期在修铜箔、检查间距等方便还是需要花费很大一部分时间。而对于对刚入门pcb layout的工程师来说，不知道从何入手，对设计规则不熟悉、对信号隔离要求不熟悉，从而设计出的pcb不美观、不合理、甚至会出现很多错误，从而免不了增加后期电路调试的难度、免不了需要多次修改pcb，增加了pcb打样的成本、浪费了时间、延长了产品开发的进度。
7.因此，如何能够提高pcb设计的效率以及正确率成为本领域技术人员亟待解决的技术问题。


技术实现要素：

8.本发明提供了一种pcb布局布线方法及pcb布局布线装置，解决相关技术中存在的pcb设计效率低及正确率低的问题。
9.作为本发明的第一个方面，提供一种pcb布局布线方法，其中，包括：确定pcb元器件封装库的设计规则，其中所述设计规则包括在元器件的封装设计中增加隔离区域的规则要求；将所述设计规则导入至pcb设计软件；根据所述设计规则在所述pcb设计软件中对已经导入电路原理图网络的元器件进行布局布线设计。
10.进一步地，所述确定pcb元器件封装库的设计规则，包括：将所述pcb元器件封装库内的元器件划分为被动元器件和隔离类元器件；对所述被动元器件确定第一设计规则，以及对所述隔离类元器件确定第二设计规则，其中所述第一设计规则为所述被动元器件的器件本体下方采用禁止布线层的规则要求，且将所述禁止布线层绘制成为第一隔离区域，所述第二设计规则为所述隔离类元器件的器件一次侧和器件二次侧之间设置电气安全间距的规则要求，且将所述电气安全间距绘制成为第二隔离区域。
11.进一步地，所述第一隔离区域和第二隔离区域均在所述pcb设计软件中被以图形元素的形式绘制出所需形状。
12.进一步地，所述图形元素包括填充和/或线段，所述所需形状包括长方形和/或线段。
13.进一步地，所述第一隔离区域位于所述被动元器件的两个焊脚焊盘之间，且所述第一隔离区域在第一方向上的宽度不大于两个焊脚焊盘相邻两个边缘之间的宽度，所述第一隔离区域在第二方向上的宽度不大于每个焊脚焊盘在第二方向上的自身的宽度，其中所述第一方向为平行于两个焊脚焊盘的中心点连接线的方向，所述第二方向与所述第一方向垂直。
14.进一步地，所述第二隔离区域位于器件一次侧焊脚焊盘与器件二次侧焊脚焊盘之间，且所述第二隔离区域在第三方向上的宽度不大于第一距离且不小于第二距离，所述第二隔离区域在第四方向上的宽度不小于第三距离，其中，所述第三方向为平行于器件一次侧焊脚焊盘与器件二次侧焊脚焊盘的对称中心点连接线的方向，所述第四方向与所述第三方向垂直，所述第一距离为器件一次侧焊脚焊盘与器件二次侧焊脚焊盘的最近的两个边缘之间的距离，所述第二距离为电器安全间距规范要求距离，所述第三距离为沿第二方向上的器件丝印的宽度与沿第二方向上的器件一次侧焊脚焊盘或器件二次侧焊脚焊盘的外延宽度中的较大者。
15.进一步地，所述被动元器件包括电阻、电容、二极管和三极管。
16.进一步地，所述隔离类元器件包括光电耦合器和变压器。
17.进一步地，所述pcb设计软件包括altium designer。
18.作为本发明的另一个方面，提供一种pcb布局布线装置，用于实现前文所述的pcb布局布线方法，其中，所述pcb布局布线装置包括：确定模块，用于确定pcb元器件封装库的设计规则，其中所述设计规则包括在元器
件的封装设计中增加隔离区域的规则要求；导入模块，用于将所述设计规则导入至pcb设计软件；布局布线设计模块，用于根据所述设计规则在所述pcb设计软件中对已经导入电路原理图网络的元器件进行布局布线设计。
19.本发明实施例提供的pcb布局布线方法，通过在前期建立pcb元器件封装库设计阶段加入设计规则，从而降低布线的错误几率，且避免后期pcb布线阶段大量修改铺铜时浪费时间，提高pcb布局布线的效率。本发明提供的pcb布局布线方法简单易学，对刚入门的pcb layout工程师非常实用、对有经验的pcb layout工程师也非常有帮助，可显著提高pcb设计的速度、降低布线的错误几率、方便工程师布线检查，从而加快产品开发及上市的速度。
附图说明
20.附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：图1为本发明提供的pcb布局布线方法的流程图。
21.图2为本发明提供的被动元器件电容c1的pcb封装设计示意图。
22.图3为本发明提供的隔离元器件光耦pc1的pcb封装设计示意图。
23.图4为本发明提供的布局阶段pcb的布局结构示意图。
24.图5为图4所示的铺铜阶段未隐藏禁止布线区域的pcb布局示意图。
25.图6为图4所示的铺铜阶段隐藏禁止布线区域的pcb布局示意图。
26.图7为现有技术中常规新建pcb内clearance规则内针对不同的电气网络的规则设置示意图。
27.图8为现有技术中常规新建pcb内polygon connect style规则内针对铺铜方式的规则设置示意图。
28.图9为本发明实施例pcb内不同层的显示定义示例图。
29.图10为现有技术中常规的被动元器件电容c1的pcb封装设计示意图。
30.图11为现有技术中常规的隔离元器件光耦pc1的pcb封装设计示意图。
31.图12为现有技术中布局阶段pcb的布局结构示意图。
32.图13为图12所示的铺铜阶段pcb的布局结构示意图。
具体实施方式
33.需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
34.为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
35.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具
有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
36.在本实施例中提供了一种pcb布局布线方法，图1是根据本发明实施例提供的pcb布局布线方法的流程图，如图1所示，包括：s110、确定pcb元器件封装库的设计规则，其中所述设计规则包括在元器件的封装设计中增加隔离区域的规则要求；在本发明实施例中，具体可以包括：将所述pcb元器件封装库内的元器件划分为被动元器件和隔离类元器件；对所述被动元器件确定第一设计规则，以及对所述隔离类元器件确定第二设计规则，其中所述第一设计规则为所述被动元器件的器件本体下方采用禁止布线层的规则要求，且将所述禁止布线层绘制成为第一隔离区域，所述第二设计规则为所述隔离类元器件的器件一次侧和器件二次侧之间设置电气安全间距的规则要求，且将所述电气安全间距绘制成为第二隔离区域。
37.具体地，所述被动元器件包括电阻、电容、二极管和三极管；所述隔离类元器件包括光电耦合器和变压器。
38.应当理解的是，所述第一隔离区域和第二隔离区域均在所述pcb设计软件中被以图形元素的形式绘制出所需形状。
39.具体地，所述图形元素包括填充和/或线段，所述所需形状包括长方形和/或线段。
40.例如，所述第一隔离区域和所述第二隔离区域可以通过pcb layout的eda软件以fill（填充）、线段或其他类似属性的图形元素绘制出需要的长方形、线段或其他类似形状。
41.在本发明实施例中，所述第一隔离区域位于所述被动元器件的两个焊脚焊盘之间，且所述第一隔离区域在第一方向上的宽度不大于两个焊脚焊盘相邻两个边缘之间的宽度，所述第一隔离区域在第二方向上的宽度不大于每个焊脚焊盘在第二方向上的自身的宽度，其中所述第一方向为平行于两个焊脚焊盘的中心点连接线的方向，所述第二方向与所述第一方向垂直。
42.应当理解的是，如图2所示，以被动元器件为电容为例，所述第一隔离区域位于被动元器件的两个焊脚焊盘之间，以图2所示方向为例，所述第一方向为横向，所述第二方向为纵向，所述第一隔离区域在第一方向上的宽度x1不大于两个焊脚焊盘相邻两个边缘之间的宽度a1，所述第一隔离区域在第二方向上的宽度y1不大于每个焊脚焊盘在第二方向上的自身的宽度b1。
43.在本发明实施例中，所述第二隔离区域位于器件一次侧焊脚焊盘与器件二次侧焊脚焊盘之间，且所述第二隔离区域在第三方向上的宽度不大于第一距离且不小于第二距离，所述第二隔离区域在第四方向上的宽度不小于第三距离，其中，所述第三方向为平行于器件一次侧焊脚焊盘与器件二次侧焊脚焊盘的对称中心点连接线的方向，所述第四方向与所述第三方向垂直，所述第一距离为器件一次侧焊脚焊盘与器件二次侧焊脚焊盘的最近的两个边缘之间的距离，所述第二距离为电器安全间距规范要求距离，所述第三距离为沿第二方向上的器件丝印的宽度与沿第二方向上的器件一次侧焊脚焊盘或器件二次侧焊脚焊盘的外延宽度中的较大者。
44.应当理解的是，如图3所示，以隔离类元器件为光电耦合器为例，器件一次侧焊脚焊盘为1和2，器件二次侧焊脚焊盘为3和4，所述第二隔离区域位位于器件一次侧焊脚焊盘和器件二次侧焊脚焊盘之间。以图3所示方向为例，所述第三方向为纵向，所述第四方向为横向。所述第二隔离区域在第三方向上的宽度y2不大于第一距离a2，且不小于第二距离（第二距离具体可以为5.5mm，电子电气行业里通常对光耦的一、二次侧的电气安全间距要求不少于5.5mm的规则），所述第二隔离区域在第四方向上的宽度x2不小于第三距离b2，即b2表示沿第二方向上的器件丝印的宽度l1与沿第二方向上的器件一次侧焊脚焊盘或器件二次侧焊脚焊盘的外延宽度l2中的较大者。
45.应当理解的是，所述第一距离为器件一次侧焊脚焊盘与器件二次侧焊脚焊盘的最近的两个边缘之间的距离，具体可以结合图3所示来理解，为一次侧焊脚焊盘1的上边缘与二次侧焊脚焊盘4的下边缘之间的距离，或者是一次侧焊脚焊盘2的上边缘与二次侧焊脚焊盘3的下边缘之间的距离。
46.s120、将所述设计规则导入至pcb设计软件；应当理解的是，将上述含有设计规则的pcb元器件封装库内的元器件封装导入到pcb设计软件内，其操作步骤是通过运用eda软件首先对电路原理图内的每个器件设置一个对应的pcb封装名称、且该封装名称与上述封装库内对应的元器件的pcb封装名称保持一致，然后对电路原理图进行编译产生电气网络（内含封装信息），最后通过在pcb设计软件内导入相应电气网络实现将对应元器件封装导入到pcb设计软件内。
47.将上述规则导入至pcb设计软件中，在本发明实施例中，所述pcb设计软件具体可以为altium designer。当pcb layout工程师通过altium designer进行pcb布局时能够自动加载上述设计规则。
48.s130、根据所述设计规则在所述pcb设计软件中对已经导入电路原理图网络的元器件进行布局布线设计。
49.图4所示为采用本发明所述方法布局阶段的pcb布局示意图，图5为图4所示的铺铜阶段未隐藏禁止布线区域的pcb布局示意图，图6为图4所示的铺铜阶段隐藏禁止布线区域的pcb布局示意图。
50.综上，本发明实施例提供的pcb布局布线方法，通过在前期建立pcb元器件封装库设计阶段加入设计规则，从而降低布线的错误几率，且避免后期pcb布线阶段大量修改铺铜时浪费时间，提高pcb布局布线的效率。本发明提供的pcb布局布线方法简单易学，对刚入门的pcb layout工程师非常实用、对有经验的pcb layout工程师也非常有帮助，可显著提高pcb设计的速度、降低布线的错误几率、方便工程师布线检查，从而加快产品开发及上市的速度。
51.本发明实施例以altium designer设计软件环境为例，进行详细本发明实施例的设计规则。
52.如图4所示，此pcb内包含被动元器件电阻r1、电容c1、二极管d1、三极管q1，以及信号隔离类元器件光耦pc1、变压器t1。其中，电阻r1、电容c1、二极管d1、三极管q1分类为被动元器件，为了避免其他信号穿越各自本体即器件的实物（一般定义为器件所有焊脚之间、大多不超过器件丝印区域）下方，在它们的pcb元器件封装内各自本体下方设计了禁止布线区域，具体禁止布线区域设计在pcb的禁止布线层（keep-out layer）。其中，光耦pc1、变压器
t1为信号隔离器类元器件，为了保持元器件一、二次侧或各绕组间的信号隔离甚至电气安全距离，增加了器件一、二次侧信号隔离甚至电气隔离间距大小的规则要求，具体通过在pcb的禁止布线层（keep-out layer）设计禁止布线区域，隔离要求采用禁止布线层以隔离区域形式呈现。
53.以电容c1的封装为例，如图2示，采用在pcb元器件封装里的keep-out layer层，以填充（fill）模式设计禁止布线区域，此区域不允许走线。此区域设计在电容的两个焊脚（1、2）焊盘之间，纵向上的y1不超过焊脚（1、2）两焊盘之间的垂直距离b1，宽度x1以不超过焊脚（1、2）焊盘自身的宽度a1为宜。其他被动元器件电阻r1、二极管d1、三极管q1的封装处理方式与电容c1类似，不再做一一详细具体说明。需要说明的是，上述所述的各被动元器件所述的封装内提到的采用禁止布线布线层所绘制的隔离区域，可以通过pcb layout的eda软件以fill（填充）、线段或其他类似属性的图形元素绘制出需要的长方形、线段或其他类似形状。通过在布局布线方法中添加该设计规则后，能够使得pcb布局布线的操作更加简单，灵活，即便是经验少的pcb layout工程师也很容易掌握。
54.又以光耦pc1为例，如图3示，采用pcb元器件封装里的keep-out layer层，以填充（fill）模式设计禁止布线区域，此区域不允许走线。此区域设计在光耦的一、二次侧的4个焊脚（1&2、3&4）焊盘之间，此区域的纵向方向上的y2不超过焊脚 1&2 与焊脚 3&4两组焊脚之间的垂直距离a2，且根据电子电气行业里通常对光耦的一、二次侧的电气安全间距要求不少于5.5mm的规则，设计y2》5.5mm，而此区域的宽度x2以不小于光耦本体即光耦实物的宽度、超过焊脚1&2与焊脚3&4各焊盘自身水平方向最外延的宽度两者较大者为宜。其中，是通过是调整该区域的高度y的大小数值来设置光耦一、二次侧的信号隔离距离或电气安全间距。其他信号隔离类元器件变压器t1的封装处理方式与pc1类似，可通过设置各绕组之间的信号隔离或电气安全间距要求对应设计好隔离区域，具体不再做一一详细说明。
55.需要说明的是，上述所述的隔离类元器件的封装内提到的采用禁止布线布线层所绘制的隔离区域，可以通过pcb layout的eda软件以fill（填充）、线段或其他类似属性的图形元素绘制出需要的长方形、线段或其他类似形状，并且可根据对应的行业标准通过提前设置元器件不同pin脚的之间的信号隔离间距或电气安全间距。上述操作，对经验少的pcb layout工程师，能够有效避免后期在布线时在信号隔离或电气安全间距的处理方面出现遗漏或出错的现象发生。
56.以ad软件为例，如图7和图8所示，新建1个默认的pcb，软件会自带1个缺省的规则，比较简单，重点说明的是：clearance规则内会针对不同的网络设置10mil以上的安全间距规则（如图7）；polygon connect style规则内会针对相同网络孔内铺铜采用线宽10mil、焊孔距离外围敷铜10mil的十字连接模式（如图8）。
57.如图9所示，为实施例中图2至图6内不同层的显示定义示例。其中，在本发明所述的实施例中top layer层包含各元器件的焊脚、示例铺铜，keep-out layer层包含禁止布线区域示例，top overlay包含各元器件的外形丝印及标识，mechanical 1包含pcb的外框。
58.这样如图4至图6所示，当采用本发明所述的布局布线方法，对被动元器件电阻r1、电容c1、二极管d1、三极管q1，以及信号隔离类元器件光耦pc1、变压器t1在元器件封装库设计阶段加入设计规则后，在pcb布线阶段进行了1个大面积铺铜的操作实例。其中，为了更清晰地说明本发明的优势，图4内的各器件的布局摆放比较随意，仅为了将各元器件的封装清
晰地显示出来，并且图5和图6中的各器件未导入网络、铺铜也采用的是无网络（no-net）铺铜，这样默认铺铜与图中的各器件会按照10mil的距离间隔开。
59.根据前文所述，如图5和图6所示，大面积铺铜已自动避开了各元器件内提前设计好的禁止布线区域。更具体的是，大面积铺铜已自动避开了被动元器件电阻r1、电容c1、二极管d1、三极管q1各自本体即器件的实物下方的禁止布线区域，避免了其他信号穿越各自本体下方造成信号的干扰。同理，大面积铺铜已自动避开了信号隔离类元器件光耦pc1、变压器t1预先设定的禁止布线区域，保证了各自预先设定的一、二次侧之间的信号隔离和电气安全间距要求。
60.另外，需要说明的是，当采用本发明实施例所述的布局布线方法时，在pcb布线阶段不需为了既定目的再花费多余时间单独建立对应设计布线规则，或者还存在设置的布线规则不能很好的实现的可能性，又或者需要耗费大量的时间对各个器件本体下方、各不同信号侧的铺铜进行切铜、修铜箔处理。
61.相反，当采用常规的如图10中的被动元器件c1的pcb元器件封装此类设计、采用常规的如图11中的信号隔离元器件pc1的pcb元器件封装此类设计时，在pcb布局阶段的实施例如图12示，当在pcb布线阶段进行了1个大面积铺铜的操作实例，如图13所示。其中，为了更清晰地说明本发明布局的优势，图12内的各器件的布局摆放比较随意，仅为了将各元器件的封装清晰地显示出来，且图13中各器件未导入网络、铺铜也采用的是无网络（no-net）铺铜，这样，默认铺铜与图中的各器件会按照10mil的距离间隔开。从上面所述，如图,12和图13所示，在pcb布线阶段可以清楚地看到，被动元器件电阻r1、电容c1、二极管d1、三极管q1各自本体下方有其他铺铜网络穿过，以及信号隔离类元器件光耦pc1、变压器t1的本体下方有铺铜网络穿过、信号隔离和电气安全间距是不满足既定目标。这样，在pcb布线阶段就需要为了既定目的花费不少的时间单独建立对应设计布线规则，或者还存在设置的布线规则不能很好的实现的可能性，还需要耗费大量的时间对各个器件本体下方、各不同信号侧的铺铜进行切铜、修铜箔处理。可以想象，对于比较复杂的pcb，当元器件种类多、元器件数量多、器件密集时，将耗费大量的时间在pcb布线的铜箔处理上、pcb检查上，并且如果布线不合理或未仔细检查，可能出现信号隔离处理不当、安全间距不符合要求、布线错误等问题。这对于初入职场的pcb layout工程师、有一定经验的pcb layout工程师来说都不希望经历的。
62.因此，本发明实施例提供的pcb布局布线方法，能够通过在前期建立pcb元器件封装库设计阶段加入设计规则，从而降低布线的错误几率，且避免后期pcb布线阶段大量修改铺铜时浪费时间，提高pcb布局布线的效率。
63.作为本发明的另一实施例，提供一种pcb布局布线装置，用于实现前文所述的pcb布局布线方法，其中，所述pcb布局布线装置包括：确定模块，用于确定pcb元器件封装库的设计规则，其中所述设计规则包括在元器件的封装设计中增加隔离区域的规则要求；导入模块，用于将所述设计规则导入至pcb设计软件；布局布线设计模块，用于根据所述设计规则在所述pcb设计软件中对已经导入电路原理图网络的元器件进行布局布线设计。
64.关于本发明实施例提供的pcb布局布线装置的具体实施方式及工作原理可以参照
前文的pcb布局布线方法的描述，此处不再赘述。
65.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。