显示装置的制作方法

1.公开涉及一种显示装置。


背景技术：

2.向用户提供图像的电子设备(诸如电视(tv)、智能电话、平板个人计算机(pc)、数字相机、笔记本计算机或导航装置)包括用于显示图像的显示装置。
3.显示装置包括诸如有机发光显示面板或液晶显示(lcd)面板的显示面板。同时，发光显示面板可以包括诸如发光二极管(led)的发光元件，led的示例包括使用有机材料作为荧光材料的有机发光二极管(oled)和使用无机材料作为荧光材料的无机发光二极管。
4.显示装置包括显示面板、栅极驱动电路、数据驱动电路和时序控制器。显示面板包括数据线、栅极线以及形成在数据线与栅极线之间的交叉点处的像素。像素使用薄膜晶体管作为开关元件，因此在栅极信号施加到栅极线时从数据线接收数据电压。像素根据数据电压发射预定的亮度的光。
5.近来，显示装置能够以诸如超高清(uhd)分辨率的高分辨率显示图像。在高分辨率显示装置的情况下，随着像素数量的增加，施加到像素的驱动电压可能不均匀，并且相对低的电压可能施加到像素中的一些。


技术实现要素：

6.技术问题
7.为了解决上述问题，公开的实施例提供了一种显示装置，该显示装置包括具有与电压线的电位相同的电位的电极图案，并且还包括其中共电极连接到电极图案的第一类型像素和其中共电极不连接到电极图案的第二类型像素。
8.公开的实施例也提供了一种显示装置，该显示装置包括其中共电极连接到显示区域中的电极图案的像素和其中共电极连接到非显示区域中的电极图案的像素。
9.应注意的是，公开的方面不限于此，并且根据以下描述，这里未提及的其他方面对于本领域普通技术人员而言将是明显的。
10.技术方案
11.根据公开的实施例，显示装置具有限定在其中的显示区域和围绕显示区域的非显示区域，并且显示装置包括设置在显示区域中的多个像素，显示装置包括：第一电压线，设置在显示区域中；以及第二电压线，设置在非显示区域中，其中，所述多个像素中的每个包括电极图案、像素限定膜、发射层和共电极，电极图案连接到第一电压线，像素限定膜设置在电极图案上，发射层设置在像素限定膜上，共电极设置在发射层上，所述多个像素包括第一类型像素和第二类型像素，在第一类型像素中的每个中，共电极和电极图案通过形成在像素限定膜中并暴露电极图案的部分的开口孔连接，在第二类型像素中的每个中，不形成开口孔并且共电极和电极图案不连接，并且第一类型像素和第二类型像素彼此相邻地设置在显示区域中。
12.显示装置还可以包括：子电极图案，设置在非显示区域中，并且连接到第二电压线，其中，所述多个像素还包括第三类型像素，在第三类型像素中的每个中，共电极连接到子电极图案。
13.第三类型像素可以被设置为与第一类型像素间隔开，并且至少一个第二类型像素可以设置在第一类型像素与第二类型像素之间。
14.所述多个像素可以包括彼此间隔开的多个第一类型像素，并且第二类型像素可以设置在所述多个第一类型像素之间。
15.所述多个像素可以包括彼此间隔开的多个第三类型像素，并且第三类型像素可以设置在所述多个第三类型像素之间。
16.第三类型像素可以设置在显示区域的至少一侧，并且第一类型像素可以设置在显示区域的内侧以与第三类型像素间隔开。
17.第一类型像素中的至少一个可以设置在第三类型像素之间。
18.显示区域可以包括多个像素列，在所述多个像素列中，所述多个像素沿着第一方向布置，并且所述多个像素列可以包括第一像素列和第二像素列，第一像素列包括第一类型像素中的至少一个，第二像素列包括第二类型像素。
19.第一类型像素和第三类型像素可以不设置在第二像素列中。
20.所述多个像素列还可以包括第三像素列，第三像素列包括第一类型像素中的至少一个和第三类型像素中的至少一个。
21.第三像素列还可以包括第二类型像素中的至少一个，所述第二类型像素中的所述至少一个设置在所述第一类型像素中的所述至少一个与所述第三类型像素中的所述至少一个之间。
22.所述多个像素列还可以包括第四像素列，第四像素列包括第二类型像素中的至少一个，所述第二类型像素中的所述至少一个设置在第一类型像素之间、第三类型像素之间或者第一类型像素与第三类型像素之间，在第三像素列中在第一类型像素与第三类型像素之间的第二类型像素的数量可以与在第四像素列中在第一类型像素与第三类型像素之间的第二类型像素的数量不同。
23.显示区域可以包括多个像素行，在所述多个像素行中，所述多个像素在与第一方向交叉的第二方向上布置，并且所述多个像素行可以包括第一像素行和第二像素行，第一像素行包括第一类型像素中的至少一个，第二像素行包括第二类型像素中的至少一个。
24.第一像素行还可以包括第二类型像素中的至少一个和第三类型像素，所述第二类型像素中的所述至少一个设置在所述第一类型像素中的所述至少一个与第三类型像素之间。
25.设置有第一类型像素的第一类型像素区域可以限定在显示区域中，并且第一类型像素区域的至少一侧可以与非显示区域间隔开。
26.第一类型像素区域的尺寸可以比显示区域的尺寸小。
27.所述多个像素中的每个还可以包括至少一个像素电极和发射层，所述至少一个像素电极与电极图案设置在同一层中但是与电极图案间隔开，发射层设置在像素限定膜与共电极之间。
28.像素限定膜可以包括暴露像素电极的部分的开口，并且在开口中，发射层可以设
置在共电极与像素电极之间，但是不设置在电极图案的被开口孔暴露的部分上。
29.根据公开的实施例，显示装置具有限定在其中的显示区域和非显示区域，显示装置包括：数据导电层，包括第一电压线和第二电压线，第一电压线设置在显示区域中，第二电压线设置在非显示区域中；钝化膜，设置在数据导电层上，并且覆盖第一电压线和第二电压线；平坦化膜，设置在钝化膜上；像素电极层，设置在平坦化膜上，并且包括电极图案和子电极图案，电极图案设置在显示区域中并且连接到第一电压线，子电极图案设置在非显示区域中并且连接到第二电压线；像素限定膜，设置在平坦化膜和电极图案上；发射层，设置在像素限定膜上；以及共电极，设置在发射层上，并且连接到子电极图案，其中，电极图案包括第一电极图案和第二电极图案，第一电极图案不连接到共电极，第二电极图案连接到共电极。
30.像素限定膜可以包括暴露第二电极图案的部分的开口孔，并且第二电极图案可以通过开口孔连接到共电极。
31.其他实施例的细节包括在详细描述和附图中。
32.有益效果
33.根据公开的实施例，显示装置包括其中电极图案具有与电压线的电位相同的电位的多个像素。像素可以包括其中共电极通过暴露电极图案的开口孔连接到电极图案的第一类型像素、其中共电极不连接到电极图案的第二类型像素以及其中共电极连接到非显示区域中的电极图案的第三类型像素。
34.因此，由于第三类型像素的存在，显示装置不仅可以抑制共电极中的电压降，而且可以减少包括开口孔的第一类型像素的数量，并且使用于形成开口孔的激光照射工艺的周期最小化。
35.根据实施例的效果不受上面例示的内容的限制，并且更多的各种效果包括在本公开中。
附图说明
36.图1是根据公开的实施例的显示装置的平面图。
37.图2是根据公开的实施例的显示装置的剖视图。
38.图3是根据公开的实施例的显示装置的第一显示基底的电路层的示意性布局图。
39.图4是根据公开的实施例的显示装置的像素的等效电路图。
40.图5是根据公开的实施例的显示装置的像素的布局图。
41.图6是示出包括在图5的像素中的半导体层和导电层的布局图。
42.图7是示出包括在图5的像素中的导电层的布局图。
43.图8是沿着图5的线ixa-ixa'和线ixb-ixb'截取的剖视图。
44.图9是图5的开口区域的放大图。
45.图10是沿着图9的线xa-xa'截取的剖视图。
46.图11是示出根据公开的实施例的显示装置中的像素布局的平面图。
47.图12是根据公开的实施例的显示装置的第二类型像素的开口区域的放大图。
48.图13是沿着图12的线xb-xb'截取的剖视图。
49.图14是根据公开的实施例的显示装置的第三类型像素的开口区域和非显示区域
的部分的放大图。
50.图15是沿着图4的线xc-xc'截取的剖视图。
51.图16是示出根据公开的实施例的显示装置中的像素布局的示意图。
52.图17至图20是示出根据公开的其他实施例的显示装置中的像素布局的示意图。
具体实施方式
53.现在，将在下文中参照其中示出了发明的优选实施例的附图更充分地描述发明。然而，本发明可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达发明的范围。
54.还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在居间层。贯穿说明书，相同的附图标号表示相同的组件。
55.将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离发明的教导情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
56.在下文中，将参照附图描述实施例。
57.图1是根据公开的实施例的显示装置的平面图。
58.显示装置1可以指提供显示屏幕的所有类型的电子装置。显示装置1的示例可以包括可以提供显示屏幕的电视(tv)、笔记本计算机、监视器、电子广告牌、移动电话、智能电话、平板个人计算机(pc)、电子手表、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(pmp)、导航装置、游戏控制台、数码相机和物联网(iot)装置。
59.显示装置1被示出为tv。显示装置1可以具有高清(hd)、超高清(uhd)、4k或8k的高分辨率或超高分辨率，但是公开不限于此。
60.显示装置1可以根据如何显示图像以各种方式进行分类。显示装置1的示例包括有机发光二极管(oled)显示装置、无机电致发光(el)显示装置、量子点发光二极管(qed)显示装置、发光二极管(led)显示装置、等离子体显示面板(pdp)显示装置、场发射显示(fed)装置、阴极射线管(crt)显示装置、液晶显示(lcd)装置和电泳显示(epd)装置。显示装置1将在下文中被描述为例如oled显示装置，除非另有说明，否则oled显示装置将在下文中简称为显示装置1。然而，显示装置1不特别限于oled显示装置，并且可以适用于各种其他显示装置。
61.显示装置1可以在平面图中具有矩形形状。在显示装置1是tv的情况下，显示装置1的长边可以在水平方向上对准，但是公开不限于此。可选地，显示装置1的长边可以在竖直方向上对准，或者显示装置1可以被安装为可旋转的使得显示装置1的长边可以在水平方向上或在竖直方向上可变地对准。
62.显示装置1可以包括显示区域dpa和非显示区域nda。显示区域dpa可以是进行图像显示的有效区域。显示区域dpa可以在平面图中具有与显示装置1类似的形状(即，矩形形状)。
63.显示区域dpa可以包括多个像素px。像素px可以在行方向和列方向上布置。像素px
可以在平面图中具有矩形形状或正方形形状，但是公开不限于此。可选地，像素px可以具有相对于显示装置1的一侧倾斜的菱形形状。像素px可以包括各种颜色的像素px。例如，像素px可以包括第一颜色像素px或红色像素px、第二颜色像素px或绿色像素px以及第三颜色像素px或蓝色像素px，但是公开不限于此。各种颜色的像素px可以以条带方式或pentile方式交替地布置。
64.非显示区域nda可以设置在显示区域dpa周围。非显示区域nda可以围绕整个显示区域dpa或显示区域dpa的部分。显示区域dpa可以具有矩形形状，非显示区域nda可以被设置为与显示区域dpa的四条边相邻。非显示区域nda可以形成显示装置1的边框。
65.在非显示区域nda中，可以设置用于驱动显示区域dpa的驱动电路或驱动元件。在一个实施例中，垫(pad，或称为“焊盘”)单元可以设置在第一非显示区域nda1和第二非显示区域nda2中，第一非显示区域nda1被设置为与显示装置1的第一长边(或图1中的下侧)相邻，第二非显示区域nda2被设置为与显示装置1的第二长边(或图1中的上侧)相邻，外部装置exd可以安装在垫单元的垫电极上。外部装置exd的示例包括连接膜、印刷电路板、驱动芯片dic、连接器和布线连接膜。在被设置为与显示装置1的(图1中的)第一短边或左侧相邻的第三非显示区域nda3中，可以设置直接形成在显示装置1的显示基底上的扫描驱动器sdr。
66.图2是根据公开的实施例的显示装置的剖视图。
67.作为显示装置1的示例，图2示出了前发射显示装置，前发射显示装置不在朝向形成有发射层eml的第一基底1010的方向上发射光l，而是在相反的方向上(即，在朝向第二基底21的方向上)发射光l，但是显示装置1不限于此。
68.参照图2，显示装置1可以包括发射层eml、覆盖发射层eml的封装膜enc和设置在封装膜enc上方的颜色控制结构(wcl、tpl和cfl)。在一个实施例中，显示装置1还可以包括第一显示基底10和与第一显示基底10相对的第二显示基底20。发射层eml、封装膜enc和颜色控制结构(wcl、tpl和cfl)可以包括在第一显示基底10和第二显示基底20中的一个中。
69.例如，第一显示基底10可以包括第一基底1010、设置在第一基底1010的第一表面上的发射层eml和设置在发射层eml上的封装膜enc。此外，例如，第二显示基底20可以包括第二基底21和设置在第二基底21的面对第一基底1010的第一表面上的颜色控制结构(wcl、tpl和cfl)。颜色控制结构(wcl、tpl和cfl)可以包括滤色器层cfl和波长转换层wcl。颜色控制结构(wcl、tpl和cfl)还可以包括在像素px中的一些中与波长转换层wcl设置在同一水平上的透光层tpl。
70.填料层30可以设置在封装膜enc与颜色控制结构(wcl、tpl和cfl)之间。填料层30可以填充第一显示基底10与第二显示基底20之间的空间，并且因此可以使第一显示基底10与第二显示基底20结合在一起。
71.第一显示基底10的第一基底1010可以是绝缘基底。第一基底1010可以包括透明材料。例如，第一基底1010可以包括诸如玻璃或石英的透明绝缘材料。第一基底1010可以是刚性基底，但公开不限于此。可选地，第一基底1010可以包括诸如聚酰亚胺的塑料，并且可以具有诸如弯曲性、折叠性和卷曲性的柔性。
72.多个像素电极pxe可以设置在第一基底1010的第一表面上。像素电极pxe可以设置在它们各自的像素px中。一对相邻像素px中的像素电极pxe可以彼此分离。驱动像素px的电路层ccl可以设置在第一基底1010上。电路层ccl可以设置在第一基底1010与像素电极pxe
之间。稍后将详细描述电路层ccl。
73.像素电极pxe可以是发光二极管(led)的第一电极(例如，阳极电极)。像素电极pxe可以具有其中堆叠有例如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)或氧化铟(in2o3)的高逸出功材料层和例如银(ag)、镁(mg)、铝(al)、铂(pt)、铅(pb)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)或其混合物的反射材料层的结构。高逸出功材料层可以设置在反射材料层上方，靠近发射层eml。像素电极pxe可以具有ito/mg、ito/mgf、ito/ag或ito/ag/ito的多层结构，但是公开不限于此。
74.像素限定膜pdl可以沿着像素px中的每个的边界设置在第一基底1010的第一表面上。像素限定膜pdl可以设置在像素电极pxe上，并且可以包括暴露像素电极pxe的开口。由于像素限定膜pdl和像素限定膜pdl的开口，可以限定发射区域ema和非发射区域nem。像素限定膜pdl可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯硫醚树脂或苯并环丁烯(bcb)的有机绝缘材料。像素限定膜pdl可以包括无机材料。
75.发射层eml可以设置在由像素限定膜pdl暴露的像素电极pxe上。在显示装置1是oled显示装置的实施例中，发射层eml中的每个可以包括包含有机材料的有机层。有机层可以包括有机发光层，并且还可以包括空穴注入层/空穴传输层和/或电子注入层/电子传输层作为用于辅助光的发射的辅助层。在显示装置1是led显示装置的实施例中，发射层eml可以包括诸如无机半导体的无机材料。
76.在一些实施例中，发射层eml中的每个可以具有包括多个有机发光层和电荷产生层的串联结构，多个有机发光层被设置为在厚度方向上彼此叠置，电荷产生层设置在有机发光层之间。多个有机发光层可以发射相同波长的光或不同波长的光。像素px中的每个的发射层eml的至少一些层可以与相邻像素px的对应的层分离。
77.在一个实施例中，针对所有像素px，由发射层eml发射的光的波长可以是均匀的。例如，像素px的发射层eml可以全部发射蓝光或紫外(uv)光，并且由于颜色控制结构(wcl、tpl和cfl)的波长转换层wcl的存在，像素px可以显示它们各自的颜色。
78.在另一实施例中，由发射层eml发射的光的波长可以从第一颜色像素px到第二颜色像素px到第三颜色像素px改变。例如，第一颜色像素px的发射层eml可以发射第一颜色的光，第二颜色像素px的发射层eml可以发射第二颜色的光，第三颜色像素px的发射层eml可以发射第三颜色的光。发射层eml可以设置在像素电极pxe的整个表面上和像素限定膜pdl的整个表面上，但是公开不限于此。可选地，发射层eml可以被设置为与像素限定膜pdl的开口对应，并且如稍后将描述的，发射层eml不会部分地设置在除了像素限定膜pdl的开口之外的区域中。
79.共电极cme可以设置在发射层eml上。共电极cme不仅可以与发射层eml接触，而且可以与像素限定膜pdl的顶表面接触。
80.共电极cme的部分可以全部连接而不考虑像素px。共电极cme可以是被设置为遍及第一基底1010的整个表面而不区分像素px的全电极。共电极cme可以与led的第二电极(例如，阴极电极)对应。
81.共电极cme可以包括低逸出功材料层，li、ca、lif/ca、lif/al、al、mg、ag、pt、pd、ni、au、nd、ir、cr、baf、ba或其化合物或其混合物(例如ag和mg的混合物)的低逸出功材料
层。共电极cme还可以包括设置在低逸出功材料层上的透明金属氧化物层。
82.像素电极pxe、发射层eml和共电极cme可以形成发光元件(例如，oled)。光可以通过共电极cme从发射层eml向上发射。
83.封装膜enc可以设置在共电极cme上。封装膜enc可以包括至少一个层。例如，封装膜enc可以包括第一无机膜enc1、有机膜enc2和第二无机膜enc3。第一无机膜enc1和第二无机膜enc3可以包括氮化硅、氧化硅或氮氧化硅。有机膜enc2可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯硫醚树脂或bcb的有机绝缘材料。
84.第二显示基底20可以被设置为从封装膜enc上方面对封装膜enc。第二显示基底20的第二基底21可以包括透明材料。第二基底21可以包括诸如玻璃或石英的透明绝缘材料。第二基底21可以是刚性基底，但是公开不限于此。可选地，第二基底21可以包括诸如聚酰亚胺的塑料，并且可以具有诸如可弯曲性、可折叠性和可卷曲性的柔性。
85.与第一基底1010相同的基底可以用作第二基底21，但是第二基底21可以具有与第一基底1010不同的材料、厚度或透射率。例如，第二基底21可以具有比第一基底1010高的透射率。此外，例如，第二基底21可以比第一基底1010厚或薄。
86.光阻挡构件bm可以沿着像素px中的每个的边界设置在第二基底21的面对第一基底1010的第一表面上。光阻挡构件bm可以与第一显示基底10的像素限定膜pdl叠置，并且可以设置在非发射区域nem中。光阻挡构件bm可以包括暴露第二基底21的第一表面的与发射区域ema叠置的部分的开口。光阻挡构件bm可以在平面图中以网格形状形成。
87.光阻挡构件bm可以包括有机材料。光阻挡构件bm可以通过吸收外部光来减少因外部光的反射而引起的任何颜色失真。此外，光阻挡构件bm可以防止从一个像素px的发射层eml发射的光渗透到另一个像素px的发射层eml中。
88.在一个实施例中，光阻挡构件bm可以吸收所有可见光波长。光阻挡构件bm可以包括吸光材料。例如，光阻挡构件bm可以由可以用作黑矩阵的材料形成。
89.滤色器层cfl可以设置在第二基底21的设置有光阻挡构件bm的第一表面上。滤色器层cfl可以设置在第二基底21的第一表面的被光阻挡构件bm的开口暴露的部分上。滤色器层cfl也可以设置在光阻挡构件bm的部分上。
90.滤色器层cfl可以包括设置在第一颜色像素px中的第一滤色器层cfl1、设置在第二颜色像素px中的第二滤色器层cfl2和设置在第三颜色像素px中的第三滤色器层cfl3。滤色器层cfl中的每个可以包括诸如能够吸收特定波长的颜料或染料的着色剂。第一滤色器层cfl1可以是红色滤色器层，第二滤色器层cfl2可以是绿色滤色器层，第三滤色器层cfl3可以是蓝色滤色器层。图2示出了一对相邻的滤色器层cfl在光阻挡构件bm之上彼此间隔开，但是可以在光阻挡构件bm上至少部分地彼此叠置。
91.第一盖层22可以设置在滤色器层cfl上。第一盖层22可以防止滤色器层cfl被来自外部的诸如湿气或空气的杂质损坏或污染。此外，第一盖层22可以防止滤色器层cfl的着色剂扩散到其他元件中。
92.第一盖层22可以与滤色器层cfl的第一表面(例如，图2中的底表面)直接接触。第一盖层22可以由无机材料形成。例如，第一盖层22可以包括氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝、氧化钛、氧化锡或氮氧化硅。
93.分隔件ptl可以设置在第一盖层22上。分隔件ptl可以位于非发射区域nem中。分隔件ptl可以被设置为与光阻挡构件bm叠置。分隔件ptl可以包括暴露滤色器层cfl的开口。分隔件ptl可以形成为包括光敏有机材料，但是公开不限于此。分隔件ptl还可以包括遮光材料。
94.波长转换层wcl和透光层tpl可以设置在由分隔件ptl的开口暴露的空间中。波长转换层wcl和透光层tpl可以使用分隔件ptl作为堤通过喷墨工艺形成，但是公开不限于此。
95.在像素px的发射层eml发射第三颜色的光的实施例中，波长转换层wcl可以包括设置在第一颜色像素px中的第一波长转换图案wcl1和设置在第二颜色像素px中的第二波长转换图案wcl2。透光层tpl可以设置在第三颜色像素px中。
96.第一波长转换图案wcl1可以包括第一基体树脂brs1和设置在第一基体树脂brs1中的第一波长转换材料wcp1。第二波长转换图案wcl2可以包括第二基体树脂brs2和设置在第二基体树脂brs2中的第二波长转换材料wcp2。透光层tpl可以包括第三基体树脂brs3和设置在第三基体树脂brs3中的散射体scp。
97.第一基体树脂brs1、第二基体树脂brs2和第三基体树脂brs3可以包括透光有机材料。例如，第一基体树脂brs1、第二基体树脂brs2和第三基体树脂brs3可以包括环氧树脂、丙烯酸树脂、卡多(cardo)树脂或酰亚胺树脂。第一基体树脂brs1、第二基体树脂brs2和第三基体树脂brs3可以全部由相同的材料形成，但是公开不限于此。
98.散射体scp可以是金属氧化物颗粒或有机颗粒。例如，金属氧化物可以是氧化钛(tio2)、氧化锆(zro2)、氧化铝(al2o3)、氧化铟(in2o3)、氧化锌(zno)或氧化锡(sno2)，有机颗粒的材料可以是丙烯酸树脂或氨基甲酸酯树脂。
99.第一波长转换材料wcp1可以将第三颜色转换为第一颜色，第二波长转换材料wcp2可以将第三颜色转换为第二颜色。第一波长转换材料wcp1和第二波长转换材料wcp2可以是量子点、量子棒或磷光体。量子点可以包括iv族纳米晶体、ii-vi族化合物纳米晶体、iii-v族化合物纳米晶体、iv-vi族纳米晶体或其组合。第一波长转换图案wcl1和第二波长转换图案wcl2中的每个还可以包括散射体scp，这提高了波长转换的效率。
100.设置在第三颜色像素px中的透光层tpl可以使从第三颜色像素px的发射层eml入射到其上的第三颜色的光通过其透射，同时保持入射光的波长。透光层tpl的散射体scp可以控制通过透光层tpl发射的光的路径。透光层tpl可以不包括波长转换材料。
101.第二盖层23设置在波长转换层wcl和透光层tpl上。第二盖层23可以由无机材料形成。第二盖层23可以包括从第一盖层22的上述示例性材料中选择的一种。第一盖层22和第二盖层23可以由相同的材料形成，但是公开不限于此。
102.填料层30可以设置在第一显示基底10与第二显示基底20之间。填料层30可以填充第一显示基底10与第二显示基底20之间的空间，并且还可以使第一显示基底10与第二显示基底20结合在一起。填料层30可以设置在第一显示基底10的封装膜enc与第二显示基底20的第二盖层23之间。填料层30可以由硅(si)类有机材料或环氧类有机材料形成，但是公开不限于此。
103.在下文中将描述显示装置1的电路层ccl。
104.图3是示出图1的显示装置的第一显示基底的布局图。
105.参照图3，多条线设置在第一基底1010上。多条线可以包括扫描线scl、感测线ssl、
数据线dtl、参考电压线rvl、第一电源线elvdl和第二电源线elvsl。未示出第一电源线elvdl，而仅示出第二电源线elvsl。第一电源线elvdl可以以与第二电源线elvsl相同的方式布置。
106.扫描线scl和感测线ssl可以在第一方向dr1上延伸。扫描线scl和感测线ssl可以连接到扫描驱动器sdr。扫描驱动器sdr可以包括由电路层ccl组成的驱动电路。扫描驱动器sdr可以在第一基底1010上设置在第三非显示区域nda3中，但是公开不限于此。可选地，扫描驱动器sdr可以设置在被设置为与第三非显示区域nda3相对的第四非显示区域nda4中，或者设置在第三非显示区域nda3和第四非显示区域nda4两者中。扫描驱动器sdr可以连接到信号连接线cwl，信号连接线cwl的至少一端可以在第一非显示区域nda1和/或第二非显示区域nda2中形成垫wpd_cw并且因此可以连接到图1的外部装置exd。
107.数据线dtl和参考电压线rvl可以在与第一方向dr1交叉的第二方向dr2上延伸。第二电源线elvsl可以包括在第二方向dr2上延伸的部分。第二电源线elvsl可以包括在第一方向dr1上延伸的部分。第二电源线elvsl可以具有网格结构，但是公开不限于此。
108.布线垫wpd可以至少设置在数据线dtl、参考电压线rvl和第二电源线elvsl的第一端处。布线垫wpd可以设置在非显示区域nda中。在一个实施例中，数据线dtl的布线垫wpd_dt(在下文中，数据垫wpd_dt)可以设置在第一非显示区域nda1中，参考电压线rvl的布线垫wpd_rv(在下文中，参考电压垫wpd_rv)、第二电源线elvsl的布线垫wpd_elvs(在下文中，电源垫wpd_elvs)可以设置在第二非显示区域nda2中。在另一实施例中，数据垫wpd_dt、参考电压垫wpd_rv和第二电源垫wpd_elvs可以全部设置在同一区域中(例如，在第一非显示区域nda1中)。图1的外部装置exd可以安装在布线垫wpd上。外部装置exd可以经由各向异性导电膜或通过超声波结合而安装在布线垫wpd上。
109.第一基底1010上的像素px可以包括像素驱动电路。多条线可以穿过或经过像素px以向像素驱动电路施加驱动信号。像素驱动电路中的每个可以包括晶体管和电容器。像素驱动电路中的每个中的晶体管和电容器的数量可以改变。像素驱动电路在下文中将被描述为具有例如包括三个晶体管和一个电容器的“3t1c”结构，但是公开不限于此。也就是说，诸如“2t1c”、“7t1c”或“6t1c”结构的各种修改的像素结构也可以应用于像素px的像素驱动电路。
110.图4是图1的显示装置的像素的等效电路图。
111.参照图4，像素px包括发光元件emd、三个晶体管(drt、sct和sst)和一个存储电容器cst。
112.发光元件emd根据经由驱动晶体管drt施加到其的电流发射光。发光元件emd可以实现为oled、微型led或纳米led。
113.发光元件emd的第一电极(即，阳极电极)可以连接到驱动晶体管drt的源电极，发光元件emd的第二电极(即，阴极电极)可以连接到第二电源线elvsl，比供应到第一电源线elvdl的高电位电压(或第一电源电压elvd)低的低电位电压(或第二电源电压elvs)供应到第二电源线elvsl。
114.驱动晶体管drt可以根据其栅极电压与源极电压之间的差来调节从第一电源线elvdl流到发光元件emd的电流。驱动晶体管drt的栅电极可以连接到第一开关晶体管sct的第一源/漏电极，驱动晶体管drt的源电极可以连接到发光元件emd的第一电极，驱动晶体管
drt的漏电极可以连接到第一电源电压elvd施加到其的第一电源线elvdl。
115.第一开关晶体管sct通过来自扫描线scl的扫描信号而导通，以使数据线dtl连接到驱动晶体管drt的栅电极。第一开关晶体管sct的栅电极可以连接到扫描线scl，第一开关晶体管sct的第一源/漏电极可以连接到驱动晶体管drt的栅电极，第一开关晶体管sct的第二源/漏电极可以连接到数据线dtl。
116.第二开关晶体管sst通过来自感测线ssl的感测信号而导通，以使参考电压线rvl连接到驱动晶体管drt的源电极。第二开关晶体管sst的栅电极可以连接到感测线ssl，第二开关晶体管sst的第一源/漏电极可以连接到参考电压线rvl，第二开关晶体管sst的第二源/漏电极可以连接到驱动晶体管drt的源电极。
117.在一个实施例中，第一开关晶体管sct和第二开关晶体管sst的第一源/漏电极可以是源电极，第一开关晶体管sct和第二开关晶体管sst的第二源/漏电极可以是漏电极。然而，公开不限于本实施例。可选地，第一开关晶体管sct和第二开关晶体管sst的第一源/漏电极可以是漏电极，第一开关晶体管sct和第二开关晶体管sst的第二源/漏电极可以是源电极。
118.存储电容器cst可以形成在驱动晶体管drt的栅电极与源电极之间。存储电容器cst存储驱动晶体管drt的栅极电压与源极电压之间的差。
119.驱动晶体管drt以及第一开关晶体管sct和第二开关晶体管sst可以形成为薄膜晶体管(tft)。图3示出了驱动晶体管drt以及第一开关晶体管sct和第二开关晶体管sst形成为n型金属氧化物半导体场效应晶体管(mosfet)，但是公开不限于此。可选地，驱动晶体管drt以及第一开关晶体管sct和第二开关晶体管sst可以形成为p型mosfet。又可选地，驱动晶体管drt以及第一开关晶体管sct和第二开关晶体管sst中的一些可以形成为n型mosfet，并且其他晶体管可以形成为p型mosfet。
120.将在下文中参照其他附图描述显示装置1的一个像素的结构。
121.图5是根据公开的实施例的显示装置的像素的布局图。图6是示出包括在图5的像素中的半导体层和导电层的布局图。图7是示出包括在图5的像素中的导电层的布局图。
122.参照图5至图7，显示装置1可以包括半导体层1100和多个导电层(1200、1300和1400)。显示装置1可以包括设置在半导体层1100与导电层(1200、1300和1400)之间的多个绝缘层(如图8中所示，1020、1030、1050、1060、1070和1080)。导电层(1200、1300和1400)可以包括栅极导电层1200、第一数据导电层1300和第二数据导电层1400，绝缘层(1020、1030、1050、1060、1070和1080)可以包括缓冲膜1020、栅极绝缘膜1030、第一层间绝缘膜1050、第一钝化膜1060、第二钝化膜1070和平坦化膜1080。
123.图5示出了显示装置1的像素px中的半导体层1100和导电层(1200、1300和1400)的堆叠的布局图。图6示出了半导体层1100、栅极导电层1200和第一数据导电层1300的堆叠的布局图，图7示出了第一数据导电层1300、第二数据导电层1400、像素电极pxe和像素限定膜pdl的堆叠的布局图。
124.显示装置1的像素px可以包括多个子像素(未示出)。图5至图7中所示的像素px的部分可以形成第一子像素，像素px的另一部分可以形成第二子像素，像素px的又一部分可以形成第三子像素。如图4的等效电路图中所示，第一子像素、第二子像素和第三子像素中的每个可以包括多个晶体管、存储电容器和多条线。图5至图7示出了设置三个子像素，每个
子像素包括驱动晶体管drt、第一开关晶体管sct、第二开关晶体管sst和存储电容器cst。此外，第一子像素、第二子像素和第三子像素可以电连接到不同的数据线和相同的电源线。在下文中将描述设置在显示装置1的像素px或子像素中的每个中的多个层。为了方便，在下文中将描述设置在一个子像素中的层，并且将简化设置在另一子像素中的层的任何冗余描述。
125.参照图5和图6，半导体层1100设置在第一基底1010上。(图8的)缓冲膜1020可以设置在第一基底1010上，半导体层1100可以设置在缓冲膜1020上。半导体层1100可以包括多个第一半导体层1110、多个第二半导体层1120和多个第三半导体层1130。第一半导体层1110可以是包括在像素px中的驱动晶体管drt的有源层，第二半导体层1120可以是第一开关晶体管sct的有源层，第三半导体层1130可以是第二开关晶体管sst的有源层。
126.第一半导体层1110、第二半导体层1120和第三半导体层1130可以在第一方向dr1上(即，在水平方向上)延伸，第一半导体层1110、第二半导体层1120和第三半导体层1130中的每个的两端可以扩展以具有更大的宽度。驱动晶体管drt、第一开关晶体管sct和第二开关晶体管sst的栅电极可以分别形成在沿着第一方向dr1延伸的第一半导体层1110、第二半导体层1120和第三半导体层1130的与栅极导电层1200叠置的部分中，第一半导体层1110、第二半导体层1120和第三半导体层1130中的每个的两个扩展端部可以与第一数据导电层1300接触以形成驱动晶体管drt、第一开关晶体管sct和第二开关晶体管sst中的每个的源电极和漏电极。半导体层1100的两个端部可以部分地变换为导体并且因此可以形成导电区域(如图8中所示)，沟道区域可以形成在导电区域之间(如图8中所示)。
127.第一半导体层1110可以包括位于像素px的上部中的第11半导体层1110a以及位于像素px的中心附近的第12半导体层1110b和第13半导体层1110c。第11半导体层1110a可以是第一子像素的驱动晶体管drt的有源层，第12半导体层1110b可以是第二子像素的驱动晶体管drt的有源层，第13半导体层1110c可以是第三子像素的驱动晶体管drt的有源层。
128.第一半导体层1110可以具有在一个方向上延伸的图案形状。第一半导体层1110的第一侧可以与稍后将描述的第一数据导电层1300的第一导电图案1380的部分接触，第一半导体层1110的第二侧可以与第一电压线1350的部分接触，第一半导体层1110可以与稍后将描述的栅极导电层1200的栅极导电图案1250的在第一半导体层1110的第一侧和第二侧之间的部分叠置。第一数据导电层1300的与第一半导体层1110的第一侧接触的部分可以是驱动晶体管drt的源电极，第一数据导电层1300的与第一半导体层1110的第二侧接触的部分可以是驱动晶体管drt的漏电极。栅极导电层1200的在第一半导体层1110的第一侧和第二侧之间与第一半导体层1110叠置的部分可以是驱动晶体管drt的栅电极。
129.第二半导体层1120可以位于像素px的中心的右侧。第二半导体层1120可以包括第21半导体层1120a、第22半导体层1120b和第23半导体层1120c。第21半导体层1120a可以是第一子像素的第一开关晶体管sct的有源层，第22半导体层1120b可以是第二子像素的第一开关晶体管sct的有源层，第23半导体层1120c可以是第三子像素的第一开关晶体管sct的有源层。
130.第二半导体层1120也可以具有在一个方向上延伸的图案形状。第二半导体层1120的第一侧可以与稍后将描述的第一数据导电层1300的第二导电图案1390的部分接触，第二半导体层1120的第二侧可以与第一数据信号线(1310、1320和1330)的部分接触。第二半导
体层1120可以与稍后将描述的栅极导电层1200的扫描信号线1210的在第二半导体层1120的第一侧和第二侧之间的部分叠置。第一数据导电层1300的与第二半导体层1120的第一侧接触的部分可以是第一开关晶体管sct的源电极，第一数据导电层1300的与第二半导体层1120的第二侧接触的部分可以是第一开关晶体管sct的漏电极。栅极导电层1200的在第二半导体层1120的第一侧和第二侧之间与第二半导体层1120叠置的部分可以是第一开关晶体管sct的栅电极。
131.同时，第二半导体层1120的第二侧可以与不同的第一数据信号线(1310、1320和1330)接触。第21半导体层1120a可以与第11数据信号线1310接触，第22半导体层1120b可以与第12数据信号线1320接触，第23半导体层1120c可以与第13数据信号线1330接触。由于第二半导体层1120与不同的第一数据信号线(1310、1320和1330)接触，因此不同的数据信号可以施加到不同的子像素。
132.第三半导体层1130可以位于像素px的中心的左侧。第三半导体层1130可以包括第31半导体层1130a、第32半导体层1130b和第33半导体层1130c。第31半导体层1130a可以是第一子像素的第二开关晶体管sst的有源层，第32半导体层1130b可以是第二子像素的第二开关晶体管sst的有源层，第33半导体层1130c可以是第三子像素的第二开关晶体管sst的有源层。
133.第三半导体层1130也可以具有在一个方向上延伸的图案形状。第三半导体层1130的第一侧可以与稍后将描述的第一数据导电层1300的第一导电图案1380的部分接触，第三半导体层1130的第二侧可以与第一数据导电层1300的第一参考电压线1360的部分接触。第三半导体层1130可以与稍后将描述的栅极导电层1200的感测信号线1220的在第三半导体层1130的第一侧和第二侧之间的部分叠置。第一数据导电层1300的与第三半导体层1130的第一侧接触的部分可以是第二开关晶体管sst的源电极，第一数据导电层1300的与第三半导体层1130的第二侧接触的部分可以是第二开关晶体管sst的漏电极。栅极导电层1200的在第三半导体层1130的第一侧和第二侧之间与第三半导体层1130叠置的部分可以是第二开关晶体管sst的栅电极。
134.同时，在一些实施例中，半导体层1100可以包括氧化物半导体。半导体层1100的氧化物半导体的示例可以包括氧化铟锡(ito)、氧化铟锡镓(itgo)、氧化铟镓锌(igzo)或氧化铟镓锌锡(igzto)，但公开不限于此。
135.(图8的)栅极绝缘膜1030设置在半导体层1100上。稍后将参照图8对此进行描述。
136.栅极导电层1200可以设置在栅极绝缘膜1030或缓冲膜1020上。栅极导电层1200可以包括扫描信号线1210、感测信号线1220、多个栅极导电图案1250和栅极图案部分1260。扫描信号线1210可以向像素px或子像素的第一开关晶体管sct传输扫描信号，感测信号线1220可以向像素px或子像素的第二开关晶体管sst传输感测信号。也就是说，扫描信号线1210可以是图4的扫描线scl，感测信号线1220可以是图4的感测线ssl。栅极导电图案1250可以与第一半导体层1110叠置以形成驱动晶体管drt的栅电极。栅极图案部分1260可以被设置为与稍后将描述的第一数据导电层1300的第二电压线1370叠置。
137.扫描信号线1210可以在第一方向dr1上延伸，并且可以包括从扫描信号线1210分支出来以在第二方向dr2上延伸的第一延伸部1215。扫描信号线1210可以在像素px的上部中在第一方向dr1上延伸。扫描信号线1210可以延伸到所述像素px的在第一方向dr1上的邻
近像素px中。第一延伸部1215可以位于扫描信号线1210的(例如，位于像素px的中心的右侧的)部分中，并且可以在第二方向dr2上延伸以设置在像素px内。
138.扫描信号线1210的第一延伸部1215可以与第二半导体层1120的部分叠置。第一延伸部1215可以形成像素px或子像素中的第一开关晶体管sct的栅电极。第一开关晶体管sct可以通过第一延伸部1215接收从扫描信号线1210输入到其的扫描信号。
139.感测信号线1220可以在第一方向dr1上延伸，并且可以包括从感测信号线1220分支出来以在第二方向dr2上延伸的第二延伸部1225。感测信号线1220可以在像素px的下部中在第一方向dr1上延伸。感测信号线1220可以延伸到所述像素px的在第一方向dr1上的邻近像素px中。第二延伸部1225可以位于感测信号线1220的(例如，位于像素px的中心的左侧)部分中，并且可以在第二方向dr2上延伸以设置在像素px内。
140.感测信号线1220的第二延伸部1225可以与第三半导体层1130的部分叠置。第二延伸部1225可以形成像素px或子像素中的第二开关晶体管sst的栅电极。第二开关晶体管sst可以通过第二延伸部1225接收从感测信号线1220输入到其的感测信号。
141.栅极导电图案1250可以设置在扫描信号线1210的第一延伸部1215与感测信号线1220的第二延伸部1225之间。栅极导电图案1250可以包括第一栅极导电图案1250a、第二栅极导电图案1250b和第三栅极导电图案1250c，第一栅极导电图案1250a、第二栅极导电图案1250b和第三栅极导电图案1250c可以与第一半导体层1110部分地叠置。第一栅极导电图案1250a可以与第11半导体层1110a的部分叠置，以形成第一子像素的驱动晶体管drt的栅电极。第一栅极导电图案1250a可以至少与第11半导体层1110a的沟道区域叠置。类似地，第二栅极导电图案1250b可以与第12半导体层1110b的部分叠置，第三栅极导电图案1250c可以与第13半导体层1110c的部分叠置。第二栅极导电图案1250b和第三栅极导电图案1250c可以分别形成第二子像素和第三子像素的驱动晶体管drt的栅电极。
142.同时，栅极导电图案1250也可以与第一数据导电层1300的第一导电图案1380和第二导电图案1390叠置。栅极导电图案1250可以与第一导电图案1380叠置，以形成像素px或子像素的存储电容器cst的第一电极。栅极导电图案1250可以与第一导电图案1380接触以电连接到第二开关晶体管sst，并且可以与第二导电图案1390接触以电连接到第一开关晶体管sct。
143.例如，第一栅极导电图案1250a可以与稍后将描述的第11导电图案1380a叠置，以形成第一子像素的存储电容器cst的第一电极。此外，第一栅极导电图案1250a可以与第11导电图案1380a接触以电连接到第一子像素的第二开关晶体管sst的源电极，并且可以与第21导电图案1390a接触以电连接到第一子像素的第一开关晶体管sct的源电极。类似地，第二栅极导电图案1250b可以与第12导电图案1380b和第22导电图案1390b部分叠置或部分接触，第三栅极导电图案1250c可以与第13导电图案1380c和第23导电图案1390c部分接触。
144.栅极图案部分1260可以包括在第二方向dr2上延伸的延伸部和部分地具有相对大的宽度的扩展部。栅极图案部分1260可以设置在像素px的左部中，并且可以布置在沿第一方向dr1延伸的扫描信号线1210与感测信号线1220之间。栅极图案部分1260可以电连接到稍后将描述的第二电压线1370，并且可以降低第二电压线1370的电阻。
145.栅极导电层1200可以包括选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)之中的至
少一种金属。栅极导电层1200可以是单个膜或多个膜。
146.(图8的)第一层间绝缘膜1050设置在栅极导电层1200上。稍后将参照图8对此进行描述。
147.第一数据导电层1300设置在第一层间绝缘膜1050上。第一数据导电层1300可以包括第一数据信号线(1310、1320和1330)、第一电压线1350、第二电压线1370、第一导电图案1380和第二导电图案1390。
148.第一数据信号线(1310、1320和1330)可以向像素或子像素传输数据信号。也就是说，第一数据信号线(1310、1320和1330)可以与图4的数据线dtl对应。第一数据信号线(1310、1320和1330)可以设置在像素px的中心的在第一方向dr1上的一侧(例如，在像素px的中心的右侧)，并且可以在第二方向dr2上延伸。第一数据信号线(1310、1320和1330)可以延伸到所述像素px的在第二方向dr2上的邻近像素px中。
149.第一数据信号线(1310、1320和1330)可以包括第11数据信号线1310、第12数据信号线1320和第13数据信号线1330。第11数据信号线1310可与第21半导体层1120a的第二侧接触，以向第一子像素的第一开关晶体管sct传输数据信号。第12数据信号线1320可以与第22半导体层1120b的第二侧接触，以向第二子像素的第一开关晶体管sct传输数据信号。第13数据信号线1330可以与第23半导体层1120c的第二侧接触，以向第三子像素的第一开关晶体管stc传输数据信号。
150.如稍后将参照图8描述的，其处设置有第一数据导电层1300的第一层间绝缘膜1050可以包括多个接触孔。接触孔可以通过第一层间绝缘膜1050、栅极绝缘膜1030和/或缓冲膜1020暴露半导体层1100。
151.第一层间绝缘膜1050可以包括通过第一层间绝缘膜1050和栅极绝缘膜1030暴露第二半导体层1120的部分的多个第37接触孔cnt37。第一数据信号线(1310、1320和1330)可以与第二半导体层1120的第二侧接触。例如，第11数据信号线1310可以通过第37-1接触孔cnt37a与第21半导体层1120a的第二侧接触。类似地，第12数据信号线1320和第13数据信号线1330可以分别通过第37-2接触孔cnt37b和第37-3接触孔cnt37c与第22半导体层1120b和第23半导体层1120c的第二侧接触。
152.第一电压线1350可以向像素px或子像素传输第一电源电压elvd。也就是说，第一电压线1350可以为图4的第一电源线elvdl。第一电压线1350可以设置在像素px的中心的在第一方向dr1上的一侧(例如，在像素px的左侧)，并且可以在第二方向dr2上延伸。第一电压线1350可以延伸到所述像素px的在第二方向dr2上的邻近像素px中。第一电压线1350可以与第一半导体层1110的第二侧接触，以向子像素的驱动晶体管drt传输第一电源电压elvd。
153.第一层间绝缘膜1050可以包括暴露第一半导体层1110的部分的多个第35接触孔cnt35。第一电压线1350可以通过第35接触孔cnt35与第一半导体层1110的第二侧接触。例如，第一电压线1350可以通过第35-1接触孔cnt35a与第11半导体层1110a的第二侧接触。类似地，第一电压线1350可以分别通过第35-2接触孔cnt35b和第35-3接触孔cnt35c与第12半导体层1110b和第13半导体层1110c的第二侧接触。
154.第一参考电压线1360可以向像素px或子像素传输参考电压rv。也就是说，第一参考电压线1360可以是图4的第一电源线elvdl。第一参考电压线1360可以设置在第一电压线1350的在第一方向dr1上的一侧(例如，在第一电压线1350的左侧)，并且可以在第二方向
dr2上延伸。第一参考电压线1360可以延伸到所述像素px的在第二方向dr2上的邻近像素px中。第一参考电压线1360可以与第三半导体层1130的第二侧接触，以向子像素的第二开关晶体管sst传输参考电压rv。
155.第一层间绝缘膜1050可以包括暴露第三半导体层1130的部分的多个第36接触孔cnt36。第一参考电压线1360可以通过第36接触孔cnt36与第三半导体层1130的第二侧接触。例如，第一参考电压线1360可以通过第36-1接触孔cnt36a与第31半导体层1130a的第二侧接触。类似地，第一参考电压线1360可以分别通过第46-2接触孔cnt36b和第36-3接触孔cnt36c与第32半导体层1130b和第33半导体层1130c的第二侧接触。
156.第二电压线1370可以向像素px或子像素传输第二电源电压elvs。也就是说，第二电压线1370可以是图4的第二电源线elvsl。第二电压线1370可以设置在第一参考电压线1360的在第一方向dr1上的一侧(例如，在第一参考电压线1360的左侧)，并且可以在第二方向dr2上延伸。第二电压线1370可以延伸到像素px的在第二方向dr2上的邻近像素px中。
157.虽然没有具体示出，但是第二电源电压elvs可以传输到作为发光元件emd的第一电极(例如，发光元件emd的阴极)的共电极cmd。共电极cmd可以经由非显示区域nda中的电力线连接到第二电源线elvsl，并且因此可以接收第二电源电压elvs。
158.然而，在显示装置1包括相当数量的像素px并且具有高分辨率的情况下，根据在显示区域dpa中的位置，在经由非显示区域nda中的电源线施加到共电极cme的第二电源电压elvs中可能发生电压降。当具有低电位的第二电源电压elvs施加到比靠近非显示区域nda的像素px远离非显示区域nda的像素px时，从每个像素px中的发光元件emd发射的光的强度可能不均匀。因此，在显示装置1中，位于至少一些像素px中的第二电压线1370和稍后将描述的第四电压线1470可以电连接到共电极cme。结果，可以向每个像素px施加具有均匀电位的第二电源电压elvs。
159.共电极cme可以与像素px的(图5的)开口区域lda中的导电层中的一些接触，并且因此可以电连接到第二电压线1370和第四电压线1470。在一个实施例中，第二电压线1370可以包括在第二方向dr2上延伸的第一延伸部sp1和位于开口区域lda中并且具有相对大的宽度的第一扩展部ep1。在第一扩展部ep1中，可以定位位于第一数据导电层1300上方的像素限定膜pdl的(图8的)开口孔hld，共电极cme可以通过开口孔hld与其他导电层接触。导电层可以通过平坦化膜1080中的接触孔与第二电压线1370和第四电压线1470接触，共电极cme可以电连接到第二电压线1370和第四电压线1470。
160.同时，第二电压线1370也可以通过第55接触孔cnt55和第57接触孔cnt57与栅极图案部分1260接触，第55接触孔cnt55和第57接触孔cnt57通过第一层间绝缘膜1050暴露栅极图案部分1260的部分。
161.第一导电图案1380和第二导电图案1390可以设置在第一数据信号线(1310、1320和1330)与第一电压线1350之间。第一导电图案1380和第二导电图案1390可以被设置为与第一半导体层1110、第二半导体层1120和第三半导体层1130的第一侧叠置，第一导电图案1380可以被设置为与栅极导电图案1250叠置。第一导电图案1380可以通过形成在第一层间绝缘膜1050中的多个第31接触孔cnt31和多个第33接触孔cnt33与第一半导体层1110和第三半导体层1130的第一侧接触。第二导电图案1390可以通过形成在第一层间绝缘膜1050中的多个第32接触孔cnt32与第二半导体层1120的第一侧接触。
162.第一导电图案1380和第二导电图案1390可以形成子像素的驱动晶体管drt的源电极和子像素的第二开关晶体管sst的源电极，第二导电图案1390可以形成子像素的第一开关晶体管sct的源电极。第一导电图案1380可以与栅极导电图案1250叠置，以形成子像素的存储电容器cst的第二电极。
163.第一导电图案1380可以包括第11导电图案1380a、第12导电图案1380b和第13导电图案1380c，第二导电图案1390可以包括第21导电图案1390a、第22导电图案1390b和第23导电图案1390c。
164.第11导电图案1380a可以通过第31-1接触孔cnt31a与第11半导体层1110a的第一侧接触，第31-1接触孔cnt31a通过第一层间绝缘膜1050和栅极绝缘膜1030暴露第11半导体层1110a的第一侧。第11导电图案1380a可以形成第一子像素的驱动晶体管drt的源电极。此外，第11导电图案1380a可以通过第33-1接触孔cnt33a与第31半导体层1130a的第一侧接触，第33-1接触孔cnt33a通过第一层间绝缘膜1050和栅极绝缘膜1030暴露第31半导体层1130a的第一侧。第11导电图案1380a可以电连接到第一子像素的第二开关晶体管sst。
165.第21导电图案1390a可以通过第32-1接触孔cnt32a与第21半导体层1120a的第一侧接触，第32-1接触孔cnt32a通过第一层间绝缘膜1050和栅极绝缘膜1030暴露第21半导体层1120a的第一侧。第21导电图案1390a可以形成第一子像素的第一开关晶体管sct的源电极。
166.同时，第一导电图案1380可以通过接触孔与设置在第一基底1010上的导电层接触，接触孔通过第一层间绝缘膜1050、栅极绝缘膜1030和缓冲膜1020暴露导电层。第11导电图案1380a、第12导电图案1380b和第13导电图案1380c可以分别通过第41接触孔cnt41、第42接触孔cnt42和第43接触孔cnt43与导电层接触。
167.在一些实施例中，显示装置1还可以包括设置在第一基底1010与缓冲膜1020之间的(图8的)光阻挡层bml。第一导电图案1380可以通过第41接触孔cnt41、第42接触孔cnt42和第43接触孔cnt43与光阻挡层bml接触。稍后将参照图8对此进行描述。
168.同时，第二导电图案1390可以通过接触孔与导电层接触，接触孔通过第一层间绝缘膜1050暴露栅极导电图案1250的部分。第21导电图案1390a、第22导电图案1390b和第23导电图案1390c可以分别通过第51接触孔cnt51、第52接触孔cnt52和第53接触孔cnt53与栅极导电图案1250接触。第二导电图案1390可以形成第一开关晶体管sct的源电极，并且同时使第一开关晶体管sct的源电极连接到驱动晶体管drt的栅电极和存储电容器cst的第一电极。
169.第11导电图案1380a和第21导电图案1390a的以上描述可以直接应用于其他子像素中的第12导电图案1380b、第13导电图案1380c、第22导电图案1390b和第23导电图案1390c。
170.第一数据导电层1300可以包括选自mo、al、pt、pd、ag、mg、au、ni、nd、ir、cr、ca、ti、ta、w和cu之中的至少一种金属。第一数据导电层1300可以是单个膜或多个膜。例如，第一数据导电层1300可以形成为诸如ti/al/ti、mo/al/mo、mo/alge/mo或ti/cu的叠层结构。
171.(图8的)第一钝化膜1060设置在第一数据导电层1300上。稍后将参照图8对此进行描述。
172.除了第一数据导电层1300之外，显示装置1还可以包括第二数据导电层1400。第二
数据导电层1400可以被设置为与第一数据导电层1300叠置，并且可以具有与第一数据导电层1300基本上相同的形状。第一数据导电层1300和第二数据导电层1400可以彼此电连接。传输电力或数据信号的线可以划分在不同的层(例如，第一数据导电层1300和第二数据导电层1400)之中，从而使设置有布线垫wpd以及布线或线的非显示区域nda的空间最小化。
173.与第一数据导电层1300对应的第二数据导电层1400可以包括多条第二数据信号线(1410、1420和1430)、第三电压线1450、第二参考电压线1460、第四电压线1470和多个第三导电图案1480。第二数据信号线(1410、1420和1430)可以被设置为与第一数据信号线(1310、1320和1330)叠置。第三电压线1450可以被设置为与第一电压线1350叠置，第二参考电压线1460可以被设置为与第一参考电压线1360叠置，第四电压线1470可以被设置为与第二电压线1370叠置。具体地，第四电压线1470可以包括在一个方向上延伸的第二延伸部sp2和具有相对大的宽度的第二扩展部ep2。第二数据导电层1400的布局和形状与上述第一数据导电层1300的布局和形状基本上相同，因此将省略其详细描述。
174.第二数据信号线(1410、1420和1430)可以通过接触孔与第一数据信号线(1310、1320和1330)接触，接触孔通过第一钝化膜1060暴露第一数据信号线(1310、1320和1330)的部分。第21数据信号线1410可以通过第21接触孔cnt21与第11数据信号线1310接触，第22数据信号线1420可以通过第22接触孔cnt22与第12数据信号线1320接触，第23数据信号线1430可以通过第23接触孔cnt23与第13数据信号线1330接触。
175.第三电压线1450可以通过第25接触孔cnt25与第一电压线1350接触，第25接触孔cnt25暴露第一电压线1350的部分。第二参考电压线1460可以通过第26接触孔cnt26与第一参考电压线1360接触，第四电压线1470可以通过第27接触孔cnt27与第二电压线1370接触。
176.第三导电图案1480可以通过第28接触孔cnt28与第一导电图案1380接触，第28接触孔cnt28通过第一钝化膜1060暴露第一导电图案1380的部分。第31导电图案1480a可以通过第28-1接触孔cnt28a与第11导电图案1380a接触。第32导电图案1480b可以通过第28-2接触孔cnt28b与第12导电图案1380b接触，第33导电图案1480c可以通过第28-3接触孔cnt28c与第13导电图案1380c接触。
177.第二数据传导层1400可以包括与第一数据传导层1300基本上相同的材料。将省略第二数据导电层1400的材料的详细描述。
178.(图8的)第二钝化膜1070和(图8的)平坦化膜1080设置在第二数据导电层1400上。稍后将参照图8对此进行描述。
179.像素电极层设置在平坦化膜1080上。像素电极层包括作为子像素的发光元件emd的阳极电极的像素电极pxe和位于开口区域lda中的电极图案pxp。开口区域lda可以是设置有像素px的电极图案pxp的区域。
180.像素电极pxe可以包括第一像素电极pxe1、第二像素电极pxe2和第三像素电极pxe3。第一像素电极pxe1可以是第一子像素的发光元件emd的阳极电极，第二像素电极pxe2可以是第二子像素的发光元件emd的阳极电极，第三像素电极pxe3可以是第三子像素的发光元件emd的阳极电极。
181.第一像素电极pxe1可以设置在像素px的中心的右侧。第一像素电极pxe1可以设置在与第一数据导电层1300和第二数据导电层1400的数据信号线(1310、1320、1330、1410、1420和1430)叠置的位置处。第一像素电极pxe1可以通过第11接触孔cnt11与第31导电图案
1480a接触，第11接触孔cnt11通过平坦化膜1080暴露第31导电图案1480a。第一像素电极pxe1可以通过第31导电图案1480a电连接到第一子像素的驱动晶体管drt的源电极。
182.第二像素电极pxe2可以设置在像素px的中心周围。第二像素电极pxe2可以设置在与第一数据导电层1300和第二数据导电层1400的导电图案(1380和1480)叠置的位置处。第二像素电极pxe2可以通过第12接触孔cnt12与第32导电图案1480b接触，第12接触孔cnt12通过平坦化膜1080暴露第32导电图案1480b。第二像素电极pxe2可以通过第32导电图案1480b电连接到第二子像素的驱动晶体管drt的源电极。
183.第三像素电极pxe3可以设置在像素px的中心的左侧。第三像素电极pxe3可以设置在与第一数据导电层1300和第二数据导电层1400的第一电压线1350、第三电压线1450以及参考电压线1360和1460叠置的位置处。第三像素电极pxe3可以通过第13接触孔cnt13与第33导电图案1480c接触。第三像素电极pxe3可以通过第33导电图案1480c电连接到第三子像素的驱动晶体管drt的源电极。
184.显示装置1可以包括设置在像素电极层中的电极图案pxp。在一个实施例中，与像素电极pxe设置在同一层中的电极图案pxp可以被设置为与第二电源电压elvs施加到其的第二电压线1370和第四电压线1470叠置。也就是说，电极图案pxp可以设置在像素px的开口区域lda中，并且可以在厚度方向上与第二电压线1370的第一扩展部ep1和第四电压线1470的第二扩展部ep2至少部分地叠置。电极图案pxp可以包括第三扩展部ep3和突起pp。如稍后将描述的，第三扩展部ep3可以与共电极cme接触，突起pp可以与设置在其下方的数据导电层1300和1400接触。稍后将结合其他附图对此进行描述。
185.像素限定膜pdl可以设置在像素电极层和平坦化膜1080上。像素限定膜pdl可以包括多个开口oph，并且还可以包括像素px中的开口孔hld。开口oph和开口孔hld的位置如图中所示。像素限定膜pdl与上面参照图2描述的相同。
186.开口oph可以使像素电极pxe的部分暴露。开口oph可以包括第一开口oph1、第二开口oph2和第三开口oph3，并且可以暴露像素电极pxe的部分。第一开口oph1可以位于第一像素电极pxe1上，以暴露第一像素电极pxe1的部分。第二开口oph2可以位于第二像素电极pxe2上以暴露第二像素电极pxe2的部分，第三开口oph3可以位于第三像素电极pxe3上以暴露第三像素电极pxe3的部分。如上面已经提及的，发射层eml和共电极cme可以在像素限定膜pdl和像素电极pxe上设置在整个像素px中。发射层eml可以与像素电极pxe的被开口oph暴露的部分接触，并且可以从像素电极pxe和共电极cme接收电信号以发射光。
187.然而，发射层eml可以不设置在开口区域lda的开口孔hld中。开口孔hld可以设置在与电极图案pxp叠置的位置处，并且可以通过像素限定膜pdl暴露电极图案pxp的部分。在制造显示装置1期间，在像素px的整个表面上布置发射层eml之后形成开口孔hld，发射层eml可以不设置在电极图案pxp的被开口孔hld暴露的部分上。因此，在发射层eml上设置在像素px的整个表面上的共电极cme可以通过开口孔hld与电极图案pxp接触。
188.同时，电极垫1500可以设置在像素电极层与第二数据导电层1400接触的接触孔中，例如，其中电极图案pxp和第四电压线1470彼此接触的第15接触孔cnt15以及其中像素电极pxe与第三导电图案1480接触的第11接触孔cnt11、第12接触孔cnt12和第13接触孔cnt13。在像素电极层和第二数据导电层1400彼此接触的区域中，电极垫1500可以被设置为降低像素电极层与第二数据导电层1400之间的接触电阻，但是公开不限于此。可选地，可以
不设置电极垫1500。
189.在下文中将结合其他附图描述显示装置1的像素px的部分的剖面。
190.图8是沿着图5的线ixa-ixa'和线ixb-ixb'截取的剖视图。
191.图8示出了显示装置1的像素px的包括第一子像素的驱动晶体管drt、存储电容器cst和第一像素电极pxe1的部分的剖面。图8示出了电路层ccl的堆叠结构，并且还示出了像素限定膜pdl、发射层eml和共电极cme。以下参照图8的描述可以直接应用于像素px的其他子像素。
192.参照图8，驱动晶体管drt可以包括第一有源层350、第一栅电极310、第一源电极330、第一漏电极340和光阻挡层bml。驱动晶体管drt的第一有源层350、第一栅电极310、第一源电极330和第一漏电极340可以与第一半导体层1110、栅极导电图案1250、第一导电图案1380和第一电压线1350的部分对应。也就是说，图8示出了半导体层的部分和导电层的部分形成单个驱动晶体管drt，并且为了方便，可以理解的是，半导体层的部分和导电层的部分由新的附图标记表示。
193.具体地，第一基底1010可以是绝缘基底。第一基底1010可以包括透明材料。第一基底1010与上面已经描述的相同。
194.缓冲膜1020设置在第一基底1010上。缓冲膜1020可以保护驱动晶体管drt、第一开关晶体管sct和第二开关晶体管sst免受可能穿透第一基底1010的湿气的影响。缓冲膜1020可以包括交替地堆叠的多个无机层。例如，缓冲膜1020可以形成为其中堆叠有氧化硅(sio
x
)层、氮化硅(sin
x
)层和氮氧化硅(sion)层之中的至少一个无机层的多层。
195.在一些实施例中，光阻挡层bml还可以设置在显示装置1的第一基底1010与缓冲膜1020之间。光阻挡层bml可以被设置为与驱动晶体管drt的第一有源层350叠置。光阻挡层bml可以阻挡从第一基底1010入射在驱动晶体管drt的第一有源层350上的光，并且由此可以防止可能在第一有源层350中流动的漏电流。光阻挡层bml的宽度可以比驱动晶体管drt的第一有源层350的宽度大。光阻挡层bml可以被设置为覆盖第一有源层350的沟道区域，但是公开不限于此。
196.同时，如图8中所示，光阻挡层bml可以通过第41接触孔cnt41与第一源电极330接触，第41接触孔cnt41暴露光阻挡层bml的部分。结果，光阻挡层bml可以抑制驱动晶体管drt的电压中的变化。此外，光阻挡层bml可以被设置为与栅极导电图案1250叠置。因此，可以在光阻挡层bml与栅极导电图案1250之间形成存储电容器。光阻挡层bml可以形成为其中ti层和cu层堆叠的ti/cu双膜，但是公开不限于此。
197.第一有源层350或第一半导体层1110设置在缓冲膜1020上。图8仅示出了驱动晶体管drt的第一有源层350，但是第一开关晶体管sct和第二开关晶体管sst的有源层也可以设置在缓冲膜1020上。第一有源层350可以包括第一导电区域350a、第二导电区域350b和沟道区域350c。第一源电极330可以与第一导电区域350a接触，第一漏电极340可以与第二导电区域350b接触。
198.如上面已经提及的，第一有源层350可以包括氧化物半导体，但是公开不限于此。可选地，在一些实施例中，设置在缓冲膜1020上的半导体层中的一些可以包括多晶硅。
199.栅极绝缘膜1030设置在第一有源层350上。第一栅极绝缘膜1030可以由无机材料(诸如以sio
x
、sin
x
或两者的堆叠为例)形成。栅极绝缘膜1030被示出为不仅设置在第一有源
层350上，而且设置在缓冲膜1020的整个表面上，但是公开不限于此。可选地，在一些实施例中，栅极绝缘膜1030可以仅形成在第一有源层350上。
200.驱动晶体管drt的第一栅电极310和存储电容器cst的第一电极可以设置在栅极绝缘膜1030上。第一栅电极310和存储电容器cst的第一电极可以与图5至图7的栅极导电图案1250对应。栅极导电图案1250可以在厚度方向上与光阻挡层bml和稍后将描述的第一导电图案1380叠置。栅极导电图案1250可以与存储电容器cst的第一电极对应，光阻挡层bml和第一导电图案1380可以与存储电容器cst的第二电极对应。存储电容器cst可以具有相对大的电容。
201.第一栅电极310可以与第一有源层350叠置，栅极绝缘膜1030置于第一栅电极310与第一有源层350之间。具体地，第一栅电极310可以与第一有源层350的沟道区域350c叠置。
202.层间绝缘膜1050设置在第一栅电极310与存储电容器cst的第一电极上。层间绝缘膜1050可以由无机材料(诸如以sio
x
、sin
x
或两者的堆叠为例)形成。
203.第31接触孔cnt31和第35接触孔cnt35可以形成在层间绝缘膜1050中。第31接触孔cnt31可以被形成为暴露第一有源层350的第一导电区域350a，第35接触孔cnt35可以被形成为暴露第一有源层350的第二导电区域350b。尽管未具体示出，但是可以在层间绝缘膜1050中形成暴露光阻挡层bml的一部分的接触孔(例如，第41接触孔cnt41)。如上面已经提及的，也可以在层间绝缘膜1050中形成各种其他接触孔。
204.第一数据导电层1300设置在层间绝缘膜1050上。第一数据导电层1300的第一导电图案1380可以通过第31接触孔cnt31与第一有源层350的第一导电区域350a接触。第一导电图案1380可以形成驱动晶体管drt的第一源电极330。此外，第一导电图案1380可以与栅极导电图案1250叠置，并且可以形成存储电容器cst的第二电极。第一数据导电层1300的第一电压线1350可以通过第35接触孔cnt35与第一有源层350的第二导电区域350b接触。第一电压线1350可以形成驱动晶体管drt的第一漏电极340。
205.第一钝化膜1060设置在第一数据导电层1300上。第一钝化膜1060设置在第一数据导电层1300上，或者设置在驱动晶体管drt的第一源电极330和第一漏电极340上。第一钝化膜1060可以由无机材料(诸如以sio
x
、sin
x
或两者的堆叠为例)形成。通过第一钝化膜1060暴露第一电压线1350的第25接触孔cnt25可以形成在第一钝化膜1060中。尽管未具体示出，但是暴露第一导电图案1380的部分的第28接触孔cnt28也可以形成在第一钝化膜1060中。
206.第二数据导电层1400设置在第一钝化膜1060上。第二数据导电层1400的第三电压线1450可以通过第25接触孔cnt25与第一电压线1350接触。尽管未具体示出，但是第三导电图案1480可以通过第28接触孔cnt28与第一导电图案1380接触。
207.第二钝化膜1070设置在第二数据导电层1400上。第二钝化膜1070可以由无机材料(诸如以sio
x
、sin
x
或两者的堆叠为例)形成。
208.平坦化膜1080设置在第二钝化膜1070上。平坦化膜1080可以使由诸如驱动晶体管drt和第一开关晶体管sct的薄膜晶体管形成的高度差平坦化。
209.像素电极层的像素电极pxe和电极图案pxp可以设置在平坦化膜1080上。图8示出了第一像素电极pxe1和第三像素电极pxe3的部分。第一像素电极pxe1可以通过第11接触孔cnt11与第三导电图案1480接触。
210.同时，显示装置1还可以包括电极垫1500，暴露第二数据导电层1400的部分的电极接触孔cnti可以形成在第二钝化膜1070中。电极接触孔cnti可以形成在像素电极pxe与第二数据导电层1400接触的区域中，电极垫1500可以设置在第二数据导电层1400的被电极接触孔cnti暴露的部分上。如图8中所示，暴露第三导电图案1480的部分的第一电极接触孔cnti1可以形成在第二钝化膜1070中，第一电极垫1510可以设置在第二钝化膜1070和第三导电图案1480上。第一像素电极pxe1可以通过第一电极垫1510与第三导电图案1480接触。结果，可以降低第一像素电极pxe1与第三导电图案1480之间的接触电阻。
211.像素限定膜pdl设置在平坦化膜1080上。图8示出了形成在像素限定膜pdl中的第三开口oph3的部分。设置在像素限定膜pdl上的发射层eml可以与第三像素电极pxe3的被第三开口oph3暴露的部分接触。如上面已经提及的，共电极cme设置在发射层eml上。
212.图9是图5的开口区域的放大图。图10是沿着图9的线xa-xa'截取的剖视图。
213.图9和图10示出了图5的像素px的开口区域lda的平面图和剖视图。图10示出了沿着图9的线x-x'截取的电极图案pxp的剖视图。
214.参照图9和图10，在像素px的开口区域lda中，可以设置电极图案pxp。电极图案pxp可以与设置在电极图案pxp下方的栅极导电层1200、第一数据导电层1300和第二数据导电层1400接触。在开口区域lda中，设置栅极图案部分1260、第二电压线1370和第四电压线1470。此外，在第四电压线1470和电极图案pxp的叠置区域中，还可以设置第二电极垫1550，或者可以不设置第二电极垫1550。尽管未具体示出，但是像素限定膜pdl可以设置在除了开口孔hld中之外的整个电极图案pxp上，共电极cme设置在电极图案pxp上。在开口区域lda中，发射层eml可以不设置在像素限定膜pdl上，共电极cme可以直接设置在像素限定膜pdl上。在显示装置1的像素px中，开口孔hld可以形成在开口区域lda中，并且在包括开口孔hld的像素px中，共电极cme可以与电极图案pxp接触。
215.第二电压线1370、第四电压线1470和电极图案pxp中的每个可以包括扩展部ep。第二电压线1370可以包括第一延伸部sp1和具有比第一延伸部sp1大的宽度的第一扩展部ep1，第四电压线1470可以包括第二延伸部sp2和第二扩展部ep2。第一扩展部ep1和第二扩展部ep2可以被设置为在厚度方向上彼此叠置。第一延伸部sp1和第二延伸部sp2可以通过第27接触孔cnt27彼此接触。栅极图案部分1260也可以包括扩展部和延伸部，第二电压线1370可以通过第57接触孔cnt57与栅极图案部分1260接触。由于栅极图案部分1260、第二电压线1370和第四电压线1470彼此电连接，第二电压线1370和第四电压线1470可以响应于施加到第二电压线1370和第四电压线1470的第二电源电压elvs而具有相同的电位。
216.电极图案pxp可以包括第三扩展部ep3。第三扩展部ep3可以被设置为与第一扩展部ep1和第二扩展部ep2叠置。形成在像素限定膜pdl中的开口孔hld可以设置在电极图案pxp的第三扩展部ep3上方。
217.电极图案pxp的第三扩展部ep3的宽度可以比开口孔hld的宽度大。电极图案pxp的部分可以设置在像素限定膜pdl下方，并且电极图案pxp的仅一部分可以通过开口孔hld暴露。共电极cme可以通过开口孔hld与电极图案pxp的暴露的部分接触。电极图案pxp可以通过第15接触孔cnt15和/或第二电极接触孔cnti5与第四电压线1470或第二电极垫1550接触。因此，共电极cme可以通过开口孔hld通过与电极图案pxp接触来抑制电压降，电极图案pxp具有与像素px内的第四电压线1470的电位相同的电位。
218.此外，在一个实施例中，显示装置1可以包括具有不同宽度的接触孔。例如，第一像素电极pxe1通过其与第31导电图案1480a接触的第11接触孔cnt11可以具有与电极图案pxp通过其与第四电压线1470接触的第15接触孔cnt15的宽度不同的宽度。此外，第三导电图案1480通过其与第一导电图案1380接触的第28接触孔cnt28可以具有与第11接触孔cnt11和第15接触孔cnt15的宽度不同的宽度。由于这些接触孔被形成为连接不同的构件(例如，第一像素电极pxe1、电极图案pxp、第三导电图案1480、第四电压线1470和第一导电图案1380)，因此它们可以根据第一像素电极pxe1、电极图案pxp、第三导电图案1480、第四电压线1470和第一导电图案1380的位置或者第一像素电极pxe1、电极图案pxp、第三导电图案1480、第四电压线1470和第一导电图案1380沿其堆叠的顺序而具有不同的宽度。然而，公开不限于此。
219.在一个实施例中，开口孔hld可以形成在像素px中，但不形成在其他邻近像素px中。电极图案pxp可以设置在每个像素px的开口区域lda中。相反，开口孔hld仅形成在一些像素px中(例如，在图5的像素px中)，使得共电极cme与电极图案pxp接触，但是可以不形成在其他像素px中。开口孔hld可以不形成在像素px中的设置在显示区域dpa的最外侧部分中的一些像素px中，设置在非显示区域nda中的第二电源线elvds可以电连接到共电极cme。
220.图11是示出根据公开的实施例的显示装置中的像素布局的平面图。
221.参照图11，显示装置1可以包括在多个像素px之中的第一类型像素pxt1以及第二类型像素pxt2和第三类型像素pxt3，第一类型像素pxt1包括开口孔hld，第二类型像素pxt2和第三类型像素pxt3不包括开口孔hld。在第二类型像素pxt2和第三类型像素pxt3中，未形成开口孔hld，共电极cme不与电极图案pxp接触。然而，在第三类型像素pxt3中，未形成开口孔hld，而共电极cme可以在非显示区域nda中与第二电源线elvsl接触或电连接到第二电源线elvsl。
222.如上所述，多个像素px设置在显示装置1的显示区域dpa中，布线垫wpd和扫描驱动器sdr可以设置在显示装置1的非显示区域nda中。图11示出了扫描驱动器sdr设置在位于显示区域dpa的一侧(例如，在显示区域dpa的左侧)的非显示区域nda中，第二电源垫wpd_elvs设置在位于显示区域dpa的上侧的非显示区域nda中，但是公开不限于此。也就是说，扫描驱动器sdr和第二电源垫wpd_elvs的位置可以改变。此外，如图11中所示，单个第二电源垫wpd_elvs可以被设置为覆盖整个显示区域dpa，但是公开不限于此。可选地，可以设置多个第二电源垫wpd_elvs，并且多个第二电源垫wpd_elvs均可以仅覆盖显示区域dpa的部分。
223.第二电源线elvsl可以在其一侧连接到第二电源垫wpd_elvs，并且可以在一个方向上延伸以在其另一侧设置在显示区域dpa和非显示区域nda中。第二电源线elvsl可以包括第21电源线elvsl1、第22电源线elvsl2和第23电源线elvsl3，第21电源线elvsl1、第22电源线elvsl2和第23电源线elvsl3可以在一个方向上延伸。第21电源线elvsl1可以在显示区域dpa的一侧(例如，在位于显示区域dpa的左侧的非显示区域nda中)在一个方向上延伸，多条第22电源线elvsl2可以在显示区域dpa中横跨多个像素px在一个方向上延伸。第23电源线elvsl3可以在显示区域dpa的另一侧(例如，在位于显示区域dpa的右侧的非显示区域nda中)在一个方向上延伸。第二电源线elvsl可以接收相同的第二电源电压elvs。
224.如上面已经提及的，像素px中的每个可以包括电极图案pxp，电极图案pxp可以与第二电压线1370和/或第四电压线1470接触并且因此可以具有与第22电源线elvsl2的电位
相同的电位。然而，在显示装置1的像素px之中，仅第一类型像素pxt1可以包括开口孔hld，使得第一类型像素pxt1的电极图案pxp可以与共电极cme接触。也就是说，上面参照图9和图10描述的像素px可以是图11的第一类型像素pxt1。第一类型像素pxt1可以是通过将激光施加到第一开口区域lda1的部分来执行开口孔hld的形成的像素px。
225.显示装置1还可以包括其中未形成有开口孔hld的第二类型像素pxt2和第三类型像素pxt3，第三类型像素pxt3可以设置在显示区域dpa的外侧部分中，使得非显示区域nda中的第二电源线elvsl和共电极cme可以电连接。与第一类型像素pxt1中不同，在第三类型像素pxt3中，可以不形成开口孔hld，但是共电极cme可以在非显示区域nda中与子电极图案pxet(图14)接触，子电极图案pxet具有与第二电源线elvsl的电位相同的电位。也就是说，显示区域dpa可以包括其中共电极cme电连接到第二电源线elvsl的第一类型像素pxt1和第三类型像素pxt3。
226.像素px可以布置在显示区域dpa中，以形成多个像素行pxc和多个像素列pxl。例如，像素px可以包括作为多个像素行pxc的第一像素行pxc1、第二像素行pxc2、第三像素行pxc3和第四像素行pxc4以及作为多个像素列pxl的第一像素列pxl1、第二像素列pxl2、第三像素列pxl3和第四像素列pxl4。
227.第一类型像素pxt1和第三类型像素pxt3可以被设置为彼此间隔开，第二类型像素pxt2可以设置在第一类型像素pxt1与第三类型像素pxt3之间。
228.在第一像素行pxc1和第四像素行pxc4中，第一类型像素pxt1可以布置在第四像素列pxl4和第四像素列pxl4之后的其他像素列pxl中，并且可以彼此间隔开。在第一像素列pxl1中，第三类型像素pxt3可以布置在第一像素行pxc1、第四像素行pxc4和第四像素行pxc4之后的其他像素行pxc中，并且可以彼此间隔开。两个任意的第一类型像素pxt1可以被设置为彼此间隔开，第二类型像素pxt2可以设置在所述两个任意的第一类型像素pxt1之间。此外，两个任意的第三类型像素pxt3可以被设置成彼此间隔开，并且第二类型像素pxt2可以设置在所述两个任意的第三类型像素pxt3之间。此外，一个任意的第一类型像素pxt1和一个任意的第三类型像素pxt3可以被设置为彼此间隔开，第二类型像素pxt2可以设置在所述任意的第一类型像素pxt1与所述任意的第三类型像素pxt3之间。
229.图11示出了两个第二类型像素pxt2设置在一对相邻的第一类型像素pxt1之间、一对相邻的第三类型像素pxt3之间和一对相邻的第一类型像素pxt1与第三类型像素pxt3之间，但是公开不限于此。可选地，多于两个的第二类型像素pxt2可以设置在一对相邻的第一类型像素pxt1之间、一对相邻的第三类型像素pxt3之间和一对相邻的第一类型像素pxt1与第三类型像素pxt3之间。也就是说，第一类型像素pxt1之间的距离、第三类型像素pxt3之间的距离和第一类型像素pxt1与第三类型像素pxt3之间的距离可以改变。在一些实施例中，可以存在第一类型像素pxt1之间的距离、第三类型像素pxt3之间的距离以及第一类型像素pxt1与第三类型像素pxt3之间的距离改变的区域，稍后将对此进行描述。
230.在制造显示装置1期间，开口孔hld可以通过在像素限定膜pdl上形成发射层eml并用激光蚀刻掉开口区域lda的部分来形成。优选地，考虑到激光照射设备的寿命，开口孔hld可以仅形成在一些像素中(例如，在第一类型像素pxt1中)，而不形成在显示区域dpa中的所有像素px中。开口孔hld可以不形成在位于显示区域dpa的最外侧部分中的像素中(例如，第三类型像素pxt3中)，并且在非显示区域nda中，共电极cme可以连接到第二电源线elvsl。以
此方式，可以抑制施加到显示区域dpa的像素px中的每个中的共电极cme的第二电源电压elvs的电压降，并且可以减少用于形成开口孔hld的激光照射工艺的数量。
231.图12是根据公开的实施例的显示装置的第二类型像素的开口区域的放大图。图13是沿着图12的线xb-xb'截取的剖视图。图14是根据公开的实施例的显示装置的第三类型像素的开口区域和非显示区域的部分的放大图。图15是沿着图4的线xc-xc'截取的剖视图。图16是示出根据公开的实施例的显示装置中的像素布局的示意图。
232.图12和图13示出了第二类型像素pxt2的开口区域lda的平面图和剖视图，图14和图15示出了第三类型像素pxt3的开口区域lda和非显示区域nda的部分的平面图和剖视图。图16示出了设置在不同类型的像素中的发射层eml的形状。
233.参照图12至图16，第二类型像素pxt2与第一类型像素pxt1的不同之处在于未形成开口孔hld并且共电极cme不与电极图案pxp接触。在第二类型像素pxt2的第二开口区域lda2中，开口孔hld可以不形成在设置有电极图案pxp的第三扩展部ep3的区域中，电极图案pxp可以不被暴露。像素限定膜pdl可以被设置为覆盖电极图案pxp，发射层eml可以在电极图案pxp上设置在像素限定膜pdl上。
234.第三类型像素pxt3可以在其开口区域lda中不具有开口孔hld。第三类型像素pxt3的第三开口区域lda3可以具有与第二类型像素pxt2的第二开口区域lda2基本上相同的剖面。如图16中所示，第一类型像素pxt1可以包括开口孔hld，发射层eml可以设置在除了开口孔hld之外的整个第一类型像素pxt1中。在第二类型像素pxt2和第三类型像素pxt3中的每个中，可以不形成开口孔hld，发射层eml可以设置在像素限定膜pdl的整个表面上。
235.第三类型像素pxt3可以设置在显示区域dpa的最外侧部分中，与设置在非显示区域nda中的第21电源线elvsl1相邻。在非显示区域nda中，数据图案sdn和子电极图案pxet还可以被设置为与第21电源线elvsl1叠置。数据图案sdn可以设置在第二数据导电层1400中，并且可以与第21电源线elvsl1接触，但是公开不限于此。可选地，可以不设置数据图案sdn。
236.子电极图案pxet可以通过电源接触孔cntn与第21电源线elvsl1或数据图案sdn接触，电源接触孔cntn通过平坦化膜1080暴露第21电源线elvsl1或数据图案sdn。子电极图案pxet可以具有与第21电源线elvsl1的电位相同的电位。第三类型像素pxt3可以设置在位于非显示区域nda中的共电极cme与子电极图案pxet接触的区域周围。第三类型像素pxt3可以被理解为具有与子电极图案pxet部分接触的共电极cme。
237.如上面已经提及的，在高分辨率显示装置1中，在一些像素px中，共电极cme可以被放置为与具有和第二电源线elvsl的电位相同的电位的电极图案接触，以抑制施加到共电极cme的第二电源电压elvs的下降。显示装置1可以包括第一类型像素pxt1、第三类型像素pxt3和第二类型像素pxt2，在第一类型像素pxt1中，共电极cme与在显示区域dpa中的具有与第二电源线elvsl的电位相同的电位的电极图案pxp接触，在第三类型像素pxt3中，共电极cme与在非显示区域nda中的具有与第二电源线elvsl的电位相同的电位的子电极图案pxet接触，在第二类型像素pxt2，共电极cme不与具有和第二电源线elvsl的电位相同的电位的电极图案接触。由于显示装置1包括第一类型像素pxt1并且还包括第三类型像素pxt3，因此可以抑制施加到共电极cme的第二电源电压elvs的下降，并且可以通过减少形成有开口孔hld的第一类型像素pxt1的数量来使激光照射工艺的数量最小化。
238.再次参照图11，第三类型像素pxt3可以设置在显示区域dpa的靠近非显示区域nda
的最外侧部分中，第一类型像素pxt1可以从布置有第三类型像素pxt3的像素行pxc或像素列pxl布置在显示区域dpa的内侧。例如，在第一像素列pxl1中，可以仅布置第二类型像素pxt2和第三类型像素pxt3，在第二像素列pxl2和第三像素列pxl3中，可以仅布置第二类型像素pxt2，在第四像素列pxl4中，可以仅布置第一类型像素pxt1和第二类型像素pxt2。由于第一类型像素pxt1仅布置在第四像素列pxl4和第四像素列pxl4之后的像素列pxl中，因此可以限定仅布置有第一类型像素pxt1的第一类型像素区域pxtl。
239.第一类型像素区域pxtl可以是布置有第一类型像素pxt1的开口孔hld并且在制造显示装置1期间执行激光的施加的区域。第一类型像素区域pxtl的尺寸可以根据第三类型像素pxt3如何布置在显示区域dpa的最外侧部分中而改变。图11示出了第三类型像素pxt3仅布置在显示区域dpa的一侧，第四像素列pxl4之后的像素列pxl形成第一类型像素区域pxtl。在一个实施例中，第一类型像素区域pxtl的尺寸可以比显示区域dpa的尺寸小，但是公开不限于此。可选地，第三类型像素pxt3可以设置在显示区域dpa的多于一侧，在这种情况下，可以相应地减小第一类型像素区域pxtl的尺寸。稍后将对此进行描述。
240.图17至图20是示出根据公开的其他实施例的显示装置中的像素布局的示意图。
241.图17至图20示出了用于解释第一类型像素pxt1的布局如何根据第三类型像素pxt3的布局而改变的多个像素px的不同布局。将省略或简化上面已经描述的特征或元件的描述，并且将在下文中主要集中于与先前实施例的差异描述图17至图20的实施例。
242.参照图17的显示装置1_1，第三类型像素pxt3可以布置在显示区域dpa的多于一个的最外侧部分中。也就是说，第三类型像素pxt3还可以布置在与设置有第21电源线elvsl1的第三非显示区域(见图1的nda3)相邻的第一像素列pxl1中。第三类型像素pxt3也可以布置在显示区域dpa的与设置有第23电源线elvsl3的第四非显示区域(未示出)相邻的一侧。该实施例与图11的实施例的不同之处在于设置了相对大量的第三类型像素pxt3。
243.如上面已经参照图11提及的，在布置在位于显示区域dpa的一侧的第一像素列pxl1中的第三类型像素pxt3中，共电极cme可以与具有和第21电源线elvsl1的电位相同的电位的子电极图案pxet接触。
244.第三类型像素pxt3也可以设置在显示区域dpa的另一侧。在设置在显示区域dpa的另一侧的第三类型像素pxt3中，共电极cme可以电连接到第23电源线elvsl3。在厚度方向上与第23电源线elvsl3叠置的子电极图案pxet可以设置在第四非显示区域中，并且可以通过与第23电源线elvsl3的被电源接触孔cntn暴露的部分接触而具有与第23电源线elvsl3的电位相同的电位。由于共电极cme与子电极图案pxet接触，因此在布置在第23电源线elvsl3附近的第三类型像素pxt3中，共电极cme可以电连接到第23电源线elvsl3。因此，在显示装置1_1中，至少一个第一类型像素pxt1可以布置在两个任意的第三类型像素pxt3之间。
245.同时，第三类型像素pxt3也可以布置在第一像素行pxc1中，布置在第一像素行pxc1中的第三类型像素pxt3可以电连接到设置在第二非显示区域(见图1的nda2)中的第22电源线elvsl2。与图11的实施例中不同，在该实施例中，第三类型像素pxt3而不是第一类型像素pxt1可以布置在第一像素行pxc1中，使得开口孔hld可以不形成在第一像素行pxc1中。
246.因此，在图17的显示装置1_1中，形成有开口孔hld的第一类型像素区域pxtl_1可以位于第四像素列pxl4和第四像素列pxl4之后的像素列中并且位于第四像素行pxc4和第四像素行pxc4之后的像素行中。尽管未具体示出，但是开口孔hld可以不形成在位于显示区
域dpa的另一侧的像素列pxl中。由于相对大量的第三类型像素pxt3设置在显示装置1_1中，因此第一类型像素区域pxtl_1可以具有比图11的对应部分的尺寸小的尺寸。可以仅在显示区域dpa的部分中执行用于形成开口孔hld的激光照射工艺。
247.参照图18的显示装置1_2，第二电源线elvsl还可以包括第24电源线elvsl4，第24电源线elvsl4连接到第21电源线elvsl1和第23电源线elvsl3两者并且在与第21电源线elvsl1和第23电源线elvsl3延伸所沿的方向垂直的方向上延伸。第二电源线elvsl可以包括第二电源垫wpd_elvsl以围绕显示区域dpa。因此，显示装置1_2还可以包括布置在与第24电源线elvsl4相邻的像素行pxc中的第三类型像素pxt3。在第三类型像素pxt3中，共电极cme可以电连接到第24电源线elvsl4，第一类型像素区域pxtl_2可以具有相对小的尺寸。除了第一类型像素区域pxtl_2被形成为与显示区域dpa的外侧部分间隔开之外，该实施例与图17的实施例相同，因此，将省略其详细描述。
248.其中共电极cme电连接到第二电源线elvsl的除了第一类型像素pxt1和第三类型像素pxt3之外的像素可以是未形成有开口孔hld的第二类型像素pxt2。在该实施例和前述实施例中，两个第二类型像素pxt2可以设置在每对相邻的第一类型像素pxt1与第三类型像素pxt3之间、每对相邻的第一类型像素pxt1之间和每对相邻的第三类型像素pxt3之间，但是公开不限于此。
249.参照图19的显示装置1_3，可以存在其中设置在每对相邻的第一类型像素pxt1之间、每对相邻的第三类型像素pxt3之间或者每对相邻的第一类型像素pxt1与第三类型像素pxt3之间的第二类型像素pxt2的数量与其他像素列pxl和其他像素行pxc的所述第二类型像素pxt2的数量不同的像素列pxl和像素行pxc。除了第一类型像素pxt1之间的距离、第三类型像素pxt3之间的距离和第一类型像素pxt1与第三类型像素pxt3之间的距离之外，该实施例与图18的实施例相同，因此将在下文中主要集中于与图18的实施例的差异进行描述。
250.第三类型像素pxt3可以布置在第一像素列pxl1和第一像素行pxc1中，第一类型像素pxt1可以被设置为与第三类型像素pxt3分开预定的距离。第一类型像素pxt1可以在预定的区域内布置在范围从第四像素列pxl4开始的像素列px l和范围从第四像素行pxc4开始的像素行pxc中，以形成第一类型像素区域pxtl_3。在这种情况下，除了设置有第一类型像素pxt1和第三类型像素pxt3的位置之外，第二类型像素pxt2布置在第一像素列pxl1与第四像素列pxl4之间和第一像素行pxc1与第四像素行pxc4之间的区域中，两个第二类型像素pxt2可以布置在每对相邻的第一类型像素pxt1之间、每对相邻的第三类型像素pxt3之间和每对相邻的第一类型像素pxt1与第三类型像素pxt3之间。也就是说，第一类型像素pxt1和/或第三类型像素pxt3可以在第一像素列pxl1与第四像素列pxl4之间和第一像素行pxc1与第四像素行pxc4之间的区域中以规则的间隔布置。
251.第一类型像素区域pxtl_3可以位于范围从第四像素列pxl4和第四像素行pxc4开始的预定的区域之上。在第一类型像素pxt1布置在第一类型像素区域pxtl_3的最后一个像素列pxl和最后一个像素行pxc中(即，在第五像素列pxl5和第五像素行pxc5中)并且第三类型像素pxt3布置在显示区域dpa的最后一个像素列pxl和最后一个像素行pxc中(即，在第七像素列pxl7和第七像素行pxc7中)的情况下，仅一个第二类型像素pxt2可以布置在每对相邻的第一类型像素pxt1与第三类型像素pxt3之间。
252.例如，仅一个第二类型像素pxt2可以布置在位于第五像素列pxl5中的第一类型像
素pxt1和与其邻近的位于第七像素列pxl7中的第三类型像素pxt3之间以及位于第五像素列pxl5中的第一类型像素pxt1和与其邻近的位于第七像素行pxc7中的第三类型像素pxt3之间。此外，仅一个第二类型像素pxt2可以布置在位于第五像素行pxc5中的第三类型像素pxt1和与其邻近的位于第七像素行pxc7中的第三类型像素pxt3之间。显示装置1_3可以包括第一类型像素pxt1之间的距离、第三类型像素pxt3之间的距离和第一类型像素pxt1与第三类型像素pxt3之间的距离改变的区域(或者像素列pxl和像素行pxc)。如果通过将激光施加到显示区域dpa的从第四像素列pxl4和第四像素行pxc4起的预定的区域来形成形成有开口孔hld的第一类型像素区域pxtl_3，则第一类型像素pxt1和第三类型像素pxt3可以布置在预定的区域中，以具有在它们之间的距离与显示区域dpa的其余部分之间的距离不同的距离。
253.第一类型像素pxt1与第三类型像素pxt3之间的距离可以根据用于形成第一类型像素区域pxtl_3的激光照射工艺的周期而改变。图19示出了在第一类型像素区域pxtl_3中的第一类型像素pxt1之间的距离比第五像素列pxl5与第七像素列pxl7之间的距离以及第五像素行pxc5与第七像素行pxc7之间的距离大，但是公开不限于此。可选地，第一类型像素区域pxtl_3中的第一类型像素pxt1之间的距离可以比第五像素列pxl5与第七像素列pxl7之间的距离以及第五像素行pxc5与第七像素行pxc7之间的距离小。
254.也就是说，在显示装置1_3中，像素列pxl之间的距离可以从显示区域dpa的中心的左侧到右侧不同，像素行pxc之间的距离可以从显示区域dpa的中心的上侧到下侧不同。如图19中所示，与靠近显示区域dpa的左侧相比，第一类型像素区域pxtl_3可以被设置为更靠近显示区域dpa的右侧，并且与靠近显示区域dpa的上侧相比，更靠近显示区域dpa的下侧，但是公开不限于此。
255.参照图20的显示装置1_4，像素行pxc之间的距离从显示区域dpa的中心的上侧到下侧可以是均匀的，但是像素列pxl之间的距离从显示区域dpa的中心的左侧到右侧可以是不同的。如图20中所示，与靠近显示区域dpa的左侧相比，第一类型像素区域pxtl_4可以被设置为更靠近显示区域dpa的右侧，而可以与显示区域dpa的上侧和下侧两者间隔开相同的距离。与图19的显示装置1_3不同，显示装置1_4不包括第24电源线elvsl4，使得多个像素行pxc之间的距离是均匀的。相反，显示装置1_4包括第21电源线elvsl1和第23电源线elvsl3使得多个像素列pxl之间的距离改变。在图20的显示装置1_4中，第一像素列pxl1与第四像素列pxl4之间的距离可以和第五像素列pxl5与第七像素列pxl7之间的距离不同。显示装置1_4的其他特征与上面已经提及的几乎相同，因此将省略其详细描述。
256.在结束详细描述时，本领域技术人员将领会的是，在基本上不脱离发明的原理的情况下，可以对优选实施例进行许多改变和修改。因此，公开的发明的优选实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。