用于同步和数据传输的方法和装置与流程

用于同步和数据传输的方法和装置
1.本发明涉及例如电力电子中的电子电路，特别是用于控制电力电子电路内的子系统，诸如功率转换器内的定时和控制信号的传输。
2.电力电子电路可以被认为是控制电能流动的开关电路。电力电子设备的示例是开关模式电源、功率转换器和功率逆变器，例如用于电机驱动。电力电子在当今的能源分配和管理系统中非常重要。当今生成的超过80％的电力由电力电子系统处理。
3.在电力电子设备具有大量开关的情况下，这些开关的控制会变得繁重。例如，保持大量开关彼此同步需要大量架构，例如到每个开关的单独导线或pcb迹线。
4.现有模块化多电平转换器(mmc)2的示例如图1所示。从能量转换的角度来看，mmc提供了许多好处，但也带来了许多复杂性。例如，图1所示的半桥mmc逆变器拓扑具有2m个模块，每条腿4个(并且它是三相mmc，因此具有三个腿，如标签a、b、c所示)。这些模块4中的每一个具有包括两个开关的半桥开关电路。整个mmc 2中的所有开关都需要同步控制，因此，每个开关都需要来自主微控制器6的控制信号。因此，mmc 2具有3x2m x 2＝12m个开关，并且相应地具有12m个单独的信号路径(例如，电线或迹线)，用于递送来自微控制器6的那些开关信号(信号路径以虚线示出)。此外，每个模块4通常具有某些传感器，诸如电压传感器、电流传感器和/或温度传感器，并将来自这些传感器的数据传输回主微控制器，每个信号沿另一信号路径传输，图1中未示出。在这种设备中，重要的是图1中所有mosfet的所有开关动作都同步，以便在转换器的输入和输出处实现适当的电压和电流调节。所需信号路径的数量提供了可扩展性问题。因此，在大量模块的情况下，必须使用一些多路复用来减少信号路径和与微控制器的连接的总数。然而，多路复用并不总是可行的。虽然mmc通常在相对较低的频率下运行(例如，50hz或60hz)，因此可以容忍沿多个信号路径发送的定时信号的微小变化(例如，通过多路复用引入)，但是由于控制信号没有充分同步，这种架构开始在较高频率下会失效。
5.根据本发明的第一方面，提供了一种电子电路，包括：
6.主控制器；和
7.多个模块；
8.其中所述主控制器包括：
9.定时信号发生器，被布置成生成定时信号；和
10.数据信号发生器，被布置成生成数据信号；
11.其中，所述主控制器被布置成基于所述定时信号和所述数据信号两者来生成组合信号；和
12.其中，所述主控制器被布置成将所述组合信号广播到所述多个模块。
13.根据本发明的另一方面，提供了一种电子电路，包括：
14.主控制器；和
15.多个模块；
16.其中所述主控制器包括：
17.定时信号发生器，被布置成生成定时信号；和
18.数据信号发生器，被布置成生成数据信号；
19.其中，所述主控制器被布置成将所述数据信号调制到所述定时信号上以生成组合信号；和
20.其中，所述主控制器被布置成将所述组合信号广播到所述多个模块。
21.通过将定时信号与数据信号一起广播到模块，有效地利用了可用带宽，而不需要到每个模块(或实际上每个开关)的大量单独的信号路径，也不需要对信号进行时间复用。因此，可以在主控制器与模块之间(以及因此在所有模块之间)实现准确的时间同步，从而系统可以在高开关频率下有效运行，同时保持良好的同步。由于模块上的开关不直接由主控制器控制，因此系统提供了一种分散式架构，其中接收信号的处理可以在每个模块上本地完成。例如，每个模块可以有自己的微控制器，所述微控制器被布置成处理接收到的数据并控制模块的各个组件(例如，电力电子开关)，同时确保它与接收到的定时信号同步，从而与所有其他模块同步。这种分散式架构减少了任何单个微控制器的处理负载(例如，与图1中描绘的现有设计相比，其中主控制器中的单个微控制器控制一切)。此外，每个微控制器可以有自己的本地时钟，通过公共定时信号实现开关同步。
22.这里提到的术语同步仅仅意味着模块都共享一个共同的定时信号，从而它们都相对于彼此保持精确或明确定义的时间关系。为了使模块被认为是同步的，并不要求它们一致地运行，或者实际上同时执行相同的动作，而只要求每个模块执行的动作与其他模块的动作以明确定义的时间关系发生。
23.可选地，电路是电力电子电路。
24.在一些示例中，主控制器被布置成将数据信号调制到定时信号上以生成组合信号。这有利地提供了一种使用简单的“现成”组件来产生组合数据和定时信号的简单方法。
25.或者，定时信号可以是精确定时的触发信号，其中定时信号发生器可以被配置成将精确定时的触发信号发送到数据信号发生器，并且其中数据信号发生器可以被布置成基于精确定时的触发信号而以精确时间传输数据。这有利地允许从传输的信号中提取传输信号的精确定时，从而为模块提供足够准确的定时信号以使用信号进行同步。换句话说，数据信号以精确的时间发送，使得数据的开始(或数据的结束)可以被视为定时信号。
26.在一些实施方案中，精确定时的触发信号和数据信号可以由同一单元产生。例如，精度数据发生器(诸如，精度uart模块)可以生成其自己的精确定时信号，并以定时信号定义的精确时间发送其数据信号。
27.可能并非所有模块都需要与定时信号一起传输的数据，但在优选示例中，多个模块中的每一个被布置成从组合信号中提取数据信号。数据信号可以包含所有模块共有的信息和/或它可以包含特定于各个模块并且相关的各个模块可以通过适当的处理来提取的数据。
28.应当了解，数据信号中的数据可以独立于定时信号中的数据。换句话说，数据信号和定时信号可以各自是独立的数据流。因此，虽然这两个数据流被组合在一起并一起传输，但它们被用于独立的目的。定时信号用于模块的时间同步，而数据信号包含要被模块处理和使用的数字数据。
29.数据信号优选地是串行数字数据信号。数据的串行化使其可以很容易地调制到定时信号上或根据定时信号发送。数据的数字特性使其可以通过快速高效的二进制逻辑门进
行处理。可以通过任何合适的方式将需要传输的数据转换为串行数据流。然而，一种特别合适的机制是通用异步收发器(universal asynchronous receiver transmitter,uart)模块。uart模块很常见，并且通常包含在标准微控制器中，这使得它们特别适合。
30.在一些示例中，定时信号是方波。在本文中，“方波”是指在相位之间具有急剧过渡的任何矩形脉冲波，并且不限于长度相等的两个相位(“接通”和“断开”相位)。同样，这使得它特别适合处理。方波的急剧边缘非常适合用于定时目的，因为可以使用边缘检测电路以快速有效的方式从信号中提取定时信息，从而以最少的处理轻松实现同步。
31.在主控制器被配置成将数据信号调制到定时信号上以生成组合信号的情况下，主控制器可以被布置成将数据信号调制到定时信号的一个相位上(即，接通相位或断开相位)。一般来说，将数据信号调制到定时信号上会部分地模糊定时信号中的信息，因为组合信号不再是纯方波。为了使组合信号的数据部分易于解调，它需要具有足够的幅度以便于电平检测。虽然数据部分和定时部分可能具有不同的幅度，但这为解调方案引入了进一步的复杂性。特别是，在某些电路(诸如，mmc或dc-dc转换器)中，许多模块可能串联连接，从而使它们不具有公共接地参考(即公共接地电位)，接收到的信号模块的信号优选地传递通过一个数字隔离器，以便供模块的处理器易于分析。为了避免复杂性，因此优选的是数据信号和定时信号具有基本上相同的幅度。因此，数据信号会在一定程度上破坏主控制器生成的用作定时信号的方波的形状。然而，在数据信号仅调制到定时信号的一个相位上，即仅调制到定时信号的“低”相位或仅调制到定时信号的“高”相位的情况下，另一相位仍然不同且形状清晰，因此提供可用于在另一端(即模块中)提取定时信息的清晰信息。
32.主控制器优选地被布置成在相位开始之后以最小延迟t
delay
(参见图4a)将数据信号调制到定时信号的相位上。这个延迟还将数据传输与定义数据调制到其上的定时信号的相位的边缘分开定义的量。这确保了开始所述阶段的定时信号的定时边沿仍然可用于向模块提供定时信息。这个延迟优选地足够长，使得接收模块可以清楚地辨别定时信号的第一边沿与数据信号的第一边沿。在一些示例中，延迟最小可为1.5比特长，以便清楚地将定时边沿与数据的开始分开。在某些系统中，无法准确知道将何时发送数据信号。但是，只要延迟t
delay
加上发送数据信号所需的时间t
data
小于定时信号的占空比dts，那么模块将成功接收数据并与主机正确同步。
33.可以使用任何形式的调制来组合数据信号和定时信号。然而，在优选实施方案中，主控制器被布置成通过对数据信号和定时信号执行逻辑与(and)运算来将数据信号调制到定时信号上。逻辑与运算的使用特别简单，并且可以低成本实现，同时需要很少(或不需要)处理能力。使用二进制与运算，即只对高和低信号(即“0”和“1”)进行操作，意味着数据信号和定时信号的幅度必须与上面讨论的相同，但简单的优点是很明显。特别地，虽然与运算可以在软件中实现，例如作为微处理器的一部分，但在优选示例中，硬件与门被配置为执行逻辑与运算。硬件门根本不需要处理开销，并且可以在生成两个输入信号时简单地实时组合它们。在这种情况下，数据信号发生器(例如，包括uart模块)和定时发生器(例如，包括脉宽调制器(pwm)模块)可以在共同的微处理器上实现，其中输出信号(数据信号和定时信号)在微处理器的引脚上输出。然后，与门可以是一个单独的硬件组件，从两个微处理器输出引脚获取输入并将其输出直接提供给模块(例如，经由电线或pcb迹线)。应当了解，为了使逻辑与运算有效，数据信号在不传输数据时必须为高电平。uart模块就是这种情况。在其他示例
中，可使用替代逻辑将定时信号与在不传输时通常为低电平的数据信号组合(例如，使用异或(xor)门和非(not)门)。
34.由于模块中的开关不再由主控制器直接控制，而是基于每个模块中本地生成的时钟进行控制。模块之间的同步可以通过在每个模块中生成时钟来实现，但是根据主控制器广播的定时信号定期复位所述时钟。因此，在优选实施方案中，多个模块中的每一个被布置成基于接收到的组合信号来复位模块的本地时钟。
35.多个模块中的每一个可以包括pwm模块，所述pwm模块被布置成生成具有频率和占空比的pwm输出，并且被布置成基于复位信号来复位其pwm输出，其中从主控制器接收的组合信号与pwm模块的pwm输出以产生复位信号。一个pwm周期由两个相位组成，一个“接通”相位和一个“断开”相位。占空比是“接通”相位相对于整个周期的比率。频率是每秒完整的pwm周期数。这个布置提供了一个反馈回路，从而pwm模块的输出影响其自身的复位信号。这个布置的优点在于避免了组合信号的数据部分原本可能出现的问题。
36.组合信号本身不能单独用于复位pwm模块，因为嵌入(例如，调制到)信号中的数据部分会生成pwm信号的随机和不可预测的复位，从而阻止实现所需的同步。取而代之的是，使用反馈布置，定时信号的边沿会触发pwm模块的复位，从而开始产生类似于定时信号的方波输出。在一些示例中，pwm在接收到上升沿时复位。在其他示例中，pwm在接收到下降沿时复位。当这个同步信号随后反馈到pwm的复位输入时，它会覆盖可能由组合信号的数据部分中的状态变化触发的任何复位，从而确保pwm模块不会在组合信号传入。可选地，从主控制器接收的组合信号使用第一逻辑或(or)运算与pwm模块的pwm输出组合。逻辑或运算非常适合允许pwm输出覆盖组合信号中的任何状态变化。或者，从主控制器接收的组合信号使用逻辑与运算与pwm模块的pwm输出组合。可选地，硬件与门被配置为执行这个逻辑与操作。
37.在一些示例中，一旦pwm输出被复位，它会在其占空比的持续时间内输出一个“1”(或“高”)信号(由其频率输入和占空比输入定义)。在一些示例中，pwm模块的频率输入和占空比输入与主控制器的频率输入和占空比相匹配)。因此，在pwm模块的占空比期间，pwm模块的复位输入保持高电平。在这种示例中，这个输入在上升沿复位，因此pwm模块被阻止进一步复位，直到其占空比结束。应当了解，在这种布置中，pwm模块的占空比必须足够长，以使其超过组合信号的调制数据部分的长度，以确保数据部分不能复位pwm模块，因此不能对本地生成的时钟(即pwm模块的输出)造成不必要的更改。
38.如上所述，或门可以用软件实现，但优选地，硬件或门被配置为执行第一逻辑或运算。硬件或门快速、便宜且简单。如上所述，pwm模块等模块的其他功能和uart模块等数据解码器可以在标准微控制器上实现，而或门可以是单独的硬件组件。
39.优选地，方波的占空比使得模块将始终能够辨别定时信号的边沿，尽管在制造过程中引入了它们的pwm计数器的差异。如上所述，pwm模块的“接通时间”至少需要足够长，以比组合信号的数据部分更持久。这可以通过适当设置占空比来实现，但也取决于pwm信号的频率(即周期)。通常，pwm模块从0向上计数到一个给定值，所述值定义了复位和重新开始之前的周期(以及频率)(当然，除非在复位输入处更早地接收到复位)。这个周期根据占空比输入分为“接通”时间和“断开”时间。pwm模块根据时钟输入(例如，本地微处理器时钟)进行计数。但是，不能保证用于驱动pwm模块(进而生成与主控制器同步的本地同步时钟信号)的时钟具有完全正确的频率。制造公差会导致时钟速度变化几个百分点的变化。因此，不能保
证输入到多个模块中的每一个上的pwm模块的频率与用于主定时信号生成的频率相同。相反，期望确保本地pwm模块不会更快地运行，为了正确同步，本地pwm模块必须通过其复位输入进行复位，由定时信号触发，而不是由其自身的正常周期末端触发。因此优选地，pwm模块的频率被设置为低于由主控制器生成的定时信号的频率。在优选实施方案中，pwm模块的频率比主控制器生成的定时信号的频率低不超过10％。虽然原则上任何较低的频率都是合适的，但在实践中，使本地频率尽可能接近预期频率是有利的(同时确保它比主控制器的定时信号更持久，即使在制造变化的情况下)，因为本地控制器然后可以在没有主控制器的情况下在短时间内使用，而同步不会出现太严重的错误。例如，这可能发生在由于干扰而丢失信号的情况下，或者在接收到第一定时信号之前在启动时。
40.除了生成与主控制器匹配(即同步)的本地定时信号(或与主控制器同步的至少一部分，例如每个信号的上升沿或下降沿同步)，模块还需要接收(并且在某些示例中解调)作为组合信号的一部分与定时信号一起传输的数据信号。
41.在主控制器被布置成将数据信号调制到定时信号上以生成组合信号的示例中，可选地，接收的数据由多个模块中的一个或多个模块解调。为此，多个模块中的每一个可以被布置成将从主控制器接收的组合信号与pwm模块的pwm输出的反相形式组合以生成本地模块数据信号，所述本地模块数据信号被传递到数据信号解码器。反相输出可以从非反相输出生成，例如使用标准反相器电路。在某些情况下，pwm模块可能会输出其信号的反相和非反相版本作为标准，在这种情况下，反相输出可以直接从pwm模块获取。在这种情况下，当主输出为on(“1”或“高”)以覆盖即将传入的组合信号时，如上所述，反相输出相反，因此为off(“0”或“低”)，因此允许读取信号的数据部分。在优选示例中，从主控制器接收的组合信号使用第二逻辑或运算与pwm模块的pwm输出的反相形式组合。如上所述，硬件或门可以被配置为执行第二逻辑或操作。由于在定时信号为高电平期间，输入到或门的反相输出为“0”，因此输出不变。因此很明显，这个或门是不必要的。然而，这是有利的，特别是在传输的信号由uart模块接收的情况下，因为空闲的uart模块接收的信号优选是高的。因此，反相的pwm信号会在pwm模块的“断开”相位生成一个高电平信号，以防止在没有数据传输时uart的错误操作。
42.上述用于传输定时信号和数据信号的机制允许系统的重要实时信号从主控制器可靠地传输到多个模块中的每一个，从而有效地利用可用带宽，同时即使在高频下也保持同步，例如在高于100hz的频率下，更优选在高于1khz的频率下，还更优选在高于10khz的频率下。这些实时信号必须无延迟地到达模块，以允许电路的正确处理和快速响应。例如，mmc或dc-dc转换器中的开关信号必须实时高度准确，以便电路根据需求输出正确的电压。这种信息通常包括定时信号(以确保同步)和以目标占空比(例如，用于开关电路)、目标电压或目标电流的形式的某种形式的目标值。这个目标信息可以在数据信号中传输，并由本地模块的微处理器接收(并且可选地解调)，在这个微处理器中它可以用于执行本地电路的适当控制，例如适当的开关控制。
43.除了这些实时信号外，通常还需要在主控制器与模块之间传输其他数据。特别是，来自模块的其他传感器数据通常应该从模块反馈，以帮助确定操作措施，诸如健康状态或检测错误。这种传感器数据通常不需要实时传输，而是在较慢的时间尺度上相关。因此，试图通过与如上所述的定时信号和数据信号相同的机制来传输这种数据可能是低效的。因
此，为了允许独立于重要实时信号发送附加的较慢时间(或“软时间”)信号，电力电子电路优选地进一步包括双向数据传输网络，所述双向数据传输网络包括主控制器中的收发器和在多个模块中的至少一个模块中，可选地在多个模块中的每个模块中的收发器，双向数据传输网络被布置成在主控制器与多个模块中的至少一个或可选地每一个模块之间传输附加数据。
44.双向数据传输网络可以按照完全独立的原理和较慢或较不即时的传输原理操作，因为传感器数据通常不像定时信号和随其传输的信息那样时间敏感。在一些优选实施方案中，双向数据传输网络是异步的。为了提供一个非限制性示例，双向数据传输网络可以是can总线(控制器局域网)。双向数据传输网络可以布置成将电压测量值、电流测量值和温度测量值中的至少一个从多个模块中的每一个传输到主控制器。
45.根据另一方面，本发明提供一种将定时信号和数据信号从主控制器传输到电子电路中的多个模块的方法，所述方法包括：
46.主控制器生成定时信号；
47.主控制器生成数据信号；
48.主控制器基于定时信号和数据信号生成组合信号；和
49.主控制器将组合信号广播到多个模块中的每一个。
50.根据另一方面，本发明提供一种将定时信号和数据信号从主控制器传输到电子电路中的多个模块中的每一个的方法，所述方法包括：
51.主控制器生成定时信号；
52.主控制器生成数据信号；
53.主控制器将数据信号调制到定时信号上以产生组合信号；和
54.主控制器将组合信号广播到多个模块中的每一个。
55.应当了解，以上关于所述装置描述的所有优选或可选特征可以同样地应用于所述方法。本文中所描述的任何方面或实施方案的特征可在合适的情况下应用于本文中所描述的任何其它方面或实施方案。在参考不同的实施方案或实施方案集合时，应当理解，这些实施方案未必是不同的，而是可以重叠的。
56.现将参考附图仅借助于示例来描述本发明的某些优选实施方案，在附图中：
57.图1示出了如本领域已知的模块化多电平转换器(mmc)。
58.图2a示意性地示出了根据本发明的设备。
59.图2b示意性地示出了根据本发明的替代设备。
60.图3a示意性地示出了根据本发明的设备的更详细视图，如图2a所示。
61.图3b示意性地示出了根据本发明的设备的更详细视图，如图2b所示。
62.图4a示出了根据本发明的组合输出信号。
63.图4b示出了根据本发明的替代组合输出信号和pwm输出信号。
64.图1示出了如本领域已知的模块化多电平转换器(mmc)2。模块化多电平转换器具有广泛的优势，包括：分布式功率损耗、开关过程中的极低损耗、低开关块电压，但代价是复杂性。mmc可能包括多个“转换器支腿”(图1中示出了三个)，每个支腿都包含两个“转换器臂”。每个“臂”包括与电感器串联连接的大量低压mmc模块4。mmc 2使用各种开关网络的不同开关时间来实现期望的电压(va、vb、vc)。如图中的省略号所示，存在大量mmc模块4。将每
个mmc模块4连接到主微控制器6的虚线表示同步控制这个mmc 2的所有开关所需的大量物理分离的信号路径。
65.每个模块4包括两个固态开关(qh和q
l
)，在这种情况下是mosfet，以及一个电容器(或电池)。在图1的半桥示例中，转换器的每个模块4需要两个输入信号才能操作mosfet。对于更多数量的模块4，使用单个微控制器6通过这些模块4中的每一个来驱动每个门控信号变得不切实际，因此在更大的具体实现中，优选有某种多路复用(通常是基于时间的多路复用)。每个模块4的门控信号必须与主控制器6电隔离，并且不能由微控制器的引脚直接驱动。
66.对于mmc 2的正常功能来说，重要的是所有mosfet的开关动作要同步，以便在转换器2的直流端子(v
dc
和v
dc-)和转换器2的交流端子(va、vb、vc)处实现适当的电压和电流调节。除了这些同步的门控信号之外，信号也从每个模块4(模块4内的传感器)传输到主控制器6。每个模块4都有它自己的电压传感器，除此之外可能还有其他传感器，例诸如电流和温度传感器。在图1的mmc 2中，这里描述的所有信号都路由到主控制器6和从主控制器6路由。平均来说，mmc转换器2将以50-60hz(慢速)的频率开关，这可以通过使用单个主控制器6合理地实现。然而，在某些情况下，希望能够实现高达20khz的开关频率，例如在多个微控制器或脉宽调制(pwm)模块必须协同工作的大型功率转换器中。在这种情况下，同步非常重要。
67.因此，本发明的优选实施方案的一个目的是解决同步和控制串联连接的许多低压电力电子开关网络的开关动作的特定问题，特别是控制分布式dc到dc转换器。
68.图2a示意性地示出了根据本发明的设备，其被布置成将由主控制器26发送的信号同步到n个模块24。主控制器26的信号分为“实时”信号8和“软时间”信号10。实时信号8是那些必须在准确的时间传输以使设备正常工作的信号，例如图1的mosfet的门控信号是实时信号，需要微秒或纳秒精度。软时间信号是不需要在准确时间传输的信号，例如温度传感器信号是软时间信号，并且在一些示例中也是电压和电流传感器信号。
69.软时间信号10通过标准通信总线进行通信。软时间信号10使用任何合适的发送器/接收器28a从主控制器26传输到模块24，并且通过任何合适的发送器/接收器28b由模块24接收。优选地，软时间信号10是双向的，使得数据可以被发送到每个模块24和主控制器26并且被每个模块24和主控制器26接收。在一些示例中，可以使用与实时信号8相同的通信信道来传输软时间信号10。然而，在其他实施方案中，实时信号8的传输，特别是数据连同定时信号(下面讨论)的传输需要线路的大部分带宽，因此需要使用单独的通信信道。用于传输软时间信号的合适网络的一个特定、非限制性示例是can总线。can总线的优点是高稳健性以及互连大量子系统以进行数据交换的能力，同时节省了物理硬连线互连。
70.为了传输实时数据信号，将包括实时数据包的数字串行信号22(由数字串行信号发生器23生成)与定时信号20(由定时信号发生器21生成)组合，使用与门(或任何具体实现，例如逻辑门的组合，其输出与与门提供的输出完全相同)，即数字串行信号被调制到定时信号上。这个组合的实时数据8被传输到模块24，其中模块使用定时解码器30和数字信号解码器32分离数据。数字串行信号22用于以定时信号发生器21定义的规则时间间隔同时向所有模块传输实时数据包。这些实时数据包可以例如向模块24提供占空比信息。数据包可以在定时信号20为高电平期间的任何时间发送。定时信号20用于同步模块24上的时钟和/或开关动作。定时信号20不用于帮助数字信号发生器23与数字信号解码器32同步。
71.图2b显示了图2a的设备的替代方案。相同的部件已用相同的附图标号标记。在图2b中，设备不包括图2a的单独定时信号发生器21和数字串行信号发生器23，而是包括精确定时的数据传输设备25。在这个示例中，通过使用具有精确定时的数字串行信号发生器(精确定时的数据传输设备25)，例如“精确定时的uart模块”，以精确定时的间隔生成数字串行信号来实现同步。例如，这种组件可以在现场可编程门阵列(fpga)中实现，fpga是一种集成电路，设计用于在制造后由客户或设计人员配置。在这个示例中，数字信号发生器以准确的时间间隔输出数据，然后这些时间间隔可以从接收到的信号中提取出来并用作定时信号发生器21的定时信号20的替代。
72.图3a示意性地示出了图2a中表示的设备的可能具体实现的示例。在这个示例中，本发明是用现成的组件实现的，并且信号用硬件进行编码和解码，从而释放主微控制器40和模块微控制器42的计算时间。
73.软时间信号10被输入和输出到主微控制器40中的第一can模块44a，并且被输入和输出到模块微控制器42中的第二can模块44b，如每个can模块由各自箭头所示。第一can模块44a将数据传输到can收发器41，can收发器41然后通过can总线43将数据传输到模块24内的隔离can收发器45。
74.为了传输实时信号，脉宽调制模块(pwm模块)46被提供有特定的主周期，其是这里称为p的无单位计数值，以及特定的“接通”时间d(即占空比)。这个“接通时间”d是一个介于0与1之间的数字，表示周期p中要“接通”的部分。这个pwm模块从0计数到p(计数速率取决于主微控制器40的本地时钟)。在计数为0时，由pwm模块46产生的定时信号变高。pwm模块从0计数到p，当达到特定值(p和d的乘积)时，信号从高电平下降到低电平。然后计数器在达到总计数值p时复位。占空比d定义了定时信号的高电平部分的长度，最好将其定义为足够长，以便所有所需数据都可以放入高电平信号的一部分。
75.优选地，数据输出与pwm模块46产生的定时信号同步。这可以可选地通过pwm模块46在定时信号“变高”时(例如当pwm计数为0时)将触发信号48传输到通用异步接收器发送器(uart)模块50来实现。这允许uart模块50在定时信号变高时开始传输主微控制器40已生成的数据因此最大化了数据传输的可能时间长度。可以引入一个小的延迟来提供数据信号与pwm定时信号的上升沿的清晰分离。
76.pwm模块产生的定时信号20与uart模块50传输的数据信号22使用与门52或等效于与门的布置组合。然后将这个实时信号8传输(即广播)到每个模块24内的数字隔离器54。
77.数字隔离器54的目的是允许具有不同接地电位的两个不同系统之间的通信。需要数字隔离器54是因为每个模块24都“堆叠”在另一个之上，并且每个模块的接地信号都以堆叠中“在其下方”的模块的正信号为参考，而不是每个模块都参考共同接地。因此，使用了数字隔离器54。
78.第一或门56或等效布置被布置成将数字隔离器54的输出作为第一输入并且将第一模块pwm 58的输出作为第二输入。由模块微控制器42为第一模块pwm 58提供占空比d，与主控制器26的pwm模块46的占空比d相同。第一模块pwm 58的时间周期是1.05p，即它被设置成提供给主控制器26的主pwm 46的周期的1.05倍。在这个实施方案中，第一模块pwm 58通过其复位输入处的上升沿复位。来自数字隔离器54的输入信号的上升沿因此导致第一模块pwm 58复位第一模块pwm 58的计数器。在接收到这个上升沿并复位第一模块pwm 58之后，
第一模块pwm 58然后输出高信号x到或门56，其占空比d与主控制器26的pwm模块46相同。占空比d是预设的并且不依赖于第一模块pwm 58接收的输入信号。这个第一模块pwm 58的周期被设置成比主控制器pwm 46的周期长1.05倍，使得第一模块pwm 58不会由于早于主控制器达到最大时间周期而复位为高信号pwm 46，由于具有更快的本地时钟(通常由模块微控制器42提供)，但仅作为从数字隔离器54接收上升沿信号的结果。这当然可以使用远大于1.05p的周期，甚至是p＝∞的周期来实现。然而，在大多数电力电子应用中，p＝∞的周期是不可取的，因为在没有外部复位的情况下，不会发生切换，并且可能会产生灾难性的后果。在本发明的一个实施方案中，模块24用于给主机26加电，并且将这个时间周期设置为无穷大会导致这个过程出现不希望的问题。第一模块pwm 58将这个高信号作为输入来输出到或门56确保pwm 58不会由于从数字隔离器54接收的数据信号产生的上升沿而被复位。因此，pwm 58由定时信号的上升沿触发，然后在由占空比d(并且等于p和d的乘积)定义的周期内覆盖数据信号，这个周期被选择为足够长以比数据传输更持久。
79.第一模块pwm 58还输出一个信号这个信号是信号x的补码，这意味着在定时信号高的地方，补码信号低，反之亦然。信号作为第一输入提供给第二或门60或等效物。第二或60的第二输入是从数字隔离器54接收的信号。第二或门60的输出使得在原始定时信号的“高”周期期间，补码信号将是低的，因此第二或门60的输出使得“高”周期内的所有内容都保留在输出中，从而第二或门60的输出是由数字串行信号发生器23生成的数字串行信号22的重构。第二或门60的输出信号送入uart模块62的接收端口，所述uart模块62恢复被输入到主uart 50的数据信号。
80.考虑功率转换器的示例，然后每个模块24可以使用这个数据来例如设置另一个脉宽调制器(在每个模块上)的占空比(或接通时间)，例如参与特定模块24的开关过程的脉宽调制器。所有模块24接收由主机26设置的相同占空比信息，以便提供期望的输出电压。模块微控制器42可以选择性地直接实现这个信息。或者，每个模块24的模块微控制器42然后可以基于它们自己的每个内部状态单独调整由主控器26选择的占空比，以更准确地提供期望的电压。
81.图3b示意性地示出了图2b中表示的设备的可能具体实现的示例。图3b的类似组件已使用与图3a相同的附图标号来标记，但是在这个示例中，使用精确定时的uart模块51代替图3a的pwm模块46和uart模块50。虽然uart模块51在这里被称为“精确定时”的uart模块，它实际上可以与标准uart模块(即uart模块50)相同，但可以提供高准确度触发信号31，指示开始数据传输的精确时间。然后，模块24可以使用数据传输信号中的开始、结束或任何其他合适的点来复位它们的定时器，从而实现同步。在这个示例中，定时信号因此是由触发定时信号发生器53提供给uart模块51的数据触发信号31，其触发uart模块51以精确定时的时间间隔输出某些数据。传输这个数据的精度允许每个模块24从接收到的信号中导出定时信号，然后可以将其用于同步。由于采用了精确定时的uart模块51，接收到的信号可以直接送入uart模块62，以恢复数据信号无需先输入到或门。
82.在这个示例中，uart模块51的空闲输出为“1”或“高”，因此当没有数据正在传输时，与门57接收来自uart 51的高信号。所述设备被布置成与门57的另一个输入是由pwm输出的信号的补码。如下所述，pwm模块58被布置成在数据传输的周期内输出“高”信号，否
则输出“低”信号，使得与门57接收到的信号在数据传输周期内为“低”，否则为“高”，如图所示。pwm模块58被布置成在输入信号的下降沿复位。为了针对数据传输的开始发出信号，在数据包之前将“低”信号(可能作为较长图案的一部分)添加到传输信号的开头。uart模块51传输的“高”到“低”转换导致与门57转换到“低”信号，并且这对第一模块pwm 58的复位输入产生下降沿。这个下降沿向每个模块的pwm模块58发出信号以复位其计数器并允许pwm 58识别到数据传输已经开始。
83.然后，如上所述，pwm模块58计数到预设值，并且当它计数到这个值时，输出“低”信号所述“低”信号被反馈到与门57。这个“低”信号意味着，无论数据包提供给与门的信号如何，与门57都将保持输出“低”信号，因此不会复位pwm 58。一旦达到预设的计数值p*d，pwm输出信号回到“高”，但此时数据传输将结束，并且组合信号将恢复为“高”，因此在从数字隔离器54接收到组合信号的下一个下降沿之前不会发生复位(或直到pwm 58的总周期已达到，但是，如上所述，pwm 58被布置成在复位输入处接收到新的下降沿之前绝不应达到此周期)。
84.图4a示出了由图2a和图3a的与门输出的可能的组合信号80，其中数据信号被调制到定时信号上。如上所述，主控制器26优选地被布置成以最小延迟t
delay
将数据信号调制到定时信号的相位上。t
delay
在图4a中由附图标号82示出。数据包之间的间隔ts用附图标号74表示，数据包的长度t
data
用附图标号76表示。在这种情况下，与精确定时的uart模块51的情况不同，数据信号76的长度可以不同于用附图标号84所示的定时信号dts的长度，并且数据包t
data
可以随时发送dts。
85.图4b示出了组合的定时和数据信号70的表示，它是图2b和图3b中所示的传输设备25或uart模块51的输出，以及定时信号的表示，72，所述定时信号由图2b和图3b中所示的设备的pwm模块58输出。精确定时的uart模块51输出一个信号，其中数据包之间的间隔为ts，标记为74，并且数据包的长度为t
data 76。pwm模块输出的定时信号72被布置成具有与组合信号70相同的周期t
s 74，并且pwm 58的占空比d被配置成使得pwm输出信号的“断开时间”，78的长度至少与数据包t
data 76的长度相同。在所示的示例中，“断开时间”的长度与数据包t
data 76的长度相同，但是“断开时间”可以比这更长，例如，“断开时间”可以比数据包长度t
data
长1.05倍，以使过程更加稳健。
86.所属领域的技术人员将了解，本发明已通过描述其一个或多个特定实施方案予以说明，但不限于这些实施方案；在所附权利要求书的范围内，许多变化和修改是可能的。