存储器的制造方法和存储器与流程

1.本发明实施例涉及半导体领域，特别涉及一种存储器的制造方法和存储器。


背景技术：

2.存储器是用来存储程序和各种数据信息的记忆部件，随机存储器分为静态随机存储器和动态随机存储器。动态随机存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。在写入数据时字线给出高电平，晶体管导通，位线向电容器充电。读出时字线同样给出高电平，晶体管导通，电容器放电，使位线获得读出信号。
3.然而，随着存储器工艺节点的不断缩小，存储器的性能有待提高。


技术实现要素：

4.本发明实施例解决的技术问题为提供一种存储器的制造方法和存储器，以提高存储器的性能。为解决上述问题，本发明实施例提供一种存储器的制造方法，存储器的制造方法包括：提供基底以及多个分立的初始位线接触结构，所述基底内具有多个有源区，且每一所述初始位线接触结构与所述有源区电连接；所述初始位线接触结构部分位于所述基底内；在初始所述位线接触结构的顶部形成伪位线结构；刻蚀所述初始位线接触结构，形成位线接触层，以及位于所述位线接触层的侧壁与所述基底之间的间隙；形成位于所述伪位线结构侧壁的第一介质层，且所述第一介质层还位于所述间隙正上方。
5.另外，形成所述伪位线结构的步骤包括：在所述基底上形成伪位线层，所述伪位线层覆盖所述初始位线接触结构；在所述伪位线层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述伪位线层，形成伪位线结构。
6.另外，形成所述图形化的掩膜层步骤包括：在所述伪位线层上形成多个分立的核心部；形成覆盖所述核心部顶部和侧壁以及所述伪位线层的侧墙膜；对所述侧墙膜进行刻蚀处理，形成位于所述核心部的相对的侧壁的侧墙层；去除所述核心部，所述侧墙层作为所述图形化的掩膜层。
7.另外，形成所述间隙的步骤包括：形成所述伪位线结构后，以所述图形化的掩膜层为掩模，刻蚀所述初始位线接触结构，形成所述位线接触层以及所述间隙。
8.另外，形成所述第一介质层的步骤包括：在所述伪位线结构的侧壁和顶部、所述位线接触层的部分侧壁以及所述基底上形成初始第一介质膜；对所述初始初始第一介质膜进行刻蚀，形成位于所述伪位线结构侧壁以及所述位线接触层的部分侧壁的所述第一介质层。
9.另外，所述第一介质层的材料包括低介电常数材料。
10.另外，形成所述伪位线结构后，还包括：形成覆盖所述伪位线结构侧壁的第二介质层，且所述第一介质层还覆盖所述第二介质层的侧壁。
11.另外，所述第二介质层的材料包括低介电常数材料。
12.另外，形成所述第一介质层后，还包括：形成填充相邻所述伪位线结构之间的区域的牺牲层，且所述牺牲层还覆盖所述第一介质层的侧壁；在形成所述牺牲层之后，去除所述伪位线结构，形成露出所述位线接触层的通孔；形成填充所述通孔且覆盖所述位线接触层的位线导电部。
13.另外，形成所述位线导电部的步骤包括：在所述通孔的底部及侧壁形成阻挡层；在所述阻挡层表面形成填充满所述通孔的导电层。
14.另外，形成所述位线导电部后，还包括：在所述位线导电部的顶部形成绝缘盖层；形成所述绝缘盖层后，去除所述牺牲层；去除所述牺牲层后，在所述第一介质层和绝缘盖层的表面形成保护层。
15.本发明实施例还提供一种采用前述的制造方法制造的存储器，包括：基底以及多个分立的位线接触层，所述基底内具有多个有源区，且每一所述位线接触层与所述有源区电连接；所述位线接触层部分位于所述基底内，且位于所述基底内的所述位线接触层的侧壁与所述基底之间具有间隙；位线导电部，所述位线导电部位于所述位线接触层的顶部；第一介质层，所述第一介质层位于所述位线导电部的侧壁，且所述第一介质层还位于所述间隙正上方。
16.另外，所述存储器还包括：第二介质层，且所述第二介质层覆盖所述位线导电部的侧壁，所述第一介质层覆盖所述第二介质层的侧壁。
17.与现有技术相比，本发明实施例提供的技术方案具有以下优点：
18.本发明实施例的位线接触层的侧壁与基底之间具有间隙，可以减少位线接触层与埋入式字线的寄生电容，提升存储器的运行速率。
19.另外，第一介质层的材料为低介电常数材料。低介电常数材料可以减小寄生电容，提高存储器的性能。
20.另外，第二介质层的材料为低介电常数材料。低介电常数材料可以减小寄生电容，提高存储器的性能。
附图说明
21.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
22.图1至图16为本发明第一实施例提供的存储器的制造方法中各步骤对应的结构示意图；
23.图17为本发明第二实施例提供的存储器的结构示意图。
具体实施方式
24.由背景技术可知，现有技术的存储器的性能有待提高。
25.分析发现，导致上述问题的主要原因包括：随着工艺节点的不断缩小，位线接触层与埋入式字线的距离越来越窄，二者之间的寄生电容越大越大，从而影响存储器的运行速率。
26.为解决上述问题，本发明实施例提供一种存储器的制造方法，通过在位线接触层的侧壁与基底之间形成间隙，从而减小位线接触层与埋入式字线之间的寄生电容，提高存
储器的性能。
27.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。
28.本发明第一实施例提供一种存储器的制造方法，图1至图16为该制造方法中各步骤对应的结构示意图。
29.参考图1，提供基底100以及多个分立的初始位线接触结构101，基底100内具有多个有源区102，且每一初始位线接触结构101与有源区102电连接。
30.基底100的材料包括硅、锗或者其它半导体材料。
31.相邻的有源区102之间的区域填充有第一隔离层103，第一隔离层103用于隔离多个有源区102。第一隔离层103的材料为绝缘材料，例如可以为二氧化硅。
32.在本实施例中，每一初始位线接触结构101一部分位于基底100内，一部分高于基底100表面。初始位线接触结构101部分埋入基底100，能够减小存储器的寄生电容，提高存储器的性能。在其他实施例中，初始位线接触结构也可全部埋入基底，初始位线接触结构的上表面与基底上表面齐平。
33.初始位线接触结构101的材料为导电材料，例如可以为多晶硅。
34.本实施例中，基底100表面还可以形成有第二隔离层104。第二隔离层104填充分立的初始位线接触结构101之间的区域，用于隔离多个初始位线接触结构101；第二隔离层104顶部可以与初始位线接触结构101顶部齐平，也可以不齐平。
35.第二隔离层104的材料为绝缘材料，例如可以为氮化硅。
36.结合参考图1至图6，在初始位线接触结构101的顶部形成伪位线结构117，以及刻蚀初始位线接触结构101，形成位线接触层132和位于位线接触层132侧壁与基底100之间的间隙130。
37.伪位线结构117用于定义后续形成的位线结构的位置和尺寸，也就是说，伪位线结构117的尺寸与后续形成的位线结构的尺寸相同。由于伪位线结构117不需要具有导电特性，因此可以采用绝缘材料作为伪位线结构117的材料。
38.形成伪位线结构117的步骤包括：在基底100上形成伪位线层105，伪位线层105覆盖初始位线接触结构101；在伪位线层105上形成图形化的掩膜层115；以图形化的掩膜层115为掩膜，刻蚀伪位线层105，形成伪位线结构117。
39.具体的，在本实施例中，以双重图形化(sadp)的方法形成伪位线结构117。以下将结合附图对伪位线结构117的形成方法做详细说明。
40.参考图1，在基底100上形成伪位线层105，伪位线层105覆盖初始位线接触结构101。
41.在伪位线层105上形成依次堆叠的底层掩膜层106和核心层109。本实施例中，底层掩膜层106包括：第一底层掩膜层107和第二底层掩模层108。
42.第一底层掩膜层107与第二底层掩膜层108的材料不同，具体地，第一底层掩膜层107的材料可以为氮氧化硅，第二底层掩膜层108的材料可以为含氢氧化硅。
43.可以理解的是，在其他实施例中，底层掩膜层也可以为单层结构。
44.本实施例中，核心层109包括第一核心层110和第二核心层111。第一核心层110的材料包括：氮氧化硅。第二核心层111的材料包括：含氢氧化硅。
45.在其他实施例中，核心层也可以为单层结构。
46.在核心层109上形成图形化的光刻胶层112。
47.参考图2，以图形化的光刻胶层为112(参考图1)为掩膜，刻蚀核心层109(参考图1)，形成多个分立的核心部113。核心部113为双层结构，在其他实施例中，核心部也可以为单层结构。
48.在形成核心部113之后，去除图形化的光刻胶层112。
49.参考图3，形成覆盖核心部113顶部和侧壁以及底层掩膜层106的侧墙膜114。
50.在本实施例中，采用原子层沉积技术沉积侧墙膜114；通过原子层沉积技术形成的侧墙膜114厚度更为均匀。在其他实施例中，可采用化学气相沉积、物理气相沉积等方法形成侧墙膜。
51.侧墙膜114的材料与核心部113的材料不同，例如可以为氧化硅。
52.参考图4，对侧墙膜114(参考图3)进行刻蚀处理，形成位于核心部113的相对的侧壁的侧墙层115。由于刻蚀负载效应，即刻蚀面积越大，越容易被刻蚀，沉积在核心部113侧壁的侧墙膜114(参考图3)不容易被刻蚀，从而形成了侧墙层115。
53.参考图5，去除核心部113(参考图4)，侧墙层115作为图形化的掩膜层115。
54.以图形化的掩膜层115为掩膜，刻蚀底层掩膜层106(参考图4)，形成图形化的底层掩模层116。本实施例中，图形化的底层掩膜层116为双层结构。在其他实施例中，图形化的底层掩膜层也可以为单层结构。
55.参考图6，以图形化的底层掩膜层116(参考图5)为掩膜，刻蚀伪位线层105(参考图5)，形成伪位线结构117。
56.在本实施例中，图形化的掩膜层115(参考图4)通过图形化的底层掩膜层116，将图案传递给了伪位线结构117。因此，伪位线结构117的宽度与图形化的掩膜层115的宽度一致，图形化的掩膜层115的宽度越小，伪位线结构117的宽度就越小，进而存储器的尺寸也越小。
57.伪位线结构117的材料包括氮化硅、氮氧化硅或碳氮化硅。
58.值得注意的是，在其他实施例中，也可以不采用双重图形化工艺形成伪位线结构，例如：直接在伪位线层上形成单层硬掩膜层，对该硬掩膜层进行光刻，形成位于伪位线层上的多个分立的核心部；形成覆盖核心部顶部和侧壁以及伪位线层的侧墙膜；对侧墙膜进行刻蚀处理，形成位于核心部的相对的侧壁的侧墙层；去除核心部，侧墙层为图形化的掩膜层，利用该图形化的掩膜层刻蚀伪位线层，形成伪位线结构。
59.继续参考图6，本实施例中，形成间隙130的步骤包括：形成伪位线结构117后，以图形化的底层掩膜层116(参考图5)为掩模，刻蚀第二隔离层104以及初始位线接触结构101，形成位线接触层132，以及位于位线接触层132的侧壁与基底100之间的间隙130。在本实施例中，形成伪位线结构117与形成初始位线结构101在同一道光刻工艺中进行，如此，可以减少工艺步骤。在其他实施例中，也可以在形成伪位线结构后，去除图形化的底层掩膜层，以伪位线结构为掩模刻蚀初始位线接触结构。
60.值得注意的是，由于本实施例采用双重图形化工艺形成间隙130，因此是以图形化
的底层掩膜层116为掩模刻蚀初始位线接触结构101。在其他实施例中，也可只在伪位线层上形成单层硬掩模层，对该硬掩膜层进行光刻后形成核心部，在核心部的侧壁形成侧墙层，以侧墙层为图形化的掩膜层，刻蚀伪位线层及初始位线接触结构，形成位线接触层。
61.位线接触层132的侧壁与基底100(参考图5)之间具有间隙130，可以减小位线接触层132与埋入式字线(未图示)之间的寄生电容。
62.参考图7至图9，形成位于伪位线结构117侧壁的第一介质层131，以及形成覆盖伪位线结构117侧壁的第二介质层118，且第一介质层131还覆盖第二介质层118的侧壁。
63.第一介质层131的材料包括低介电常数材料。
64.第二介质层118的材料包括低介电常数材料。介电常数低于二氧化硅的电介质为低介电常数材料。低介电常数材料可以减小存储器的寄生电容，提高存储器的运行速率。
65.具体地，本实施例中，形成第一介质层131及第二介质层118的工艺步骤包括：参考图7，在伪位线结构117的侧壁和顶部、位线接触层132的侧壁、第二隔离层104的表面以及间隙130底部形成初始第二介质膜128。
66.参考图8，在伪位线结构117的侧壁和顶部、位线接触层132的部分侧壁、第二隔离层104上形成初始第一介质膜129，初始第一介质膜129还覆盖部分初始第二介质膜128。
67.本实施例中，以快速沉积技术形成初始第一介质膜129，如等离子化学气相沉积技术或等离子物理气相沉积技术。沉积速率较快，台阶覆盖性较差，间隙130不会被填充。间隙130内的空气的介电常数极低，可以有效降低位线接触层132与埋入式字线(未图示)的寄生电容。
68.本实施例中，可以采用等离子化学气相沉积技术形成初始第一介质膜129。
69.参考图9，对初始第一介质膜129(参考图8)和初始第二介质膜128(参考图8)进行刻蚀，形成位于伪位线结构117侧壁以及位线接触层132的部分侧壁的第一介质层131，以及覆盖伪位线结构117侧壁、位线接触层132侧壁以及间隙130底部的第二介质层118。第一介质层131位于间隙130的正上方。
70.在其他实施例中，第一介质层也可不位于位线接触层的部分侧壁。
71.在其他实施例中，也可没有第二介质层。
72.参考图10，形成填充相邻伪位线结构117之间的区域的牺牲层119，且牺牲层119还覆盖第一介质层131的侧壁。
73.牺牲层119还覆盖第二隔离层104的表面。
74.牺牲层119的材料与第一介质层131的材料不同，例如可以为氧化硅。
75.参考图11，去除伪位线结构117(参考图10)，形成露出位线接触层132的通孔。
76.在本实施例中，伪位线结构117的刻蚀速率大于牺牲层119的刻蚀速率，且伪位线结构117的材料与牺牲层119的材料的刻蚀选择比为5-15，例如8、10、13。采用湿法刻蚀的方法去除伪位线结构117，刻蚀溶剂采用热磷酸溶液。在其他实施例中，也可采用干法刻蚀的方法去除伪位线结构。
77.参考图12及图13，形成填充通孔且覆盖位线接触层132的位线导电部120。
78.位线导电部120是位线结构中的导电结构。采用填充通孔的方法形成位线导电部120，位线导电部120在形成过程中受到牺牲层119的支撑，因此，即使位线导电部120的宽度窄，也不易发生倾斜或坍塌的现象。另外，由于不采用刻蚀工艺，在位线导电部120中不会残
留由刻蚀产生的杂质；从而降低位线导电部120的电阻，提高存储器的运行速度。
79.形成位线导电部120的步骤包括：在通孔的底部及侧壁形成阻挡层121；在阻挡层121表面形成填充满通孔的导电层122。
80.在本实施例中，通过原子沉积层沉积技术形成的导电层122以及阻挡层121的厚度更为均匀。在其他实施例，也可采用其他沉积技术。
81.阻挡层121的材料包括氮化钽或氮化钛中的一种或两种。氮化钽或氮化钛能够导电，且具有良好的阻挡能力，能够阻挡导电层122的扩散。导电层122的材料包括钌、钨、金或银中的一种或多种。钌、钨、金或银都属于低电阻金属，能够进一步降低导电层122的电阻，提高存储器的运行速度。
82.在其他实施例中，位线导电部也可以为单层结构。
83.本实施例中，如图12所示，形成导电层122以及阻挡层121还位于牺牲层119顶部表面上；如图13所示，对位线导电部120进行平坦化处理，去除高于牺牲层119顶部表面的导电层122以及阻挡层121(参考图12)。
84.本实施例中，采用化学机械抛光技术对位线导电部120进行平坦化处理。
85.参考图14，在位线导电部120的顶部形成绝缘盖层123。
86.绝缘盖层123作为位线结构中的绝缘结构。
87.本实施例中，采用双重图形化工艺(sadp)形成的绝缘盖层123，双重图形化工艺(sadp)使得形成的绝缘盖层123的尺寸更加精准。
88.参考图15，形成绝缘盖层123后，去除牺牲层119(参考图14)。
89.牺牲层119的刻蚀速率大于绝缘盖层123的刻蚀速率，且牺牲层119的材料与绝缘盖层123的材料的刻蚀选择比为5-15，比如可以为8、10、13。高的刻蚀选择比能够保证在去除牺牲层119的过程中，绝缘盖层123保持原有的形貌和尺寸。本实施例采用湿法刻蚀的方法去除牺牲层119，刻蚀试剂采用氢氟酸溶液。在其他实施例中，也可采用干法刻蚀的方法去除牺牲层。
90.参考图16，在第一介质层131120和绝缘盖层123的表面形成保护层124。
91.本实施例中，保护层124还位于第二隔离层104的表面。
92.在本实施例中，采用原子层沉积技术形成保护层124。
93.保护层124的材料包括碳氮化硅。
94.综上所述，本实施例中位线接触层132与基底100之间具有间隙，可以减小位线接触层132与埋入式字线的寄生电容，从而提高存储器的运行速率。
95.本发明第二实施例还提供的一种存储器，该存储器可由第一实施例中的存储器的制造方法制造。图17为本实施例提供的存储器的结构示意图。参考图17，存储器包括：基底200以及多个分立的位线接触层232，基底200内具有多个有源区202，且每一位线接触层232与有源区202电连接；位线接触层232部分位于基底200内，且位于基底200内的位线接触层232的侧壁与基底200之间具有间隙230；位线导电部220，位线导电部220位于位线接触层232的顶部；第一介质层231，第一介质层231位于位线导电部220的侧壁，且第一介质层231还位于间隙230正上方。
96.以下将结合附图对本实施例提供的存储器进行详细说明。
97.有源区202之间还包括第一隔离层203，第一隔离层203用于隔离有源区202。
98.基底200表面还包括第二隔离层204，第二隔离层204用于隔离位线接触层232。
99.位线导电部220还包括：位于位线接触层232顶部的导电层222；位于位线接触层232与导电层222之间的阻挡层221，阻挡层221还覆盖导电层222的侧壁。
100.导电层222的材料包括钌、钨、金或银中的一种或多种。钌、钨、金或银均为低电阻金属，能够降低导电层206的电阻，提高存储器的运行速度。
101.阻挡层221的材料为导电材料，例如可以为氮化钽或氮化钛。
102.阻挡层221的厚度为2.5-6nm，比如可以为3nm，该厚度的阻挡层221具有良好的阻挡导电层222扩散的能力。
103.本实施例的存储器还包括：位于位线导电部220、位线接触层232侧壁、间隙230底部的第二介质层218；位于位线导电部220顶部的绝缘盖层223；位于绝缘盖层223及第一介质层231表面的保护层224，保护层224还位于第二隔离层204的表面上。
104.综上所述，本实施例提供的存储器的位线接触层232的侧壁与基底200之间具有间隙230，如此，可以减小位线接触层232与埋入式字线之间的寄生电容，提高存储器的性能。
105.本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。