一种半导体器件的制作方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制作方法。


背景技术：

2.在制作半导体器件的过程中，一般会在晶圆上制作有源区。该有源区通常采用刻蚀工艺形成。
3.但是，随着半导体器件的设计尺寸的不断缩小，采用传统的刻蚀工艺形成的有源区存在正坡度，导致半导体器件的有源区的顶部宽度较小。


技术实现要素：

4.本发明的目的在于提供一种半导体器件的制作方法，以增加半导体器件的有源区的顶部宽度。
5.为了实现上述目的，本发明提供一种半导体器件的制作方法。该半导体器件的制作方法包括：
6.提供一衬底；
7.在所述衬底上形成图案化硬掩模层，所述图案化硬掩模层具有至少一个沟槽；
8.以半导体材料填充所述至少一个沟槽，形成有源区。
9.与现有技术相比，本发明提供的半导体器件的制作方法，先在衬底上形成具有沟槽的图案化硬掩模层，然后填充该沟槽形成有源区。在此过程中，沟槽的形状、尺寸，定义了有源区的形状、尺寸。相对于采用刻蚀等方法刻蚀衬底形成的上窄下宽的有源区，采用刻蚀等方法刻蚀硬掩模层形成沟槽，然后填充沟槽形成的有源区的顶部宽度大于或等于设计尺寸。基于此，可以避免有源区顶部宽度的减小的问题，从而增加有源区与上部电路的接触面积，减小接触电阻，以提高半导体器件性能。
附图说明
10.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
11.图1为相关技术制作有源区时，提供硅衬底的状态示意图；其中，a为立体示意图，b为侧视示意图；
12.图2为相关技术制作有源区时，淀积光刻胶层的状态示意图；其中，a为立体示意图，b为侧视示意图；
13.图3为相关技术制作有源区时，形成光刻胶图案的状态示意图；其中，a为立体示意图，b为侧视示意图；
14.图4为相关技术制作有源区时，刻蚀硅衬底的状态示意图；其中，a为立体示意图，b为侧视示意图；
15.图5为相关技术制作有源区时，去除有源区顶部的光刻胶图案的状态示意图；其
中，a为立体示意图，b为侧视示意图；
16.图6为本发明实施例制作半导体器件时，提高一衬底的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；
17.图7为本发明实施例制作半导体器件时，形成硬掩模材料层和光刻胶层的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；
18.图8为本发明实施例制作半导体器件时，形成光刻胶图案和图案化硬掩模层的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；
19.图9为本发明实施例制作半导体器件时，去除光刻胶层形成填充部的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；
20.图10为本发明实施例制作半导体器件时，去除沟槽以外的填充部的状态示意图；其中，a为立体示意图，b为侧视示意图，c为俯视示意图；
21.图11为本发明实施例制作半导体器件时，去除图案化硬掩膜层所具有的遮光部，释放出有源区的状态示意图，其中，a为立体示意图，b为侧视示意图，c为俯视示意图；
22.图12～图17为本发明实施例提供的dram的有源区的制作过程各阶段示意图。
23.附图标记：
24.图1～5中，11-硅衬底，12-光刻胶层，13-光刻胶图案，14-有源区，15-凹槽。
25.图6～17中，21-衬底，22-硬掩模材料层，23-光刻胶层，24-光刻胶图案，25-图案化硬掩模层，251-沟槽，252-遮光部，26-填充部，27-有源区。
具体实施方式
26.为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
27.需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
28.本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
29.在制作半导体器件的过程中，一般会先在晶圆上制作有源区，然后利用该有源区制作晶体管、存储器件等半导体器件。随后，可以在制作的半导体器件的上部制作其他半导体器件或电路。
30.在相关技术中，通常采用干法刻蚀工艺在晶圆上制作有源区。下面以硅衬底为例，
阐述基于硅衬底制作有源区的工艺。应理解，以下阐述仅作为解释而不作为限定。相关技术提供的制作有源区的方法一般包括：
31.如图1所示，提供一硅衬底11。上述硅衬底11的具体结构和尺寸可以根据实际工况确定，在此不做具体限定。
32.如图2所示，在硅衬底11上淀积光刻胶层12。上述光刻胶层12的材料为光刻胶材料。
33.如图3所示，可以采用光刻工艺图案化上述光刻胶层12，以形成光刻胶图案13。
34.如图4所示，在光刻胶图案13的遮挡下，刻蚀硅衬底11以形成多个间隔分布的凹槽15。掺杂相邻两个凹槽15之间的硅衬底11，可以形成有源区14。例如采用等离子体刻蚀工艺向下刻蚀硅衬底11以形成凹槽15时，随着凹槽15的深度的逐渐增加，实际参与刻蚀的等离子体数量逐渐减少。换句话说，在凹槽15的槽口实际参与刻蚀的等离子体数量大于向下延伸方向上任一处实际参与刻蚀的等离子体数量。因此，在凹槽15的槽口处被刻蚀掉的硅衬底11的材料的量大于向下延伸方向上任一处被刻蚀掉的硅衬底11的材料的量，最终形成的凹槽15呈“上宽下窄”的结构。具有“上宽下窄”的结构特点的凹槽15之间形成“上窄下宽”的柱状结构。当对上述柱状结构进行离子掺杂形成有源区14后，有源区14的顶部宽度小于底部宽度。基于此，当上述有源区14的相应的部分与位线接触部或存储接触部接触时，相对于上下等宽或上宽下窄的有源区的接触面积变小，接触电阻变大。此时，将会降低半导体器件的工作性能。
35.如图5所示，形成上述有源区14之后，可以采用干法刻蚀或湿法刻蚀工艺去除有源区14顶部的光刻胶图案13。
36.为了解决上述技术问题，本发明实施例提供一种半导体器件的制作方法。需要说明的是，该半导体器件的制作方法可以应用于各种半导体器件的制作工艺。该半导体器件可以为半导体存储器件、晶体二极管、cmos晶体管等，且不仅限于此。
37.以半导体存储器件为例，制作半导体存储器件时，可以首先利用本发明实施例提供的半导体器件的制作方法在晶圆上制作有源区。然后，在有源区上制作埋沟晶体管和电容并进行金属布线。
38.本发明实施例提供的半导体器件的制作方法包括：
39.如图6所示，提供一半导体衬底21。该衬底21可以是常见的硅、镓砷化物、硅锗、陶瓷、绝缘体上半导体等半导体衬底，也可以是在半导体衬底上已经形成半导体器件的衬底21，且不仅限于此。当该衬底21为硅衬底时，可以是单晶硅衬底，也可以是多晶硅衬底。在本发明的一个实施例中优选衬底21为体硅衬底。
40.如图7所示，在衬底21上自下而上依次形成硬掩模材料层22和光刻胶层23。
41.例如，可以采用薄膜沉积工艺、旋转涂覆工艺、电镀工艺等任一种工艺在衬底21上自下而上形成硬掩模材料层22。当硬掩模材料层22采用化学气相淀积工艺形成时，为了形成高质量的薄膜，可以采用增强型等离子体化学气相淀积、高密度等离子体化学气相淀积、原子层淀积、气相外延、分子束外延等工艺。
42.上述硬掩模材料层22的材料可以为氧化硅、氮化硅、无定形碳中的一种或多种。并且硬掩模材料层22也可以包括多层，例如，可以是氧化物、氮化物、无定形碳(acl)、正硅酸乙酯(teos)、底部抗反射层(barc)、电介质抗反射层(darc)等中至少两个的叠层。例如，从
下往上的氧化物和氮化物的叠层，或者是从下往上的正硅酸乙酯、无定型碳和底部抗反射层的叠层。
43.上述硬掩模材料层22的厚度定义了上述的有源区的高度，因此，在设计和制作该硬掩模材料层22时，可以根据需要制作的有源区的高度进行设计硬掩模材料层22的厚度。例如，当需要制作出高度为100nm的有源区时，可以在衬底21上形成厚度为100nm的硬掩模材料层22。当然，也可以在衬底21上形成厚度大于100nm的硬掩模材料层22，例如110nm、130nm、150nm等。
44.上述光刻胶层23可以采用薄膜沉积工艺、旋转涂覆工艺、电镀工艺等任一种工艺形成于硬掩模材料层22上。
45.示例性的，上述光刻胶层23的材料为光刻胶。具体的，可以采用苯酚-甲醛酚醛树脂、聚乙烯醇月桂酸酯等类型的光刻胶。
46.光刻胶层23的主要作用是将有源区的设计图案复制到光刻胶层23上，再利用刻蚀等工艺将光刻胶层23上的有源区的设计图案复制到硬掩模材料层22上。在将有源区的设计图案复制到硬掩模材料层22的过程中，为了防止光刻胶层23被快速刻蚀，导致过度刻蚀硬掩模材料层22顶部，在实际应用中，应当采用刻蚀速率低于硬掩模材料层22的光刻胶材料形成光刻胶层23。
47.如图8所示，将有源区的设计图案复制到光刻胶层23，形成光刻胶图案24。
48.在实际应用中，可以采用光刻技术将掩膜版上的有源区的设计图案复制到光刻胶层上。经过上述工艺处理形成的光刻胶图案24，具有遮光部252和至少一个沟槽251。其中，每个沟槽251对应一个有源区的设计图案。
49.如图8所示，处理硬掩模材料层22，形成图案化硬掩模层25。处理硬掩模材料层22的方法可以为湿法刻蚀，也可以为干法刻蚀。当采用干法刻蚀工艺处理硬掩模材料层22时，可以采用等离子体刻蚀工艺、离子铣刻蚀工艺、反应离子刻蚀工艺等任一种处理硬掩模材料层22。
50.在实际应用中，在上述光刻胶图案24的遮挡下，处理硬掩模材料层22，形成图案化硬掩模层25。处理硬掩模材料层22的过程，也就是将光刻胶图案24上的图案(有源区的设计图案)复制到硬掩模材料层22的过程。此时，图案化硬掩模层25上的图案与光刻胶图案24上的图案相同，也就是说，图案化硬掩模层25具有遮光部252和至少一个沟槽251。
51.当硬掩模材料层22包括两层时，自上向下，两层硬掩模材料层22可以分别定义为第一硬掩模材料层和第二硬掩模材料层。此时，可以先通过刻蚀工艺将光刻胶图案24上的有源区的设计图案复制到第一硬掩模材料层上，然后再通过刻蚀工艺将有源区的设计图案复制到第二硬掩模材料层上。
52.如图9所示，去除光刻胶图案24，以半导体材料填充上述的沟槽251，形成填充部26。去除光刻胶图案24时，可以采用湿法刻蚀或干法刻蚀工艺。每个沟槽251对应一个有源区的设计图案，因此，在沟槽251内填充半导体材料可以形成以沟槽251的形状和尺寸定义的有源区27。
53.上述半导体材料可以为硅、镓砷化物、硅锗、陶瓷中的任一种，且不仅限于此。在实际应用中，填充所用的半导体材料可以为多晶材料，也可以为单晶材料。
54.示例性的，当半导体材料为硅时，可以在沟槽251中填充单晶硅，也可以填充多晶
硅。当填充物为多晶硅时，以多晶硅材料填充至少一个沟槽251，从而获得多晶硅填充部26。然后，热处理多晶硅填充部，形成单晶硅填充部。当填充物为单晶硅时，以单晶硅材料填充至少一个沟槽251，即可形成单晶硅填充部。
55.上述半导体材料填充沟槽251的过程中，填充的沟槽251的数量可以为一个、两个、五个、十个、一百个，也可以为更多个。填充的沟槽251的数量即为形成的有源区27的数量。
56.以半导体材料填充沟槽251时，可以采用外延生长工艺将半导体材料填充到沟槽251中，也可以采用沉积工艺将半导体材料填充到沟槽251中。具体的，该沉积工艺可以为常压或低压气相淀积工艺，也可以为原子层淀积工艺，还可以为等离子体淀积工艺等。该外延生长工艺可以为气相外延工艺，也可以为分子束外延工艺等。
57.形成填充部26后，可以处理填充部26，形成有源区27。在实际应用中，处理填充部26的具体方式，可以是对填充部26进行离子掺杂，使得沟槽251中填充的半导体材料称为掺杂半导体材料，从而形成有源区27。例如，当填充沟槽251的半导体材料为硅时，对单晶硅填充部进行离子掺杂，可以形成有源区27。
58.上述半导体材料也可以为已掺杂的半导体材料。在以半导体材料填充沟槽251的过程中，将掺杂材料与半导体材料同时填充到沟槽251中，也就是将填充工艺和掺杂工艺同时进行，同样可以获得有源区27。在此过程中，可以采用原位掺杂工艺以半导体材料填充沟槽251，形成有源区27。
59.如图10所示，去除沟槽251以外的填充部26。当然，也可以先去除沟槽251以外的填充部26，留下需要高度的填充部26，然后对沟槽251内的填充部26进行处理，形成有源区27。在实际应用中，可以采用湿法刻蚀工艺或干法刻蚀工艺去除多余的填充部26和光刻胶图案24。
60.如图11所示，去除图案化硬掩膜层25所具有的遮光部252，释放出有源区27。
61.在实际应用中，可以采用湿法刻蚀或干法刻蚀工艺去除图案化硬掩模层25所具有的遮光部252。
62.由上可知，本发明实施例提供的半导体器件的制作方法，先在衬底21上形成具有沟槽251的图案化硬掩模层25，然后填充该沟槽251形成有源区27。在此过程中，沟槽251的形状、尺寸，定义了有源区27的形状、尺寸。相对于采用刻蚀等方法刻蚀衬底21形成的上窄下宽的有源区27，采用刻蚀等方法刻蚀硬掩模层形成沟槽251，然后填充沟槽251形成的有源区27的顶部宽度大于或等于设计尺寸。基于此，可以避免有源区27顶部宽度的减小的问题，从而增加有源区27与上部电路的接触面积，减小接触电阻，以提高半导体器件性能。
63.在本发明的一个实施例，上述形成有源区的方法可以应用于finfet中鳍片的制造。
64.本发明实施例提供的制造方法还可应用于动态随机存储器(dram)制造。本发明实施例提供一种dram中有源区的制造方法。以下将结合附图具体描述该制造方法。
65.如图12所示，首先提供一半导体材料的衬底21。
66.如图13所示，在衬底21上自下而上依次形成硬掩模材料层22和光刻胶层23。在实际应用中，可以采用薄膜沉积工艺、旋转涂覆工艺、电镀工艺中的任一种工艺制作硬掩模材料层22和光刻胶层23。上述光刻胶层23材料为光刻胶。
67.如图14所示，利用光刻技术将有源区的设计图案复制到光刻胶层23，形成光刻胶
图案24。该光刻胶图案24，具有遮光部252和至少一个沟槽251。其中，每个沟槽251对应一个有源区的设计图案。
68.如图14所示，在光刻胶图案24的遮挡下，刻蚀硬掩模材料层22，形成图案化硬掩模层25。此时，有源区的设计图案被复制到硬掩模材料层22上。图案化硬掩模层25具有遮光部252和至少一个沟槽251。
69.如图15所示，去除光刻胶图案24，并以半导体材料填充上述图案化硬掩模层25具有的沟槽251，形成填充部26。形成填充部26后，可以利用掺杂工艺处理填充部26，形成有源区27。
70.如图16所示，采用湿法刻蚀等工艺去除沟槽251以外的有源区27。
71.如图17所示，采用湿法刻蚀或干法刻蚀工艺去除图案化硬掩膜层25所具有的遮光部252，释放出有源区27。
72.本发明实施例还提供一种半导体存储器件。该半导体存储器件包括至少一个有源区，每个有源区为上述半导体器件的制作方法制作的有源区。
73.与现有技术相比，本发明实施例提供的半导体存储器件的有益效果与上述技术方案所述的半导体器件的制作方法的有益效果相同，在此不做赘述。
74.本发明实施例还提供一种电子设备。该电子设备包括上述的半导体存储器件。该电子设备可以为通信设备、移动终端等。
75.与现有技术相比，本发明实施例提供的电子设备的有益效果与上述技术方案所述的半导体器件的制作方法的有益效果相同，在此不做赘述。
76.尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
77.尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。