像素电路及显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种像素电路及显示面板。


背景技术：

2.随着显示技术的迅速发展，显示驱动技术也成为开发的重点之一，其中，显示驱动技术常见的有两种：pam(pulse amplitude modulation，脉冲幅度调制)与pwm(pulse width modulation，脉冲宽度调制)，具体如下：
3.如图1所示的pam驱动技术通过控制电流(i)大小实现不同亮度(lv)，其优点在于控制方式简单；缺点在于低灰阶即低电流时，发光器件的发光效率低，能耗较高，且小电流时发光器件的亮度均一性较差，容易出现麻点现象。
4.如图2所示的pwm驱动技术在保持发光电流不变的情况下，通过控制发光电流流经发光器件的时间即发光时间来实现不同亮度，例如，在第一子场1sbf至第八子场8sbf的过程中，每场的灰阶数从1依次递增至2、4、8、16、32、64以及128，对应地，发光时间也越来越长，控制发光时间的控制信号需要的分频数也在不断增加，其优点在于发光器件的发光效率较高，显示均一性也好，但由于需要通过分频方式(在同一帧中不同的子场需要配置不同的发光时间)来控制显示时间，显示的分辨率越高，灰阶数也需要越多，要求芯片(ic)输出的控制信号的频率也越高，如此将会导致该芯片也越难以支持这种驱动模式。
5.鉴于上述分析，有必要提出一种新的驱动技术，以改善低灰阶时发光效率较低和显示不均、以及高灰阶时需要进行较多分频。
6.需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本技术的技术方案。因此，不能仅仅由于其出现在本技术的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。


技术实现要素：

7.本技术提供一种像素电路及显示面板，以缓解低灰阶显示时存在的发光效率低和显示不均，以及高灰阶显示时需要进行较多分频的技术问题。
8.第一方面，本技术提供一种像素电路，其包括驱动晶体管t2、脉幅驱动模块以及脉宽驱动模块，脉幅驱动模块与驱动晶体管t2的栅极电性连接，用于一帧中高灰阶显示时驱动驱动晶体管t2；脉宽驱动模块与驱动晶体管t2的栅极电性连接，用于一帧中低灰阶显示时驱动驱动晶体管t2。
9.在其中一些实施方式中，驱动晶体管t2的源极/漏极中的一个用于接入电源正信号，电源正信号处于第一电位时，脉幅驱动模块写入数据信号至驱动晶体管t2的栅极，且脉幅驱动模块初始化驱动晶体管t2的源极/漏极中的另一个电位。
10.在其中一些实施方式中，数据信号处于第三电位且电源正信号处于第一电位时，脉宽驱动模块写入数据信号；且脉宽驱动模块在像素电路的发光阶段中降低驱动晶体管t2的栅极电位。
11.在其中一些实施方式中，数据信号处于第四电位时，脉幅驱动模块写入数据信号至驱动晶体管t2的栅极；且电源正信号处于第二电位时，像素电路工作于发光阶段；其中，第一电位低于第二电位；第三电位低于第四电位。
12.在其中一些实施方式中，像素电路还包括一数据线，脉幅驱动模块包括晶体管t1，晶体管t1的源极/漏极中的一个与数据线电性连接，晶体管t1的栅极用于接入脉幅控制信号，晶体管t1的源极/漏极中的另一个与驱动晶体管t2的栅极电性连接。
13.在其中一些实施方式中，脉幅驱动模块还包括晶体管t3，晶体管t3的源极/漏极中的一个用于接入第一参考信号，晶体管t3的栅极用于接入脉幅控制信号，晶体管t3的源极/漏极中的另一个与驱动晶体管t2的源极/漏极中的另一个电性连接。
14.在其中一些实施方式中，脉宽驱动模块包括晶体管t5、晶体管t4以及电容c2，晶体管t5的源极/漏极中的一个与数据线电性连接，晶体管t5的栅极用于接入脉宽控制信号；晶体管t4的源极/漏极中的一个用于接入第二参考信号，晶体管t4的栅极与晶体管t5的源极/漏极中的另一个电性连接，晶体管t4的源极/漏极中的另一个与驱动晶体管t2的栅极电性连接；电容c2的一端与晶体管t4的栅极电性连接，电容c2的另一端用于接入三角波控制信号。
15.在其中一些实施方式中，像素电路还包括电容c1和发光器件d1，电容c1的一端与驱动晶体管t2的栅极电性连接，电容c1的另一端与驱动晶体管t2的源极/漏极中的另一个电性连接；发光器件d1的阳极与驱动晶体管t2的源极/漏极中的另一个电性连接，发光器件d1的阴极用于接入电源负信号。
16.在其中一些实施方式中，电源负信号的电位与第一参考信号的电位和/或第二参考信号的电位相同。
17.第二方面，本技术提供一种显示面板，其包括上述任一实施方式中的像素电路。
18.本技术提供的像素电路及显示面板，通过脉幅驱动模块于一帧中高灰阶显示时驱动驱动晶体管t2，可以于高灰阶显示时避免分频过多；以及脉宽驱动模块于一帧中低灰阶显示时驱动驱动晶体管t2，可以于低灰阶显示时提高发光效率且避免显示不均。
附图说明
19.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
20.图1为传统pam驱动方式下电流与亮度的关系示意图。
21.图2为传统pwm驱动方式下灰阶数与分频数的关系示意图。
22.图3为本技术实施例提供的像素电路的结构示意图。
23.图4为图3中所示像素电路的时序示意图。
24.图5为本技术实施例提供的p点电位vp与q点电位vq的关系示意图。
具体实施方式
25.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施
例，都属于本技术保护的范围。
26.有鉴于上述提及的低灰阶显示时存在的发光效率低和显示不均，以及高灰阶显示时需要进行较多分频的技术问题，本实施例提供了一种像素电路，请参阅图3至图5，如图3所示，该像素电路包括驱动晶体管t2、脉幅驱动模块10以及脉宽驱动模块20，脉幅驱动模块10与驱动晶体管t2的栅极电性连接，用于一帧中高灰阶显示时驱动驱动晶体管t2；脉宽驱动模块20与驱动晶体管t2的栅极电性连接，用于一帧中低灰阶显示时驱动驱动晶体管t2。
27.可以理解的是，本实施例提供的像素电路，通过脉幅驱动模块10于一帧中高灰阶显示时驱动驱动晶体管t2，可以于高灰阶显示时避免分频过多；以及脉宽驱动模块20于一帧中低灰阶显示时驱动驱动晶体管t2，可以于低灰阶显示时提高发光效率且避免显示不均。
28.在其中一个实施例中，像素电路还包括一数据线dl，脉幅驱动模块10包括晶体管t1，晶体管t1的源极/漏极中的一个与数据线dl电性连接，晶体管t1的栅极用于接入脉幅控制信号spam，晶体管t1的源极/漏极中的另一个与驱动晶体管t2的栅极电性连接。
29.可以理解的是，在本实施例中，脉幅控制信号spam可以实时选通数据线dl中传输的数据信号data至驱动晶体管t2的栅极，以在一帧中高灰阶显示时驱动驱动晶体管t2，可以于高灰阶显示时避免分频过多。
30.在其中一个实施例中，脉幅驱动模块10还包括晶体管t3，晶体管t3的源极/漏极中的一个用于接入第一参考信号vref2，晶体管t3的栅极用于接入脉幅控制信号spam，晶体管t3的源极/漏极中的另一个与驱动晶体管t2的源极/漏极中的一个电性连接。
31.可以理解的是，在本实施例中，脉幅控制信号spam可以控制晶体管t3将驱动晶体管t2的源极/漏极中的一个的电位初始化至第一参考信号vref2的电位，以提高每帧中发光亮度的精确性。其中，晶体管t1的沟道类型可以与晶体管t3的沟道类型一致，如此两者可以在同一信号的控制下同步导通或者关断，可以节省信号线或者信号的数量，简化像素电路的构造，提高开口率。
32.在其中一个实施例中，脉宽驱动模块20包括晶体管t5、晶体管t4以及电容c2，晶体管t5的源极/漏极中的一个与数据线dl电性连接，晶体管t5的栅极用于接入脉宽控制信号spwm；晶体管t4的源极/漏极中的一个用于接入第二参考信号vref1，晶体管t4的栅极与晶体管t5的源极/漏极中的另一个电性连接，晶体管t4的源极/漏极中的另一个与驱动晶体管t2的栅极电性连接；电容c2的一端与晶体管t4的栅极电性连接，电容c2的另一端用于接入三角波控制信号sweep。
33.可以理解的是，在本实施例中，脉宽控制信号spwm可以控制晶体管t5适时选通，以钳位节点p的电位至数据信号data的第三电位，并在发光阶段中的低灰阶显示时，随着三角波控制信号sweep的电压升高，晶体管t4打开，可以将节点q的电位拉低至第二参考信号vref1的电位，以关断驱动晶体管t2，可以提高低灰阶显示时的发光效率且避免显示不均。
34.在其中一个实施例中，像素电路还包括电容c1和发光器件d1，电容c1的一端与驱动晶体管t2的栅极电性连接，电容c1的另一端与驱动晶体管t2的源极电性连接；发光器件d1的阳极与驱动晶体管t2的源极电性连接，发光器件d1的阴极用于接入电源负信号vss。
35.其中，发光器件d1可以为迷你发光二极管、微发光二极管以及有机发光二极管中的任一个。
36.在其中一个实施例中，驱动晶体管t2的漏极用于接入电源正信号vdd。
37.如图3和图4所示，上述像素电路于一帧中的工作过程可以包括写入阶段s10和发光阶段s20。
38.写入阶段s10：该写入阶段s10可以包括第一阶段s11和第二阶段s12。
39.其中，第一阶段s11：脉宽控制信号spwm跳变为高电位，导通或者打开晶体管t5，通过数据信号data于p点写入一个初始电位；接着，脉宽控制信号spwm由高电位跳变为低电位，关断或者关闭晶体管t5，此后，晶体管t1、驱动晶体管t2、晶体管t3、晶体管t4以及晶体管t5均处于关断状态，发光器件d1亦无电流通过。
40.第二阶段s12：脉幅控制信号spam跳变为高电位，导通晶体管t1、晶体管t3，可以写入数据信号data至q点，以及写入第一参考信号vref2至s点；随后，脉幅控制信号spam由高电位跳变为低电位，关断晶体管t1、晶体管t3，驱动晶体管t2在q点与s点之间的压差v
qs
的作用下打开，此时，电源正信号vdd为低电位，所以，发光器件d1仍处于不发光状态。
41.发光阶段s20：该发光阶段s20可以包括第三阶段和第四阶段。
42.其中，第三阶段：电源正信号vdd由低电位跳变为高电位，发光器件d1开始发光；在此阶段中，可通过q点与s点之间的压差v
qs
控制流经驱动晶体管t2的电流大小，从而控制发光器件d1的亮度，此为pam驱动。
43.第四阶段，三角波控制信号sweep的电压逐步提高，通过电容c2的耦合作用抬高p点电压，当升高到一定程度时打开晶体管t4，q点电位被下拉至第二参考信号vref1的电位，驱动晶体管t2关闭，发光器件d1不再发光；在此阶段中，通过p点的上述初始电位的大小可控制发光器件d1的发光时间，此为pwm驱动。
44.其中，电源正信号vdd具有第一电位和第二电位，第一电位低于第二电位，第一电位可以为零电位。
45.数据信号data具有第三电位、第四电位以及第五电位，第三电位低于第四电位，第五电位位于第三电位与第四电位之间，且第五电位可以但不限于为零电位。其中，在第一阶段s11中，数据信号data具有第三电位；在第二阶段s12中，数据信号data具有第四电位；在发光阶段s20中，数据信号data具有第五电位。
46.其中，第一参考信号vref2、第二参考信号vref1以及电源负信号vss中的至少一个可以但不限于为零电位。也就是说，电源负信号vss的电位与第一参考信号vref2的电位和/或第二参考信号vref1的电位相同；或者，第一参考信号vref2、第二参考信号vref1以及电源负信号vss这三者可以共用同一传输线，如此可以减少像素电路所需的输入信号线的数量，有利于提高像素密度。
47.电源正信号vdd处于第一电位时，脉幅驱动模块10写入数据信号data至驱动晶体管t2的栅极，且脉幅驱动模块10同时初始化驱动晶体管t2的源极电位。
48.数据信号data处于第三电位且电源正信号vdd处于第一电位时，脉宽驱动模块20写入数据信号data；且脉宽驱动模块20用于在像素电路的发光阶段中降低驱动晶体管t2的栅极电位。
49.数据信号data处于第四电位时，脉幅驱动模块10写入数据信号data至驱动晶体管t2的栅极；且电源正信号vdd于第一电位跳变至第二电位时，像素电路工作于发光阶段。
50.需要进行说明的是，在上述实施例中，晶体管t1、驱动晶体管t2、晶体管t3、晶体管
t4以及晶体管t5采用的均为n沟道型薄膜晶体管，因此，上述各信号的波形如图4所示。在另一实施例中，基于本技术的发明构思，晶体管t1、驱动晶体管t2、晶体管t3、晶体管t4以及晶体管t5也可以均采用p沟道型薄膜晶体管，如此，上述对应信号的波形需要作出对应调整即可。同理，在另一实施例中，基于本技术的发明构思，晶体管t1、驱动晶体管t2、晶体管t3、晶体管t4以及晶体管t5也可以以coms架构进行配置，即这些晶体管中可以既采用p沟道型薄膜晶体管，又采用p沟道型薄膜晶体管。同理，上述对应信号的波形也需要随之作出调整。
51.如图5所示的仿真波形，p点写入越来越高的初始电位vp时，随着三角波控制信号sweep的电位上升，p点电位以相同速度上升，由于初始电位vp越来越高，p点电位上升至能够打开晶体管t4的时间也越来越短，从而对q点电位vq进行下拉的时间也越来越早，进而发光器件d1的发光时间也越来越短，如此可以更好地实现pwm驱动方式的功能；由于在该像素电路的工作过程中，已经用不到非常高频之讯号，因此，也不需要对应ic进行配置对应的高频讯号，减轻了对应ic的带载压力。
52.在其中一个实施例中，本实施例提供一种显示面板，其包括上述任一实施例中的像素电路。
53.可以理解的是，本实施例提供的显示面板，通过脉幅驱动模块10于一帧中高灰阶显示时驱动驱动晶体管t2，可以于高灰阶显示时避免分频过多；以及脉宽驱动模块20于一帧中低灰阶显示时驱动驱动晶体管t2，可以于低灰阶显示时提高发光效率且避免显示不均。
54.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
55.以上对本技术实施例所提供的像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。