集成电路仿真设计方法及装置、计算装置和存储介质与流程

1.本发明涉及集成电路仿真技术领域，特别涉及一种集成电路仿真设计方法及装置、计算装置和存储介质。


背景技术：

2.s参数是表征网络特性的一种模型，在高频仿真中常用s参数矩阵来代表端口网络，在射频、微波和信号完整性领域的应用都很广泛。s参数是散射参数的缩写，是进入被测器件(dut)的散射电压和入射电压波之比，它反映了电路中各端口之间的信号关系。
3.在现有技术中，s参数矩阵是根据入射、检测端口次序排列的s参数得到的，如sij表示的是入射端口为j，检测端口为i。i＝j表示反射，i≠j表示传输。因此，对于一个n端口的网络，就有n
×
n个参数值。在端口数量很多的情况下，s参数矩阵的规模非常大，后续的操作需要面对大矩阵的处理，运算占用的时间和空间都十分的大。
4.因此，希望能有一种新的集成电路仿真设计方法及装置、计算装置和存储介质，能够克服上述问题。


技术实现要素：

5.鉴于上述问题，本发明的目的在于提供一种集成电路仿真设计方法及装置、计算装置和存储介质，从而减小s参数矩阵的规模，减轻运算量与存储量，提高工作效率。
6.根据本发明的一方面，提供一种集成电路仿真设计方法，包括采用原始s参数矩阵代表端口网络；对所述原始s参数矩阵进行约简处理，以得到约简s参数矩阵；根据所述约简s参数矩阵进行仿真设计，其中，所述约简处理包括根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵，其中，所述约简端口包括短接端口、浮空端口和接地端口中的至少一种。
7.优选地，所述根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵包括将所述原始s参数矩阵转换为导纳参数或阻抗参数；对所述导纳参数或所述阻抗参数进行约简，得到中间参数矩阵；以及将所述中间参数矩阵转化为所述约简s参数矩阵。
8.优选地，所述采用原始s参数矩阵代表端口网络包括读取多端口snp文件，并将所述多端口snp文件转化为所述原始s参数矩阵；所述集成电路仿真设计方法还包括将所述约简s参数矩阵转化为snp文件。
9.优选地，所述约简端口为短接端口；所述根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵包括将所述原始s参数矩阵转换为导纳参数矩阵；得到关于所述导纳参数的端口网络关系，并得到关于所述导纳参数的展开矩阵；合并所述短接端口，对关于所述导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵；以及将所述约简后导纳参数矩阵转换为所述约简s参数矩阵。
10.优选地，所述约简端口为浮空端口；所述根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵包括将所述原始s参数矩阵转换为导纳参数矩阵；得到关于所述导纳参
数的端口网络关系，并得到关于所述导纳参数的展开矩阵；删减所述浮空端口，对关于所述导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵；以及将所述约简后导纳参数矩阵转换为所述约简s参数矩阵。
11.优选地，所述浮空端口为多个；在关于所述导纳参数的展开矩阵中，多个所述浮空端口重新排列，所述浮空端口升序排在矩阵后面，其余的端口升序排在矩阵前面。
12.优选地，所述约简端口为接地端口；所述根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵包括将所述原始s参数矩阵转换为阻抗参数矩阵；得到关于所述阻抗参数的端口网络关系，并得到关于所述阻抗参数的展开矩阵；删减所述接地端口，对关于所述阻抗参数的展开矩阵进行约简，得到约简后阻抗参数矩阵；以及将所述约简后阻抗参数矩阵转换为所述约简s参数矩阵
13.优选地，所述接地端口为多个；在关于所述阻抗参数的展开矩阵中，多个所述接地端口重新排列，所述接地端口升序排在矩阵后面，其余的端口升序排在矩阵前面。
14.优选地，所述约简端口包括所述接地端口和所述短接端口与所述浮空端口中的至少一种；所述根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵包括将所述原始s参数矩阵转换为导纳参数矩阵；合并所述短接端口和/或删除所述浮空端口，对关于所述导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵；将所述约简后导纳参数矩阵转换为阻抗参数矩阵；删减所述接地端口，对关于所述阻抗参数的展开矩阵进行约简，得到约简后阻抗参数矩阵；以及将所述约简后阻抗参数矩阵转化为约简s参数矩阵。
15.优选地，所述约简端口包括短接端口和浮空端口：所述根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵包括获取所述短接端口的端口数；获取所述浮空端口的端口数；比较所述短接端口的端口数和所述浮空端口的端口数；以及在所述短接端口的端口数大于或等于所述浮空端口的端口数时，先约简所述短接端口，后约简所述浮空端口；在所述短接端口的端口数小于所述浮空端口的端口数时，先约简所述浮空端口，后约简所述短接端口。
16.根据本发明的另一方面，提供一种集成电路仿真设计装置，包括获取模块，用于获取原始s参数矩阵代表端口网络；约简模块，用于对所述原始s参数矩阵进行约简处理，以得到约简s参数矩阵；以及仿真模块，用于根据所述约简s参数矩阵进行仿真设计，其中，所述约简模块根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵；所述约简端口包括短接端口、浮空端口和接地端口中的至少一种。
17.优选地，所述约简模块包括转换单元，用于将所述原始s参数矩阵转换为导纳参数或阻抗参数；以及约简单元，用于对所述导纳参数或所述阻抗参数进行约简，得到中间参数矩阵，其中，所述转换单元还用于将所述中间参数矩阵转化为所述约简s参数矩阵。
18.优选地，所述约简单元包括排序子单元，用于在所述浮空端口为多个时，对多个所述浮空端口重新排列，所述浮空端口升序排在矩阵后面，其余的端口升序排在矩阵前面；和/或用于在所述接地端口为多个时，对多个所述接地端口重新排列，所述接地端口升序排在矩阵后面，其余的端口升序排在矩阵前面。
19.优选地，所述约简模块包括判断单元，用于判断所述约简端口是否包括所述接地端口和/或所述短接端口和/或所述浮空端口，其中，在同时存在所述接地端口和所述短接端口与所述浮空端口中的至少一种时，所述约简模块先约简所述短接端口和/或所述浮空
端口，再约简所述接地端口。
20.优选地，所述约简模块包括比较单元，用于比较所述短接端口的端口数和所述浮空端口的端口数，其中，在所述短接端口的端口数大于或等于所述浮空端口的端口数时，所述约简模块先约简所述短接端口，后约简所述浮空端口；在所述短接端口的端口数小于所述浮空端口的端口数时，所述简约模块先约简所述浮空端口，后约简所述短接端口。
21.根据本发明的又一方面，提供一种计算装置，包括处理器；存储器，用于存储一个或多个程序，其中，当所述一个或多个程序被所述处理器执行，使得所述处理器实现如前所述的集成电路仿真设计方法。
22.根据本发明的再一方面，提供一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如前所述的集成电路仿真设计方法。
23.根据本发明实施例的集成电路仿真设计方法及装置、计算装置和存储介质，能够根据原始s参数矩阵和约简端口得到约简s参数矩阵，从而减小s参数矩阵的规模，减轻运算量与存储量，提高工作效率。
24.根据本发明实施例的集成电路仿真设计方法及装置、计算装置和存储介质，将原始s参数矩阵转换为导纳参数或阻抗参数，进而对导纳参数或阻抗参数进行约简得到中间参数矩阵，并将中间参数矩阵转换为约简s参数矩阵，约简s参数矩阵能够保持原始s参数矩阵的功能特性而不影响后续仿真工作。
25.根据本发明实施例的集成电路仿真设计方法及装置、计算装置和存储介质，在浮空端口、接地端口为多个时，对浮空端口、接地端口进行排序处理，约简方法简便、高效。
26.根据本发明实施例的集成电路仿真设计方法及装置、计算装置和存储介质，直接读取snp文件，并将snp文件转化为原始s参数矩阵，方法简便且高效。
27.根据本发明实施例的集成电路仿真设计方法及装置、计算装置和存储介质，在同时存在短接接口和浮空端口时，比较短接接口和浮空端口的端口数，并先约简端口数量多的，再约简端口数量少的，从而减轻了约简的运算量。
附图说明
28.通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
29.图1示出了根据本发明实施例的集成电路仿真设计方法的方法流程图；
30.图2示出了根据本发明实施例的部分端口短接的集成电路仿真设计方法的方法流程图；
31.图3示出了根据本发明实施例的部分端口浮空的集成电路仿真设计方法的方法流程图；
32.图4示出了根据本发明实施例的部分端口接地的集成电路仿真设计方法的方法流程图；
33.图5示出了根据本发明实施例的集成电路仿真设计方法的方法流程图；
34.图6示出了根据本发明实施例的集成电路仿真设计方法的方法流程图；
35.图7示出了根据本发明实施例的集成电路仿真设计方法的方法流程图；
36.图8示出了根据本发明实施例的集成电路仿真设计装置的结构示意图；
37.图9示出了根据本发明实施例的计算装置的结构示意图。
具体实施方式
38.以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
39.下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
40.应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
41.发明人发现，在现有技术中，s参数通常以snp文件的格式储存，其中的n代表网络的端口数，如2端口网络，得到s2p文件格式的s参数文件。现有的端口数通常很多，s参数矩阵的规模非常大。后续的操作将面对大矩阵的处理，运算占用的时间和空间将加倍上升。但实际上大多数时候并没有使用所有端口，有些端口是浮空的或是接地的，又或者是和其他端口是短接的，而这些没有真正使用的端口将会造成浪费，且大尺寸的s参数矩阵会影响仿真工作的效率。
42.为了解决上述问题，发明人提出了一种新的集成电路仿真设计方法及装置，更具体地说，是针对部分端口接地、浮空和短接情况下，s参数矩阵的约简方法及装置。
43.图1示出了根据本发明实施例的集成电路仿真设计方法的方法流程图。如图1所示，根据本发明实施例的集成电路仿真设计方法包括以下步骤：
44.在步骤s101中，采用原始s参数矩阵代表端口网络；
45.采用原始s参数矩阵代表端口网络。可选地，读取snp文件得到(获取)原始s参数矩阵。可选地，读取多端口snp文件，并将多端口snp文件转化为原始s参数矩阵。
46.在步骤s102中，对原始s参数矩阵进行约简处理，以得到约简s参数矩阵；
47.对原始s参数矩阵进行约简处理，以得到约简s参数矩阵。具体地，根据原始s参数矩阵和约简端口得到约简s参数矩阵，其中，所述约简端口包括短接端口、浮空端口和接地端口中的至少一种。
48.在步骤s103中，根据约简s参数矩阵进行仿真设计。
49.根据约简s参数矩阵进行集成电路仿真设置。可选地，将约简s参数矩阵转化为snp文件，并进行仿真设计。
50.在本发明的可选实施例中，根据原始s参数矩阵和约简端口得到约简s参数矩阵包括：将原始s参数矩阵转换为导纳参数(y参数)或阻抗参数(z参数)；对导纳参数或阻抗参数进行约简，得到中间参数矩阵；将中间参数矩阵转化为约简s参数矩阵。可选地，将原始s参数矩阵转换为y参数矩阵或z参数矩阵，得到网络关系i＝y
·
u或u＝z
·
i，根据相应的电压或电流情况对原y或z参数矩阵进行运算、变换(即约简工作)得到新的y参数矩阵或z参数矩
阵(即中间参数矩阵)，再将其(中间参数矩阵)转换回s参数矩阵，得到约简s参数矩阵。
51.根据本发明实施例的集成电路仿真设计方法，直接对snp文件进行处理，将浮空、接地或短接的冗余端口进行约简，针对浮空、接地或短接三种不同的情况，将s参数矩阵转换为y或z参数矩阵后进行约简操作，使得s参数端口数减少从而减小s参数矩阵的规模，并且约简后的s参数矩阵能够保持原s参数矩阵的功能特性而不影响后续仿真工作。
52.图2示出了根据本发明实施例的部分端口短接的集成电路仿真设计方法的方法流程图。在约简端口为短接端口(短接端口可以是一个或多个)的情况下，集成电路仿真设计方法包括以下步骤：
53.在步骤s201中，将原始s参数矩阵转换为导纳参数矩阵；
54.将原始s参数矩阵转换为导纳参数(y参数)矩阵。转换公式如公式(1)所示：
55.y
·
z0＝(i-s)
·
(i s)-1
ꢀꢀꢀ
公式(1)
56.其中，y为导纳参数矩阵；z0为端口特征阻抗(默认特征阻抗均相等)；i为电流；s为原始s参数矩阵。
57.在步骤s202中，得到关于导纳参数的端口网络关系，并得到关于导纳参数的展开矩阵；
58.转换后得到n端口网络关系。端口网络关系如公式(2)所示：
59.i＝y
·uꢀꢀꢀ
公式(2)
60.其中，i为电流；u为电压；y为导纳参数矩阵。
61.展开矩阵得到公式(3)：
[0062][0063]
在步骤s203中，合并短接端口，关于导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵；
[0064]
合并短接端口，并关于导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵。
[0065]
在一个具体的实施例中，假设i、j端口短接合并为新的端口m，则电流、电压关系如公式(4)和公式(5)。
[0066]
um＝ui＝ujꢀꢀꢀ
公式(4)
[0067]im
＝ii＝ijꢀꢀꢀ
公式(5)
[0068]
变换为先将y矩阵的第i、j列相加得到公式(6)：
[0069][0070]
再将y矩阵的第i、j行相加得公式(7)：
[0071][0072]
则原n阶的y矩阵变为了n-1阶的新矩阵(约简后导纳参数矩阵)，即公式(8)：
[0073][0074]
在步骤s204中，将约简后导纳参数矩阵转换为约简s参数矩阵；
[0075]
将约简后导纳参数矩阵转换为约简s参数矩阵。按照公式(9)得到约简s参数矩阵。
[0076]
s＝(i y
·
z0)-1
·
(i-y
·
z0)
ꢀꢀꢀ
公式(9)
[0077]
其中，s为约简s参数矩阵；i为电流；y为约简后导纳参数矩阵；z0为特征阻抗。
[0078]
图3示出了根据本发明实施例的部分端口浮空的集成电路仿真设计方法的方法流程图。在约简端口为浮空端口(浮空端口可以是一个或多个)的情况下，集成电路仿真设计方法包括以下步骤：
[0079]
在步骤s301中，将原始s参数矩阵转换为导纳参数矩阵；
[0080]
将原始s参数矩阵转换为导纳参数(y参数)矩阵。例如按照上述公式(1)进行转换。
[0081]
在步骤s302中，得到关于导纳参数的端口网络关系，并得到关于导纳参数的展开矩阵；
[0082]
得到关于导纳参数的端口网络关系，并得到关于导纳参数的展开矩阵。可选地，端口网络关系如上述公式(2)所示。其中，浮空端口对应电流为0，但电压不一定为0。
[0083]
在一个具体实施例中，浮空端口为多个(例如n-i个)。在关于导纳参数的展开矩阵中，多个浮空端口重新排列，浮空端口升序排在矩阵后面，其余的端口升序排在矩阵前面(比如原矩阵有8个端口，原行排列顺序为12345678；端口3和端口5为浮空端口，则重新排列后的行顺序变为12467835)，得到公式(10)。
[0084]
[0085]
其中，i为电流；u为电压；端口1至端口i为非浮空端；端口j至端口n为浮空端；j＝i 1。
[0086]
在步骤s303中，删减浮空端口，对关于导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵。
[0087]
删减浮空端口，对关于导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵。具体地讲，在上述公式(10)中ii和ui分别为与i个非浮空端口相对应的i阶电流和电压列向量，则可以求得公式(11)、公式(12)和公式(13)。
[0088][0089]ii
＝yiuiꢀꢀꢀ
公式(12)
[0090][0091]
通过上述运算，得到约简后导纳参数矩阵，即得到多个(n-i个)浮空端口被删减后的i阶新矩阵yi。
[0092]
在步骤s304中，将约简后导纳参数矩阵转换为约简s参数矩阵。
[0093]
将约简后导纳参数矩阵转换为约简s参数矩阵。例如按照上述公式(9)得到约简s参数矩阵。
[0094]
图4示出了根据本发明实施例的部分端口接地的集成电路仿真设计方法的方法流程图。在约简端口为接地端口(接地端口可以是一个或多个)的情况下，集成电路仿真设计方法包括以下步骤：
[0095]
在步骤s401中，将原始s参数矩阵转换为阻抗参数矩阵；
[0096]
将原始s参数矩阵转换为阻抗参数(z参数)矩阵。转换公式如公式(14)所示。
[0097][0098]
其中，z为阻抗参数矩阵；z0为特征阻抗；i为电流；s为原始s参数矩阵。
[0099]
在步骤s402中，得到关于阻抗参数的端口网络关系，并得到关于阻抗参数的展开矩阵；
[0100]
得到关于阻抗参数的端口网络关系，并得到关于阻抗参数的展开矩阵。
[0101]
转换后得到n端口网络关系。端口网络关系如公式(15)所示：
[0102]
u＝z
·iꢀꢀꢀ
公式(15)
[0103]
其中，u为电压；i为电流；z为阻抗参数矩阵。
[0104]
展开矩阵得到公式(16)：
[0105][0106]
其中，接地端口对应的电压为0。
[0107]
在一个具体实施例中，接地端口为多个(例如i-r个)。在关于阻抗参数的展开矩阵中，多个接地端口重新排列，接地端口升序排在矩阵后面，其余的端口升序排在矩阵前面(比如原矩阵有8个端口，原行排列顺序为12345678；端口3和端口5为接地端口，则重新排列后的行顺序变为12467835)，得到公式(17)。
[0108][0109]
其中，端口1至端口r为非接地端；端口t至端口i为接地端；t＝r 1。
[0110]
在步骤s403中，删减接地端口，对关于阻抗参数的展开矩阵进行约简，得到约简后阻抗参数矩阵。
[0111]
删减接地端口，对关于阻抗参数的展开矩阵进行约简，得到约简后阻抗参数矩阵。具体地讲，ir和ur分别为与r个非接地端口相对应的r阶电流和电压列向量，则可以得到公式(18)、公式(19)和公式(20)。
[0112][0113]
ur＝zrirꢀꢀꢀ
公式(19)
[0114][0115]
通过上述运算，得到约简后阻抗参数矩阵，即得到多个(i-r个)接地端口被删减后的r阶新矩阵zr。
[0116]
在步骤s404中，将约简后阻抗参数矩阵转化为约简s参数矩阵。
[0117]
将约简后阻抗参数矩阵转化为约简s参数矩阵。按照公式(21)得到约简s参数矩阵。
[0118][0119]
其中，z0为特征阻抗；z为简约后阻抗参数矩阵；i为电流：s为约简s参数矩阵。
[0120]
图5示出了根据本发明实施例的集成电路仿真设计方法的方法流程图。约简端口包括接地端口和短接端口与浮空端口中的至少一种(接地端口是必须包括的，短接端口和浮空端口至少包括一种)。根据原始s参数矩阵和约简端口得到约简s参数矩阵包括以下步骤：
[0121]
在步骤s501中，将原始s参数矩阵转换为导纳参数矩阵；
[0122]
将原始s参数矩阵转换为导纳参数矩阵。具体的转换方法可参照上文。
[0123]
在步骤s502中，合并短接端口和/或删除浮空端口，对关于所述导纳参数的展开矩阵进行约简，得到约简后导纳参数矩阵；
[0124]
合并短接端口和/或删除浮空端口，对关于所述导纳参数的展开矩阵进行约简，进行短接和/或浮空端口的简约，得到约简后导纳参数矩阵。具体的约简方法可参照上文。需要说明的是，在约简端口仅包括短接端口或浮空端口时，仅对短接端口或浮空端口进行约简。在约简端口同时包括短接端口和浮空端口时，需要对短接端口和浮空端口都进行约简。
[0125]
在步骤s503中，将约简后导纳参数矩阵转换为阻抗参数矩阵；
[0126]
将约简后导纳参数矩阵转换为阻抗参数矩阵。转换公式如公式(22)所示。
[0127]
z＝y-1
ꢀꢀꢀ
公式(22)
[0128]
其中，z为阻抗参数矩阵；y为导纳参数矩阵。
[0129]
在步骤s504中，删减接地端口，对关于阻抗参数的展开矩阵进行约简，得到约简后阻抗参数矩阵；
[0130]
删减接地端口，对关于阻抗参数的展开矩阵进行约简，得到约简后阻抗参数矩阵。具体的约简方法可参照上文。
[0131]
在步骤s505中，将约简后阻抗参数矩阵转化为约简s参数矩阵。
[0132]
将约简后阻抗参数矩阵转化为约简s参数矩阵。具体的约简方法可参照上文。
[0133]
图6示出了根据本发明实施例的集成电路仿真设计方法的方法流程图。约简端口包括短接端口和浮空端口。根据原始s参数矩阵和约简端口得到约简s参数矩阵包括以下步骤：
[0134]
步骤s601：获取短接端口的端口数；获取浮空端口的端口数；
[0135]
分别获取短接端口和浮空端口的端口数。
[0136]
步骤s602：比较短接端口的端口数和浮空端口的端口数；
[0137]
比较短接端口的端口数和浮空端口的端口数。
[0138]
步骤s603：在短接端口的端口数大于或等于浮空端口的端口数时，先约简短接端口，后约简浮空端口；在短接端口的端口数小于浮空端口的端口数时，先约简浮空端口，后约简短接端口。
[0139]
在短接端口的端口数大于或等于(大于)浮空端口的端口数时，先约简短接端口，后约简浮空端口；在短接端口的端口数小于(小于或等于)浮空端口的端口数时，先约简浮空端口，后约简短接端口。具体地，以短接端口的端口数大于浮空端口的端口数为例，在将原始s参数矩阵转换为导纳参数矩阵后，先合并短接端口，对关于导纳参数的展开矩阵进行约简，得到中间约简导纳参数矩阵；然后删减浮空端口，对中间约简导纳参数矩阵进行约简，得到约简后导纳参数矩阵。
[0140]
图7示出了根据本发明实施例的集成电路仿真设计方法的方法流程图。如图7所示，根据本发明实施例的集成电路仿真设计方法包括以下步骤：
[0141]
在步骤s701中，读取snp文件，得到原始s参数矩阵；
[0142]
读取snp文件，得到原始s参数矩阵。
[0143]
在步骤s702中，判断是否有接地端口；
[0144]
判断是否有接地端口。有接地端口的情况下，执行步骤s703；在没有接地端口的情况下，执行步骤s707。
[0145]
在有接地端口的情况下，执行以下步骤：
[0146]
在步骤s703中，将原始s参数矩阵转换为z参数矩阵；
[0147]
将原始s参数矩阵转换为z参数矩阵。转换方法可参照前文所述。
[0148]
在步骤s704中，根据输入接地端口进行约简；
[0149]
根据输入接地端口进行约简。约简方法可参照前文所述。
[0150]
在步骤s705中，将约简后z参数矩阵转换为约简s参数矩阵；
[0151]
将约简后z参数矩阵转换为约简s参数矩阵。转换方法可参照前文所述。
[0152]
在步骤s706中，将约简s参数矩阵写成snp文件并保存。
[0153]
将约简s参数矩阵写成snp文件并保存。具体方法可参照前文所述。
[0154]
在没有接地端口的情况下，执行以下步骤：
[0155]
在步骤s707中，将原始s参数矩阵转换为y参数矩阵；
[0156]
将原始s参数矩阵转换为y参数矩阵。转换方法可参照前文所述。
[0157]
在步骤s708中，判断是否有浮空端口；
[0158]
判断是否有浮空端口。有浮空端口的情况下，执行步骤s709；在没有浮空端口的情况下，执行步骤s711。
[0159]
在有浮空端口的情况下，执行以下步骤：
[0160]
在步骤s709中，根据输入浮空端口进行约简；
[0161]
根据输入浮空端口进行约简。约简方法可参照前文所述。
[0162]
在步骤s710中，将约简后y参数转换为约简s参数矩阵；
[0163]
将约简后y参数转换为约简s参数矩阵。约简方法可参照前文所述。
[0164]
在步骤s706中，将约简s参数矩阵写成snp文件并保存。
[0165]
将约简s参数矩阵写成snp文件并保存。具体方法可参照前文所述。
[0166]
在没有浮空端口的情况下，执行以下步骤：
[0167]
在步骤s711中，根据输入短接端口进行约简；
[0168]
根据输入短接端口进行约简。约简方法可参照前文所述。
[0169]
在步骤s710中，将约简后y参数转换为约简s参数矩阵；
[0170]
将约简后y参数转换为约简s参数矩阵。约简方法可参照前文所述。
[0171]
在步骤s706中，将约简s参数矩阵写成snp文件并保存。
[0172]
将约简s参数矩阵写成snp文件并保存。具体方法可参照前文所述。
[0173]
在本发明的一个具体实施例中，对于一个44端口、601个频率的原始s参数矩阵来说，端口情况及约简情况如下表一所示。
[0174]
表一
[0175][0176]
对于一个64端口、401个频率的原始s参数矩阵来说，端口情况及约简情况如下表二所示。
[0177]
表二
[0178][0179]
在本发明的一个具体实施例中，包括以下具体实施步骤：
[0180]
步骤一、读取touchstone文件，将snp格式的文件转换为原始s参数矩阵。
[0181]
步骤二、输入短接、浮空或接地的端口位置。
[0182]
步骤三、将s参数矩阵转换为y或z参数矩阵。对于短接和浮空的情况，将s参数矩阵转换为y参数矩阵。对于接地的情况，将s参数矩阵转换为z参数矩阵。若同时存在接地和短接或浮空的端口，应先考虑后者，即先将s参数矩阵转换为y参数矩阵。
[0183]
步骤四、进行约简运算工作。若同时存在短接和浮空的端口，则将y参数矩阵依次进行约简。若同时存在三种情况的端口，则约简完短接和浮空端口后，直接将得到的y参数矩阵转换为z参数矩阵来进行接地端口的约简。
[0184]
步骤五、将约简后得到的y或z参数矩阵转换回s参数矩阵。若同时存在短接和浮空的端口，则将两种端口都约简完再将矩阵转换回s参数矩阵。
[0185]
步骤六、将新的s参数矩阵写成新的snp文件，并保存。
[0186]
根据本发明实施例的集成电路仿真设计方法，约简后的s参数矩阵具备原s参数矩阵的性能，即能够用得到的少端口s参数矩阵来表征原来的电路网络关系，约简工作不会改变原s参数矩阵的矩阵行为；约简后的s参数矩阵端口数小于原s参数矩阵，s参数矩阵的规模将减小。对于端口数很多、规模很大，短接、浮空或接地端口很多的原s参数矩阵，通过本发明的约简后，得到一个比较小规模的s参数矩阵，运用这个小规模的s参数矩阵将大大减少存储量并提高后续工作的效率。使用alps进行瞬时仿真实验可看到仿真时间缩减一半以上：
[0187]
图8示出了根据本发明实施例的集成电路仿真设计装置的结构示意图。如图8所示，根据本发明实施例的集成电路仿真设计装置包括获取模块10、约简模块20和仿真模块30。根据本发明实施例的集成电路仿真设计装置例如用于实现上述的集成电路仿真设计方法。
[0188]
具体地讲，获取模块10，用于获取原始s参数矩阵代表端口网络。
[0189]
约简模块20，用于对所述原始s参数矩阵进行约简处理，以得到约简s参数矩阵。具体地，约简模块20根据原始s参数矩阵和约简端口得到约简s参数矩阵。约简端口包括短接端口、浮空端口和接地端口中的至少一种。
[0190]
仿真模块30，用于根据约简s参数矩阵进行仿真设计。
[0191]
在本发明的可选实施中，约简模块20包括转换单元和约简单元。转换单元用于将原始s参数矩阵转换为导纳参数或阻抗参数。约简单元用于对导纳参数或阻抗参数进行约简，得到中间参数矩阵。转换单元还用于将中间参数矩阵转化为约简s参数矩阵。可选地，约简单元包括排序子单元。排序子单元用于在浮空端口为多个时，对多个浮空端口重新排列，浮空端口升序排在矩阵后面，其余的端口升序排在矩阵前面；和/或用于在接地端口为多个
时，对多个接地端口重新排列，接地端口升序排在矩阵后面，其余的端口升序排在矩阵前面
[0192]
在本发明的可选实施例中，约简模块包括判断单元。判断单元用于判断约简端口是否包括接地端口和/或短接端口和/或浮空端口。在同时存在接地端口和短接端口与浮空端口中的至少一种时，约简模块先约简短接端口和/或浮空端口，再约简接地端口。
[0193]
在本发明的可选实施例中，约简模块包括比较单元。比较单元用于比较短接端口的端口数和浮空端口的端口数。在短接端口的端口数大于或等于浮空端口的端口数时，约简模块先约简短接端口，后约简浮空端口；在短接端口的端口数小于浮空端口的端口数时，简约模块先约简浮空端口，后约简短接端口。
[0194]
图9示出了根据本发明实施例的计算装置的结构示意图。参考图9，本公开还提出了一种适于用来实现本公开实施例的示例性计算装置的框图。需要明白的是，图9显示的计算装置仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
[0195]
如图9所示，计算装置200以通用计算设备的形式表现。计算装置200的组件可以包括但不限于：一个或者多个处理器或者处理单元210，存储器220，连接不同系统组件(包括存储器220和处理单元210)的总线201。
[0196]
总线201表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(isa)总线，微通道体系结构(mac)总线，增强型isa总线、视频电子标准协会(vesa)局域总线以及外围组件互连(pci)总线。
[0197]
计算装置200典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算装置200访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
[0198]
系统存储器220可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(ram)221和/或高速缓存存储器222。计算装置200可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统223可以用于读写不可移动的、非易失性磁介质(图9未显示，通常称为“硬盘驱动器”)。尽管图9中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如cd-rom，dvd-rom或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线201相连。存储器220可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本公开实施例各实施例的功能。
[0199]
具有一组(至少一个)程序模块2241的程序/实用工具224，可以存储在例如存储器220中，这样的程序模块2241包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块2241通常执行本公开实施例所描述的实施例中的功能和/或方法。
[0200]
进一步地，计算装置200也可以与显示器300通信连接，用于显示筛选排序的结果，该显示器300可以包括但不限于，液晶显示器(lcd)、发光二极管(led)显示器和等离子体显示器。在一些实施方式中，该显示器300也可以是触摸屏。
[0201]
进一步地，该计算装置200还可与一个或者多个使得用户能与该计算装置200交互的设备通信，和/或与使得该计算装置200能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口230进行。并
且，计算装置200还可以通过网络适配器240与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器240通过总线201与计算装置200的其它模块通信。应当明白，尽管图中未示出，可以结合计算装置200使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。
[0202]
处理单元210通过运行存储在系统存储器220中的程序，从而执行各种功能应用以及数据处理。
[0203]
根据本发明的再一方面，提供一种计算机可读存储介质，其上存储有计算机程序(或称为计算机可执行指令)，该程序被处理器执行时用于执行本公开实施例所提供的集成电路仿真设计装置，该方法包括：
[0204]
采用原始s参数矩阵代表端口网络；
[0205]
对所述原始s参数矩阵进行约简处理，以得到约简s参数矩阵；
[0206]
根据所述约简s参数矩阵进行仿真设计，
[0207]
其中，所述约简处理包括：
[0208]
根据所述原始s参数矩阵和约简端口得到所述约简s参数矩阵，
[0209]
其中，所述约简端口包括短接端口、浮空端口和接地端口中的至少一种。
[0210]
本公开实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
[0211]
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
[0212]
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、rf等等，或者上述的任意合适的组合。
[0213]
可以以一种或多种程序设计语言或其组合来编写用于执行本公开实施例操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言(诸如java、smalltalk、c )，还包括常规的过程式程序设计语言诸如”c”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或计算装置上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(lan)或广域网(wan)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网
服务提供商来通过因特网连接)。
[0214]
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0215]
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。