量子控制器中的频率生成的制作方法

量子控制器中的频率生成


背景技术：

1.通过本解决方案与参考附图而在本公开的剩余部分中阐述的本方法及系统的一些方面的比较，量子计算机控制系统中的频率生成的常规解决方案的局限性与缺点对本领域技术人员显而易见。


技术实现要素：

2.大致如通过至少一个图示出和/或结合至少一个图所描述的，如在权利要求中更为完整地阐述的，针对量子控制器中的频率生成提供方法和系统。
附图说明
3.图1a与图1b比较了通常的(二进制)计算与量子计算的一些方面。
4.图2示出了示例性的量子计算系统。
5.图3a示出了根据本公开的各个示例性实现方式的示例性量子控制器架构。
6.图3b示出了图3a中的量子控制器电路的示例性实现方式。
7.图4示出了图3b中的脉冲发生器的示例性实现方式。
8.图5示出了图3b中的脉冲操作管理器和脉冲操作电路的示例性实现方式。
9.图6a示出了图3b中的量子控制器的频率生成电路。
10.图6b示出了图6a中的控制信号if
l
的示例性分量。
11.图7a与图7b示出了跨图6a与图6b中的频率生成电路的跳频的相位连续性。
12.图8a与图8b示出了本公开的示例性实现方式中的量子控制脉冲的上变频。
13.图9示出了图6a与图6b中支持更高的输出采样速率的频率生成电路的示例性配置。
14.图10a与图10b示出了本公开的示例性实现方式中的量子控制脉冲的上变频。
15.图11示出了图6a与图6b中支持更高的输出采样速率的频率生成电路的另一示例性配置。
16.图12a示出了可操作以生成啁啾的示例性频率生成电路。
17.图12b示出了图12a中的控制信号if
l
的示例性分量。
具体实施方式
18.通常的计算机通过将信息存储成二进制数字(“比特”)的形式并且经由二进制逻辑门对这些比特进行处理而操作。在任意给定的时间，每个比特仅占据两个离散值中的一个值：0(或“关闭”)和1(或“开启”)。通过布尔代数定义由二进制逻辑门执行的逻辑运算并且通过通常的物理学管理电路行为。在当代的通常系统中，用于存储比特并且实现逻辑运算的电路通常由携带两个不同的电压(表示0和1的比特)的电线及执行布尔逻辑运算的基于晶体管的逻辑门制成。
19.图1a中所示的是被配置成比特102并且对比特102应用单一逻辑运算104的通常计
算机的简单实施例。在时间t0，比特102处于第一状态，在时间t1，对比特102应用逻辑运算104，并且在时间t2，比特102处于由时间t0的状态和逻辑运算确定的第二状态。因此，例如，比特102通常可以存储为施加至逻辑运算104(包括一个或多个晶体管)的输入的电压(例如，对于“1”，是1vdc，或者对于“0”，是0vdc)。因此，根据所执行的逻辑运算，逻辑门的输出是1vdc或0vdc。
20.显而易见，具有单一比特和单一逻辑门的通常计算机的使用有限，这就是具有甚至适度的计算能力的当代通常计算机包含数十亿个比特和晶体管的原因。即，涉及日益复杂的问题的通常计算机不可避免地需要越来越多的大量比特和晶体管和/或越来越多的大量时间来完成算法。然而，存在一些问题，需要必不可少的大量晶体管和/或必不可少的大量时间来找出解决方案。将该问题成为难处理的。
21.量子计算机通过将信息存储成量子比特(“qubit”)的形式并且经由量子门对这些qubit进行处理而操作。不同于在任意给定的时间仅处于一种状态(0或1)的比特，qubit可能是两种状态在同一时间的叠加。更精确地，量子比特指其状态存在于二维希尔伯特空间中并且因此被描述成线性组合α|0》 β|1》的系统，其中，|0》和|1》是两种基本状态，并且α和β是复数，通常被称为概率幅，即，满足|α|2 |β|2＝1。使用本表示法(notation)，当测量qubit时，其是具有概率|α|2的0并且是具有概率|β|2的1。|0》与|1》还能够分别由二维基向量和表示，并且因此，由表示qubit状态。通过希尔伯特空间中的线性代数定义由量子门执行的运算并且通过量子物理学管理电路行为。qubit的数学行为及其运算上的这种额外丰富性能够使得量子计算机比通常的计算机更快地解决一些问题(事实上，通常计算机难处理的一些问题对于量子计算机可能变得微不足道)。
22.图1b所示的是被配置为存储qubit 122并且对qubit 122应用单一量子门运算124的量子计算机的简单实施例。在时间t0，通过α1|0》 β1|1》描述qubit 122，在时间t1，对qubit 122应用逻辑运算104，并且在时间t2，通过α2|0》 β2|1》描述qubit 122。
23.不同于通常的比特，不能将qubit存储为布线上的单一电压值。可替代地，使用二级量子力学系统物理地实现qubit。近年来已经提出并且开发了qubit的许多物理实现方式，且一些实现方式比其他实现方式更有希望。前沿qubit实现方式的一些实施例包括超导电路、自旋qubit、以及俘获离子。
24.量子控制器的作用是生成精确系列的外部信号，通常是电磁波的脉冲和基带电压的脉冲，以执行所需的逻辑运算(并且由此完成所需的量子算法)。下面对量子控制器的示例性实现方式进行进一步详细地描述。
25.图2示出了示例性的量子计算系统。系统包括量子编程子系统202、量子控制器210、以及量子处理器218。
26.量子编程子系统202包括可操作以生成量子算法描述206的电路，在算法的运行时间期间较少干预或无人类干预的情况下，量子控制器210能够执行量子算法描述206来对量子处理器218执行量子算法(即，生成必要的出站量子脉冲213)。在示例性的实现方式中，量子编程系统202是其上安装有量子控制器软件开发套件(sdk)的个人计算机，能够使得用户使用编程语言生成量子算法描述206。在示例性的实现方式中，编程语言可以是低级语言，即，从量子控制器210的具体应用所使用的指令集进行较少或无抽象化。在无需编译器或解
译器的情况下，可以将该指令转换成量子控制器210的机器码。在示例性的实现方式中，编程语言可以是高级语言，即，从量子控制器210的具体硬件进行更多地抽象化。在量子控制器210上对其进行运行之前，可以将该指令编译成机器码。在示例性的实现方式中，描述206可以是量子算法的机器码描述。在示例性的实现方式中，描述206可以是高级描述，即，量子控制器210自身可以编译成机器码。在示例性的实现方式中，描述206可以是高级描述，即，量子控制器210可以在运行时间期间解译成机器码。在示例性的实现方式中，操作系统或其他软件层可以在量子控制器210上运行并且量子算法描述206可以是利用量子控制器210上所运行的软件的应用编程界面(api)的软件指令。
27.例如，量子编程子系统202经由互连204耦接至量子控制器210，互连204利用通用串行总线(usb)、外围部件互连(pcie)总线、有线或无线以太网、或任意其他合适的通信协议。
28.量子控制器210包括可操作以加载量子算法描述206并且然后根据量子算法描述206执行量子算法的电路。在示例性的实现方式中，量子算法描述206是被加载到量子控制器210中的机器码(即，表示量子控制器的硬件能够直接解译并且执行的指令的二进制向量序列)。因此，量子控制器210对机器码的执行导致量子控制器210生成与对量子处理器218执行的所需操作相对应的必要出站量子控制脉冲213(例如，被发送至qubit来操纵qubit的状态或者发送至读出谐振器来读取qubit的状态等)。根据所执行的量子算法，用于执行算法的出站脉冲213在设计时间可能是预定的和/或可能需要在运行时间期间进行确定。脉冲的运行时确定可以包括：在算法的运行时间期间，在量子控制器210和/或量子编程子系统202中执行通常的计算和处理(例如，从量子处理器218接收的入站脉冲215的运行时分析)。
29.一旦完成量子算法和/或在量子控制器210对量子算法的运行时间期间，量子控制器210可以将数据/结果208输出至量子编程子系统202。在示例性的实现方式中，可以使用这些结果来生成新的量子算法描述206，以用于随后运行量子算法和/或在运行时间期间更新量子算法描述。
30.例如，量子控制器210经由包括一个或多个导体和/或光学纤维的互连212而耦接至量子处理器218。
31.量子处理器218包括k个(整数)量子元件122，该量子元件122包括qubit(可以是诸如超导、自旋量子位、离子捕获等的任意类型)，并且如果适用，包括用于处理量子信息、存储量子信息(例如，存储谐振器)、和/或耦接互连212与量子元件122(例如，读出谐振器)之间的出站量子控制脉冲213与入站量子控制脉冲215的任意其他元件。在其中量子处理器包括读出谐振器(或其他读出电路)的示例性实现方式中，k可以等于qubit的总数加上读出电路的数量。即，如果量子处理器218的q个(整数)qubit中的每个qubit与专用读出电路相关联，则k可以等于2q。为易于描述，本公开的其余部分将假定为该实现方式，但是，并不需要在全部的实现方式中是这种情况。例如，量子处理器218中的其他元件可以包括通量线(用于携带电流的电线)、栅电极(电压门控电极)、电流/电压线、放大器、寄存在量子处理器218的芯片上的通常逻辑电路等。
32.图3a示出了根据本公开的各个示例性实现方式的示例性量子控制器架构。量子控制器210包括l个(整数≥1)脉冲发生器电路3020–
302
l-1
和共享电路310。
33.在所示的示例性实现方式中，每个脉冲发生器电路302
l
(l是0与l-1之间的整数)
包括用于通过信号路径304
l
、306
l
、以及308
l
交换信息的电路，其中，信号路径308
l
携带由脉冲发生器电路302
l
生成的出站脉冲(例如，图2中的213)(例如，可以是被发送至量子处理器128来操纵一个或多个量子元件的一个或多个性质的控制脉冲，例如，操纵一个或多个qubit的状态、使用通量偏置等操纵qubit的频率、和/或读出一个或多个量子元件的状态)，信号路径306
l
携带由脉冲发生器电路302
l
处理的入站量子元件读出脉冲(例如，图2中的215)，并且信号路径304
l
携带控制信息。每个信号路径可以包括一个或多个导体、光学信道、和/或无线信道。
34.每个脉冲发生器电路302
l
包括可操作以根据对量子处理器218执行的量子控制操作而在信号路径308
l
上生成出站脉冲的电路。这涉及非常精确地控制诸如出站脉冲的相位、频率、振幅、以及计时的特征。至少可以部分针对在之前时间从量子处理器218(例如，经由共享电路310和信号路径306
l
)接收的入站脉冲而确定在任意具体的时间所生成的出站脉冲的特征。在示例性的实现方式中，关闭反馈回路所需的时间(即，从在一个或多个路径3151–
315
l
上(例如，在路径的模数转换器中)接收第一脉冲至在一个或多个路径3130–
313
l-1
上(例如，在路径的数模转换器的输出处)发送第二脉冲的时间，其中，第二脉冲基于第一脉冲)显著小于量子处理器218中的qubit的相干时间。例如，关闭反馈回路的时间可以是100纳秒的数量级。应注意，实际上，图3a中的每个信号路径可以是用于支持生成多脉冲集的信号路径的集合(例如，用于两脉冲对的两个信号路径、用于三脉冲集的三个信号路径等)。
35.在所示的示例性实现方式中，共享电路310包括用于通过信号路径3040–
304
l-1
、3060–
306
l-1
、以及3080–
308
l-1
与脉冲发生器电路3020–
302
l-1
交换信息的电路，其中，每个信号路径308
l
携带由脉冲发生器电路302
l
生成的出站脉冲，每个信号路径306
l
携带由脉冲发生器电路302
l
处理的入站脉冲，并且每个信号路径304
l
携带控制信息，诸如旗标/状态信号、从存储器读取的数据、存储在存储器中的数据、被流化至量子编程子系统202/从量子编程子系统202流化的数据、以及在两个或多个脉冲发生器3020–
302
l
之间交换的数据。同样，在所示的实施例中，共享电路310包括用于通过信号路径3150–
315
m-1
和3131–
313
k-1
与量子处理器218交换信息的电路，其中，每个信号路径315m(m是0与m-1之间的整数)携带来自量子处理器218的入站脉冲，并且每个信号路径313k(k是0与k-1之间的整数)将出站脉冲携带至量子处理器218。此外，在所示的实施例中，共享电路310包括用于通过信号路径311与量子编程子系统交换信息的电路。共享电路310可以：与量子控制器进行集成(例如，位于同一场可编程的门阵列或专用集成电路或印刷电路板上)、位于量子控制器的外部(例如，位于经由一个或多个电缆、底板而连接至量子控制器的独立fpga、asic、或pcb上、或位于连接至量子控制器218的其他设备中等)、或与量子控制器局部进行集成并且局部位于量子控制器的外部。
36.在各个实现方式中，m可以小于、等于、或大于l，k可以小于、等于、或大于l，并且m可以小于、等于、或大于k。例如，一些量子算法的性质使得并非需要同时驱动全部的k个量子元件。对于这种算法，l可以小于k并且k个量子元件电路中的多个量子元件电路之间可以共享一个或多个l脉冲发生器302
l
。即，任意脉冲发生器302
l
可以在不同的时间针对不同的量子元件生成脉冲。脉冲发生器302
l
在不同的时间针对不同的量子元件生成脉冲的这种能力能够减少支持给定数量的量子元件所需的脉冲发生器3020–
302
l-1
的数量(即，减少l)(由此在扩展到到较大数量的qubit时节省大量的资源、成本、尺寸、开销等)。
37.脉冲发生器302
l
在不同的时间针对不同的量子元件生成脉冲的能力还能够使延迟减小。仅作为一个实施例，假设这样一种量子算法，即，需要在时间t1将脉冲发送至量子元件1220，但是，直至在时间t1-dt处理入站读出脉冲之后(即，输出脉冲之前的dt时间间隔)，才能确定该脉冲是属于第一类型还是第二类型(例如，x脉冲或哈达马脉冲)。如果存在脉冲发生器3020–
302
l-1
到量子处理器218中的量子元件的固定分配(即，如果3020仅能够将脉冲发送至量子元件1220，并且3021仅能够将脉冲发送至量子元件1221等)，则直至确定其属于什么类型，脉冲发生器3020才能开始生成脉冲。另一方面，在所描绘的示例性实现方式中，脉冲发生器3020能够开始生成第一类型的脉冲，并且脉冲发生器302
l-1
能够开始生成第二类型的脉冲并且然后能够在确定所需类型时尽快地释放两个脉冲中的任意脉冲。由此，在该实施例中，如果生成脉冲的时间是t
lat
，则示例性的量子控制器210可以使输出脉冲的延迟减少t
lat
。
38.由此，共享电路310可操作以经由任一个或多个信号路径3080–
308
l-1
和/或3150–
315
m-1
来接收脉冲、根据需要而处理用于完成量子算法的所接收脉冲、并且然后经由任一个或多个信号路径3060–
306
l-1
和/或3130–
313
k-1
输出所生成的处理脉冲。脉冲的处理可以在数字域和/或模拟阈中进行。例如，处理可以包括：频率转换/调制、相位转换/调制、频率和/或时分多路复用、时间和/或频分解多路复用、放大、衰减、频域和/或时域中的滤波、时间-频域或频率-时域转换、上采样、下采样、和/或任何其他信号处理操作。在任意给定的时间，关于从哪个信号路径接收一个或多个脉冲的决策、以及关于将脉冲输出至哪个信号路径的决策可以：(至少部分)在量子算法描述中是预定的、和/或基于在运行时间期间所执行的通常程序/计算而在量子算法的运行时间期间(至少部分)动态地确定的，其可能涉及入站脉冲的处理。作为预定脉冲生成和路由的实施例，量子算法描述可以仅指定在预定的时间将具有预定特征的具体脉冲发送至信号路径3131。作为动态脉冲确定和路由的实施例，量子算法描述可以指定在时间t-dt对入站读出脉冲进行分析并且指定其用于确定例如脉冲发生器302
l
在时间t将脉冲输出至第一量子元件还是第二量子元件、或者确定例如脉冲发生器302
l
在时间t是否将第一脉冲输出至第一量子元件或将第二脉冲输出至第一量子元件的特征(例如，相位、频率、和/或振幅)。在量子控制器210的各个实现方式中，共享电路310可以执行代替和/或除上述所述这些功能之外的各种其他功能。通常，共享电路310可以执行需要在各个脉冲发生器电路3020–
302
l-1
的外部所执行的功能。例如，可能需要在共享电路310中实现功能，其中，多个脉冲发生器电路3020–
302
l-1
需要相同的功能并且由此可以在这些脉冲发生器电路之间共享，而非在各个脉冲发生器电路内冗余地实现。作为另一实施例，可能需要在共享电路310中实现功能，其中，全部的脉冲发生器电路3020–
302
l-1
不是同时和/或不是在同一频率上需要功能，并且由此可以通过时分和/或频分多路复用在l个脉冲发生器电路3020–
302
l-1
之间共享用于实现功能的少于l个的电路。作为另一实施例，可能需要在共享电路310中实现功能，其中，功能涉及基于l个脉冲发生器电路3020–
302
l-1
中的多个脉冲发生器电路、或其他电路的输入、输出、和/或状态而做出决策。利用共享电路310中的集中式协调器/决策器可以具有下列益处：(1)减少脉冲发生器电路3020–
302
l-1
的引出线和复杂性、和/或(2)减少做出决策的延迟。无需多言，在一些实现方式中，可以由一个或多个脉冲发生器电路3020–
302
l-1
做出影响多个脉冲发生器电路3020–
302
l-1
的决策，其中，能够通过可容忍的多个引脚/迹线在合适的时间框内在脉冲发生器电路之间通信做出决策所需的信
息(例如，仍允许在qubit相干时间内关闭反馈回路)。
39.图3b示出了图2中的量子控制器的示例性实现方式。所示的示例性量子控制器包括脉冲发生器3021–
302
l-1
、接收(rx)模拟前端、输入管理器352、数字管理器354、脉冲操作管理器356、脉冲操作358、输出管理器360、发射(tx)模拟前端362、数据交换364、同步管理器366、以及输入/输出(“i/o”)管理器368。图3b中描绘的处脉冲发生器电路3020–
302
l-1
之外的电路与图3a中的共享电路310的示例性实现方式相对应。
40.接收模拟前端350包括可操作以同时处理经由信号路径3150–
315
m-1
所接收的多至m(整数≥1)个模拟入站信号(rp'0–
rp'
m-1
)的电路，以经由一个或多个信号路径生成被输出至输入管理器352的多至m个共存入站信号(rp0–
rp
m-1
)。尽管示出了m个信号rp和m个信号rp’，然而，并不需要是这种情况。例如，该处理可以包括模数转换、滤波、上变频、下变频、放大、衰减、时分多路复用/解多路复用、频分多路复用/解多路复用等。在各个实现方式中，m可以小于、等于、或大于l，并且m可以小于、等于、或大于k。
41.输入管理器352包括可操作以将任一个或多个信号(rp0–
rp
m-1
)路由至任一个或多个脉冲发生器3020–
302
l-1
(作为信号ai0–
ai
l-1
)和/或其他电路(例如，作为信号io_mgr路由至i/o管理器368)的电路。在示例性的实现方式中，输入管理器352包括用于动态地重新配置将哪些信号rp0–
rp
m-1
路由至哪些脉冲发生器3020–
302
l-1
的一个或多个开关网络、多路复用器等。这能够使得将多个信号rp0–
rp
m-1
时分多路复用成单一信号ai
l
和/或将信号rpm的分量(例如，时间片)时分解多路复用成多个信号ai0–
ai
l-1
。在示例性的实现方式中，输入管理器352包括用于将多个信号rp0–
rp
m-1
频分多路复用成单一信号ai
l
和/或将信号rpm的分量(例如，频段)频分解多路复用成多个信号ai0–
ai
l-1
的一个或多个混频器和/或滤波器。由输入管理器352执行的信号路由和多路复用/解多路复用能够使得：具体的脉冲发生器302
l
在不同的时间处理来自不同量子元件的不同入站脉冲、具体的脉冲发生器302
l
在同一时间处理来自不同量子元件的不同入站脉冲、并且多个脉冲发生器3020–
302
l-1
在同一时间处理相同的入站脉冲。在所示的示例性实现方式中，通过来自脉冲发生器3020–
302
l-1
的数字控制信号in_slct0–
in_slct
l-1
来控制信号rp0–
rp
m-1
在脉冲发生器3020–
302
l-1
的输入之间的路由。在另一实现方式中，输入管理器可以操作以自主地确定适当的路由(例如，其中，量子算法描述包括被加载到输入管理器352的存储器中并且由输入管理器352执行的指令)。在示例性的实现方式中，输入管理器352可操作以将输入信号rp0–
rp
m-1
(作为信号io_mgr)路由至i/o管理器368，以发送至量子编程子系统202。例如，可以通过来自数字管理器354的信号而控制该路由。在示例性的实现方式中，对于每个输入信号rpm，存在从数字管理器354至输入管理器352的数字信号streamm，以控制是否将rpm从输入管理器352发送至i/o管理器368并且从i/o管理器368发送至量子编程子系统202。
42.上面参考图3a对各个脉冲发生器3020–
302
l-1
进行了描述。在所示的示例性实现方式中，每个脉冲发生器302
l
可操作以生成用于对量子处理器218执行量子算法的原始出站脉冲cp'
l
(“原始”仅用于表示脉冲尚未被脉冲操作电路358进行处理)和数字控制信号in_slct
l
、d_port
l
、d
l
、out_slct
l
、ops_ctrl
l
、ops_slct
l
、if
l
、f
l
、以及dmod_sclt
l
、以及用于将由脉冲发生器302
l
生成的中间和/或最终结果携带至量子编程子系统202的results
l
。为了清晰地示出，一个或多个脉冲发生器3020–
302
l-1
可以接收和/或生成在图3a中未示出的额外信号。经由信号路径3080–
308
l-1
传送原始出站脉冲cp'0–
cp'
l-1并且经由信号路径3040–
304
l-1
传送数字控制信号。每个脉冲发生器302
l
可操作以接收入站脉冲信号ai
l
和信号f_dmod
l
。脉冲发生器302
l
可以对入站信号ai
l
进行处理，以确定量子处理器218中的特定量子元件的状态，并且使用该状态信息做出决策，诸如，例如，接着生成哪个原始出站脉冲cp'
l
、何时生成、以及生成哪个控制信号来适当地影响该原始出站脉冲的特征。脉冲发生器302
l
可以使用信号f_dmod
l
确定如何对入站脉冲信号ai
l
进行处理。作为实施例，当脉冲发生器302
l
需要对来自量子元件1223的入站信号ai
l
进行处理时，其能够发送dmod_sclt1信号，以指引脉冲操作管理器356发送用于对来自量子元件1223的入站信号ai1进行解调的f_dmod1设置(例如，脉冲操作管理器356可以发送值cos(ω3*ts*tclk1 φ3，其中，ω3是量子元件1223的频率。ts是从参考点起所流逝的时间量，例如，量子算法开始运行的时间，并且φ3是量子元件1223的总帧旋转的相位，即，从参考点起的全部帧旋转的累积相位)。
43.脉冲操作电路358可操作以对原始出站脉冲cp'0–
cp'
l-1
进行处理，以生成对应的输出出站脉冲cp0–
cp
l-1
。例如，这可以包括：操纵原始脉冲cp'
l
的振幅、相位、和/或频率。脉冲操作电路358接收来自脉冲发生器3020–
302
l-1
的原始出站脉冲cp'0–
cp'
l-1
、控制来自脉冲操作管理器356的信号ops_cnfg0–
ops_cnfg
l-1
以及来自脉冲发生器3020–
302
l-1
的ops_ctrl0–
ops_ctrl
l-1
。
44.控制信号ops_cnfg
l
至少部分地将脉冲操作电路358配置成使得经过脉冲操作电路358的每个原始出站脉冲cp'
l
对其执行针对该具体脉冲所定制的一个或多个操作。为了示出，将在时间t1时来自脉冲发生器3023的原始出站脉冲表示为cp'
3,t1
，然后，在时间t1(或允许延迟、电路设置等的t1之前的某一时间)，数字控制信号ops_cnfg3(出于该实施例之目的，表示为ops_cnfg
3,t1
)提供关于对脉冲cp'
3,t1
执行什么具体操作的信息(例如，如下所述，一个或多个矩阵的形式)。同样，ops_cnfg
4,t1
提供关于对脉冲cp'
4,t1
执行什么具体操作的信息，并且ops_cnfg
3,t2
提供关于对脉冲cp'
4,t1
执行什么具体操作的信息。
45.控制信号ops_ctrl
l
为脉冲发生器302
l
提供配置如何在脉冲操作电路358中处理任意具体的脉冲的另一方式。例如，这能够使得脉冲发生器302
l
将并不需要经过脉冲操作管理器356的信息提供至脉冲操作电路358。例如，脉冲发生器302
l
可以发送由脉冲发生器302
l
实时计算、供脉冲操作电路358使用的矩阵值以修改脉冲cp'
l
。这些矩阵值从脉冲发生器302
l
直接到达脉冲操作电路358并且并不需要被先发送至脉冲操作管理器。另一实施例可能是，脉冲发生器302
l
将信息提供至脉冲操作电路358，以影响操作自身(例如，信号ops_ctrl
l
能够在对脉冲所执行的若干不同的数学运算之间进行选择)。
46.脉冲操作管理器356包括可操作以配置脉冲操作电路358，使得针对该具体的原始出站脉冲对应用于每个原始出站脉冲cp'
l
的脉冲操作进行定制的电路。为了示出，将在第一时间间隔t1期间输出的第一原始出站脉冲表示为cp'
l,t1
，并且将在第二时间间隔t2期间输出的第二原始出站脉冲表示为cp'
l,t2
，则脉冲操作电路358可操作以对cp'
l,t1
执行第一一个或多个操作并且对cp'
1,t2
执行第二一个或多个操作。可以至少部分基于将脉冲cp
1,t1
发送至哪个量子元件而确定第一一个或多个操作，并且可以至少部分基于将脉冲cp
1,t2
发送至哪个量子元件而确定第二一个或多个操作。在运行时间期间，可以动态地执行对第一一个或多个操作及第二一个或多个操作的确定。
47.发射模拟前端362包括可操作以同时处理多至k个数字信号dok来生成被输出至量子处理器218的多至k个共存的模拟信号aok的电路。例如，该处理可以包括数模转换、滤波、
上变频、下变频、放大、衰减、时分多路复用/解多路复用、频分多路复用/解多路复用等。在示例性的实现方式中，一个或多个信号路径3130–
313
k-1
中的每个信号路径(图3a)表示tx模拟前端电路362中的相应部分以及tx模拟前端电路362与量子处理器218之间的互连212的相应部分(图2)。在此处所述的示例性实现方式中，尽管多个do信号与多个ao信号之间存在一对一的对应性，然而，并不需要是这种情况。在另一示例性实现方式中，模拟前端362可操作以将更多(或更少)的信号do映射至更少(或更多)的信号ao。在示例性的实现方式中，发射模拟前端362可操作以将数字信号do0–
do
k-1
处理成k个独立的出站脉冲、k/2个两脉冲对、或将信号do0–
do
k-1
中的一些处理成独立的出站脉冲并且将一些信号do0–
do
k-1
处理成两脉冲对(在不同的时间和/或同时)。
48.输出管理器360包括可操作以将任一个或多个信号cp0–
cp
l-1
路由至任一个或多个信号路径3130–
313
k-1
的电路。仅作为一个可能的实施例，信号路径3130可以包括第一路径，模拟前端362(例如，第一混频器和dac)通过第一路径输出ao0和携带信号ao0的互连212的迹线/布线；信号路径3131可以包括第二路径，模拟前端362(例如，第二混频器和dac)通过第二路径输出ao1和携带信号ao1的互连212的迹线/布线等。在示例性的实现方式中，输出管理器360包括用于动态地重新配置将哪一个或多个信号cp0–
cp
l-1
路由至哪个信号路径3130–
313
k-1
的一个或多个开关网络、多路复用器等。这能够使得将多个信号cp0–
cp
l-1
时分多路复用成单一信号路径313k和/或将信号cpm的分量(例如，时间片)时分解多路复用成多个信号路径3130–
313
k-1
。在示例性的实现方式中，输出管理器360包括用于将多个信号cp0–
cp
m-1
频分多路复用成单一信号路径313k和/或将信号cpm的分量(例如，频段)频分解多路复用成多个信号路径3130–
313
k-1
的一个或多个混频器和/或滤波器。由输出管理器360执行的信号路由和/或多路复用/解多路复用功能能够使得：在不同的时间将来自具体脉冲发生器302
l
的出站脉冲路由至一些不同的信号路径3130–
313
k-1
、在同一时间将来自具体脉冲发生器302
l
的出站脉冲路由至多个信号路径3130–
313
k-1
、并且多个脉冲生成器3020–
302
l-1
在同一时间针对相同的信号路径313k生成脉冲。在所示的示例性实现方式中，通过来自脉冲发生器3020–
302
l-1
的数字控制信号out_slct0–
out_slct
l-1
而控制信号cp0–
cp
l-1
在信号路径3130–
313
k-1
之间的路由。在另一实现方式中，输出管理器360可以操作以自主地确定适当的路由(例如，其中，量子算法描述包括被加载到输入管理器360的存储器中并且由输出管理器360执行的指令)。在示例性的实现方式中，在任意给定的时间，输出管理器360可操作以同时将k个数字信号cp0–
cp
l-1
作为k个独立的出站脉冲进行路由、同时将k/2个数字信号cp0–
cp
l-1
作为两脉冲对进行路由、或将一些信号cp0–
cp
l-1
作为独立的出站脉冲并且将一些其他的信号cp0–
cp
l-1
作为多脉冲集进行路由(在不同的时间和/或同时)。
49.数字管理器354包括可操作以将数字控制信号(digctrl0–
digctrl
j-1
)处理和/或路由至量子控制器210中的各个电路和/或耦接至量子控制器210的外部电路的电路。在所示的示例性实现方式中，数字管理器从各个脉冲发生器302
l
(例如，经由一个或多个信号路径3040–
304
n-1
)接收由数字管理器354处理并且路由的数字信号d
l
、以及指示将信号d
l
路由至数字管理器354的哪个输出端口的控制信号d_port
l
。例如，可以将数字控制信号路由至图3b中所示的任意一个或多个电路、使输出ao0–
ao
k-1
与量子处理器218连接并且断开的开关/门、诸如微波混频器和放大器的耦接至量子控制器210的外部电路、和/或能够从来自脉冲发生器电路3020–
302
l-1
的实时信息中获益的任意其他电路。数字信号的该各个目的地可
能需要对数字信号执行不同的操作(诸如具有给定数字模式的延迟、拓宽、或数字卷积)。可以由数字管理器354执行并且可以通过来自脉冲发生器3020–
302
l-1
的控制信号指定这些操作。这允许每个脉冲发生器302
l
生成到不同目的地的数字信号并且允许一些不同的脉冲发生器3020–
302
l-1
生成到同一目的地的数字信号而节省资源。
50.同步管理器366包括可操作以管理图3b中所示的各个电路的同步的电路。在诸如量子控制器210的模块化和动态系统中，该同步是有利的，其中，一些不同的脉冲发生器3020–
302
l-1
在不同的时间生成、接收、并且处理到并且来自不同量子元件的脉冲。例如，在完成量子算法的同时，第一脉冲发生器电路3021和第二脉冲发生器电路3022有时可能需要精确地同时发送脉冲并且在其他时间独立于彼此发送脉冲。在所示的示例性实现方式中，同步管理器366减少执行该同步时所涉及的开销。
51.数据交换电路364可操作以管理图3b中所示的各个电路之间的数据交换。例如，在完成量子算法的同时，第一脉冲发生器电路3021与第二脉冲发生器电路3022有时可能需要交换信息。仅作为一个实施例，脉冲发生器3021可能需要与脉冲发生器3022共享其刚刚处理的入站信号ai1的特征，以使得脉冲发生器3022能够基于ai1的特征而生成原始出站脉冲cp'2。数据交换电路364能够使得进行这种信息交换。在示例性的实现方式中，数据交换电路364可以包括能够从哪些脉冲发生器3020–
302
l-1
中读取并且能够写至哪些脉冲发生器3020–
302
l-1
的一个或多个寄存器。
52.i/o管理器368可操作以在量子控制器210与量子编程子系统202之间路由信息。
53.图4示出了图3b中的脉冲发生器的示例性实现方式。所示的示例性脉冲发生器302
l
包括指令存储器402、脉冲模板存储器404、数字模式存储器406、控制电路408、以及计算和/或信号处理电路(csp)410。
54.存储器402、404、406可以包括一个或多个任意类型的合适存储元件(例如，dram、sram、闪存等)。存储在存储器402中的指令是由脉冲发生器302
l
执行来完成其在量子算法中的角色的指令。因为不同的脉冲发生器3020–
302
l-1
在任意具体的量子算法中扮演不同的角色(例如，在不同的时间生成不同的脉冲)。所以每个脉冲发生器302
l
的指令存储器402可以是该脉冲发生器所特有的。例如，来自量子编程子系统202的量子算法描述206可以包括被加载(经由i/o管理器368)到脉冲发生器3020中的第一指令集、被加载到脉冲发生器3021中的第二指令集等。存储在存储器404中的每个脉冲模板包括表示被发送至脉冲操作电路358的脉冲的任意随意形状(例如，高斯、辛克、冲量等)的一个或多个采样序列。存储在存储器406中的每个数字模式包括表示被发送至数字管理器354来生成数字控制信号digctrl0–
digctrl
j-1
的数字脉冲的一个或多个二进制值序列。
55.控制电路408可操作以执行存储在存储器402中的指令来处理入站信号ai
l
、生成原始出站脉冲cp'
l
、并且生成数字控制信号in_slct
l
、out_slct
l
、d_port
l
、d
l
、if
l
、f
l
、ops_slct
l
、ops_ctrl
l
、results
l
、dmod_slct
l
、以及pair
l
。在所示的示例性实现方式中，由csp电路410并且基于(至少部分)信号f_dmod
l
执行入站信号ai
l
的处理。
56.计算和/或信号处理电路(csp)410可操作以执行计算和/或信号处理功能，其可以包括例如基于布尔代数的逻辑与算术函数以及解调(例如，入站信号ai
l
)。
57.在示例性的实现方式的操作中，生成原始出站脉冲cp'
l
包括控制电路408：(1)确定从存储器404中检索的脉冲模板(例如，基于由csp 410执行的计算和/或信号处理的结
果)、(2)检索脉冲模板、(3)对脉冲模板执行一些初步处理、(4)确定被发送至脉冲操作管理器356的f、if、pair
l
、ops_slct
l
、以及dmod_slct
l
的值(如量子算法描述中预定的和/或基于由csp 410执行的计算和/或信号处理的结果进行动态确定的)、(5)确定被发送至脉冲操作电路358的ops_ctrl
l
的值、(6)确定被发送至输入管理器352的in_slct
l
的值、(7)确定从存储器406中检索的数字模式(如量子算法描述中预定的和/或基于由csp 410执行的计算和/或信号处理的结果进行动态确定的)、(8)将数字模式作为d
l
与控制信号d_port
l
一起输出至数字管理器(如量子算法描述中预定的和/或基于由csp 410执行的计算和/或信号处理的结果进行动态确定的)、(9)将原始出站脉冲cp'
l
输出至脉冲操作电路358、(10)将results
l
输出至i/o管理器。
58.图5示出了图3b中的脉冲操作管理器与脉冲操作电路的示例性实现方式。脉冲操作电路358包括多个脉冲修改电路5080–
508
r-1
(通常，r是≥1的整数，并且在所示的实施例中，r＝l/2)。脉冲操作管理器356包括控制电路502、路由电路506、以及多个修改设置电路5040–
504
k-1
。
59.尽管示例性的实现方式中的脉冲修改电路5080
–
508r-1与脉冲发生器电路3020
–
302l-1之间具有1对2的对应性，然而，并不需要是这种情况。在其他实现方式中，可能存在比脉冲发生器电路302更少的脉冲修改电路508。同样，其他实现方式可以包括比脉冲发生器电路302更多的脉冲修改电路508。
60.作为实施例，在一些实例中，脉冲发生器3020–
302
l-1
中的两个脉冲发生器可以生成作为正交相位脉冲对的两个原始出站脉冲。例如，假设cp1与cp2是在路径3133上输出的正交相位脉冲对。在该实施例中，脉冲操作电路358可以通过使cp'1与cp'2的向量表示乘以一个或多个2乘2矩阵而对cp1与cp2进行处理：(1)如给出的，执行单边带调制，其中，ω是单边带调制的频率并且ts是从参考时间(例如，特定的控制协议开始)起所流逝的时间；(2)如给出的，保持跟踪参考系的旋转，其中，φ是从参考时间起所累积的参考系的总相位；和/或(3)执行iq混频器校正其中，c
00
、c
01
、c
10
、以及c
11
是针对iq混频器缺陷进行校正的矩阵中的元素。在示例性的实现方式中，每个修改设置电路504k包含包括三个矩阵中的矩阵元素的寄存器：iq混频器校正矩阵；单边带频率调制矩阵；以及系旋转矩阵，其使得iq轴围绕与iq平面垂直的轴旋转(即，如果i和q是x轴和y轴，则围绕z轴旋转)。在示例性的实现方式中，每个修改设置电路
504k还包含包括矩阵乘积cks
kfk
和s
kfk
中的元素的寄存器。
61.在所示的实施例中，每个脉冲修改电路508r可操作以根据下列项对两个原始出站脉冲cp'
2r
和cp'
2r 1
进行处理：修改设置ops_cnfg
2r
和ops_cnfg
2r 1
、信号ops_ctrl
2r
和ops_ctrl
2r 1
、以及信号pair
2r
和pair
2r 1
。在示例性的实现方式中，可以将pair
2r
和pair
2r 1
作为ops_ctrl
2r
和ops_ctrl
2r 1
进行通信。处理的结果为出站脉冲cp
2r
和cp
2r 1
。该处理可以包括：对原始出站脉冲cp'
2r
和cp'
2r 1
的相位、频率、和/或振幅进行调整。在示例性的实现方式中，ops_cnfg
2r
与ops_cnfg
2r 1
是包括实数和/或复数的矩阵形式并且处理包括涉及原始出站脉冲cp
2r
和cp
2r 1
以及ops_cnfg
2r
和ops_cnfg
2r 1
矩阵的矩阵表示的矩阵乘法。
62.控制电路502可操作以与脉冲发生器电路3020–
302
l-1
交换信息，以生成ops_confg0–
ops_confg
l-1
和f_demod0–
f_demod
l-1
的值、基于信号ops_slct0–
ops_slct
l-1
和dmod_slct0–
dmod_slct
l-1
控制路由电路506、并且基于if0–
if
l-1
和f0–fl-1
对脉冲修改设置5040–
504
k-1
进行更新，以使得针对由脉冲操作电路358处理的每个原始出站脉冲而对被输出至脉冲操作电路358的脉冲修改设置进行专门地定制(例如，脉冲去往哪个量子元件222、脉冲去往哪个信号路径313等)。
63.每个修改设置电路504k包括可操作以存储修改设置用于后期检索并且通信至脉冲操作电路358的电路。存储在每个修改设置电路504k中的修改设置可以是一个或多个二维复值矩阵的形式。每个信号路径3130–
313
k-1
可以具有脉冲修改操作所考虑的特殊特征(例如，沿着路径的互连、混频器、开关、衰减器、放大器、和/或电路的非理想性)。同样，每个量子元件1220–
122k可以具有特殊的特征(例如，共振频率、参考系等)。在示例性的实现方式中，存储在电路504中的脉冲修改设置的数量k与量子元件1220–
122
k-1
和信号路径3130–
313
k-1
的数量对应，以使得修改设置电路5040–
504
k-1
中的每个修改设置电路存储量子元件1220–
122
k-1
和/或路径3130–
313
k-1
中的一个相应项的修改设置。在其他实现方式中，可能存在比信号路径313更多或更少的脉冲修改电路504与比量子元件122更多或更少的脉冲修改电路504以及比量子元件122更多或更少的信号路径313。控制电路502可以经由信号503将值加载到修改设置电路5040–
504
k-1
中。
64.路由电路506可操作以将修改设置从修改设置电路5040–
504
l-1
路由至脉冲操作电路358(作为ops_confg0–
ops_confg
l-1
)和脉冲发生器3020–
302
l-1
(作为f_dmod0–
f_dmod
l-1
)。在所示的示例性实现方式中，通过来自控制电路502的信号505而控制哪个修改设置电路5040–
504
k-1
具有其被发送至哪个脉冲修改电路5080–
508
r-1
和哪个脉冲发生器3020–
302
l-1
的内容。
65.信号ops_slct
l
通知脉冲操作管理器356将哪个修改设置504k发送至脉冲修改电路508
l
。脉冲发生器302
l
可以基于脉冲被发送的具体量子元件122k和/或信号路径313k而确定ops_slct
l
(例如，量子元件的共振频率、参考系、和/或混频器校正)。哪个具体脉冲发生器302
l
中的哪个量子元件和/或信号路径在具体的时间发送出站脉冲的确定可以是在量子算法描述中预定的或可以基于由脉冲发生器302
l
和/或其他脉冲发生器3020–
302
l-1
在运行时间期间所执行的计算而确定的。因此，控制电路502可以使用该信息将路由块506配置成使得将正确的修改设置路由至一个或多个正确的脉冲修改电路5080–
508
l-1
。
66.在示例性的实现方式中，数字信号if
l
指示脉冲操作管理器356对由ops_slct
l
指示的修改设置电路504k的频率设置进行更新。在示例性的实现方式中，频率设置指矩阵sk(如
上所述)并且信号if
l
携带指示矩阵sk中的元素所使用的新ωk的新值。例如，可以在校准例程过程中(例如，作为量子算法的初始部分所执行的)确定新的值，其中，一个或多个脉冲发生器3020–
302
l-1
各自以不同的载波频率发送出站脉冲序列cp，并且然后，测量对应的入站信号ai。
67.在示例性的实现方式中，信号f
l
指示脉冲操作管理器356对由ops_slct
l
指示的修改设置电路504k的帧设置进行更新。在示例性的实现方式中，帧设置指矩阵fk(如上所述)并且信号f
l
携带与fk相乘而使fk旋转的旋转矩阵f
l
。这可以写成
68.其中，φk指旋转之前的参考系并且δφ指参考系所旋转的量。脉冲发生器302
l
可以基于预定的算法或基于由脉冲发生器302
l
和/或其他脉冲发生器3020–
302
l-1
在运行时间期间多执行的计算而确定δφ。
69.在示例性的实现方式中，信号dmod_sclt
l
通知脉冲操作管理器356从哪个修改设置电路504k中检索作为f_dmod
l
被发送至脉冲发生器302
l
的值。脉冲发生器302
l
可以基于待处理的脉冲从哪个具体的量子元件122k和/或信号路径315k到达而确定dmod_slct
l
。具体的脉冲发生器302
l
在具体的时间从哪个量子元件和/或信号路径来处理入站脉冲的确定可以是量子算法描述中预定的或可以基于由脉冲发生器302
l
和/或其他脉冲发生器3020–
302
l-1
在运行时间期间所执行的计算而确定的。因此，控制电路502可以使用该信息将路由块506配置成使得将正确的修改设置路由至脉冲发生器3020–
302
l-1
中的一个正确的脉冲发生器。例如，当脉冲生成电路302
l
需要对来自量子元件122k的脉冲信号al
l
进行解调时，其发送指示脉冲操作管理器356将元件sf
k00
＝cos(ωk*time_stamp φk)从修改设置电路504k路由至脉冲发生器302
l
(作为f_dmod
l
)的dmod_sclt
l
信号。
70.在所示的示例性实现方式中，数字信号c0–ck-1
提供关于每个信号路径3130–
313
k-1
所使用的信号路径特定的修改设置的信息。例如，每个信号ck可以包括乘以原始出站脉冲cp'
l
的矩阵表示的矩阵，以使得所产生的输出出站脉冲是针对当出站脉冲沿着信号路径313k传播时所引入的误差(例如，由于混频器、放大器、布线等而产生)而进行预补偿的。预补偿的结果在于，输出的出站脉冲cp
l
在到达量子处理器218时具有适当的特征。例如，可以通过量子控制器210自身、通过编程子系统202、和/或通过外部校准装备而计算信号c0–ck-1
并且经由i/o管理器368提供信号c0–ck-1
。信号的计算可以作为量子算法之前所执行的校准例程的一部分而完成和/或可以作为量子算法的一部分进行实时地确定/适配(例如，在量子算法过程中补偿温度变化)。
71.图6a示出了图3b中的量子控制器的频率生成电路。在所示的示例性实现方式中，频率生成电路是脉冲操作管理器电路356中的控制电路502的一部分。频率生成电路包括k个坐标旋转数字计算机(cordic)电路6020–
602
k-1
、相位生成电路604、时间戳寄存器606、以及s矩阵生成电路608。
72.每个cordic电路602k可操作以计算其输入θk的余弦和正弦，由此生成两个信号cos(θk)和sin(θk)。
73.相位生成电路604可操作以基于下列项生成cordic输入参数θ0–
θ
k-1
：(1)来自脉冲发生器3020–
302
l-1
的频率设置信号if0–
if
l-1
；和(2)时间戳寄存器606的内容ts。
74.时间戳寄存器606包括可操作以在时间上从参考点起(例如，启动量子控制器210、量子控制器210开始执行量子算法的指令集等)跟踪clk1的周期次数的电路(例如，在时钟信号clk1的每次周期中所递增的计数器)。
75.在所示的实施例中，相位生成电路604设置θ0＝2πf0(ts)(dt
clk1
)，其中，f0是从信号if0确定的频率，ts是从参考点起所计算的时钟周期的次数并且dt
clk1
是clk1的单个时钟周期的持续时间。如所示的实施例，这导致cordic输出成为一对正交相位的参考信号cos(2πf0(ts)(dt
clk1
))和sin(2πf0(ts)(dt
clk1
))，其用于生成以频率f0进行旋转的s0旋转矩阵。
76.如图6b中所示，信号if
l
可以包括更新分量和f
l
分量。在示例性的实现方式中，当断言update
l
时，相位生成电路则将一个或多个f0–fk-1
更新成f
l
的值。
77.例如，在另一示例性实现方式中，相位生成电路604还能够通过非线性方式生成取决于时间的cordic输入参数θ0–
θ
k-1
，以生成在时间(啁啾)上以增大或减小的频率而旋转的s矩阵。啁啾指s(t)＝cos(ω(t)t)形式的信号，即，频率随着时间而改变。对于某一常数α，线性啁啾能够写成ω(t)＝ω0 αt，以使得s(t)＝cos(ωt αt2)。此处，应注意，该表达式假设了在t＝0开始啁啾。如果首先从t＝0至t＝t0生成恒定的频率并且然后开始啁啾，则能够将其表达为s(t)＝cos(ωt α(t-t0)t)。该信号的相位能够写成θk＝2πfk(ts)(dt
clk1
) 2π(δfk)(ts-tsc)ts*dt
clk1
，其中，fk是啁啾的clk1的每个时钟周期的频率变化，并且tsc指啁啾开始的时间戳(并且对于啁啾开始之前的时间戳，tsc＝ts)。在图12中示出了用于生成线性啁啾的系统的示例性实现方式。根据本公开的系统能够生成具有该相位的信号而无需每次进行整个乘法。代替地，该系统在每次周期时能够使得相位递增。例如，如上所述，在具有固定频率的信号(而非啁啾)的情况下，相位在每个时钟周期递增θ
inc
＝2πfk(dt
clk1
)。同样，在线性啁啾的情况下，相位在每个周期递增θ
inc
＝2πfk(dt
clk1
) 2π(δfk)(ts-tsc)并且因此并非通过乘法、而是通过在每个时钟周期使其递增dφ
inc
＝2π(δfk)而计算相位增量θ
inc
自身。在一个实现方式中，如脉冲发生器经由信号if
l
指示的(指示是否执行并且以什么频率增量执行啁啾的实施例)，能够通过相位生成电路604完成相位计算。在另一实现方式中，脉冲发生器自身能够沿着啁啾经由信号if
l
而提供频率。在图6a中，例如，可以由脉冲发生器3020对s0进行啁啾，以改变每个时钟周期的频率f0，因此，f＝f0 (δf0)(ts-tsc)。该方案的一个优点在于，因为通过脉冲发生器3020计算f0并且脉冲发生器3020包括用于执行复杂计算的电路，所以能够实现诸如非线性啁啾(具有不同频率变化速率的啁啾)的复杂啁啾。
78.s矩阵生成电路608可操作以从cordic电路6020–
602
k-1
的输出中构建矩阵s0–sk-1
。在示例性的实现方式中，s矩阵生成电路606可操作以使s矩阵的变化同步，以使得任意矩阵在时钟clk1的所需周期进行更新(可以通过控制信息if0–
if
l-1
而确定)。
79.对于k个cordic电路602k，频率生成电路可操作以同时生成k个s矩阵。在指令集的过程中需要多于k个的频率的实例中，相位生成电路604可操作以改变一个或多个cordic电路6020–
602
k-1
的输入参数θk，以停止生成一个频率并且开始生成第k 1个频率。在一些实例中，需要新的频率从如同自初始参考时间生成新频率的相位一样的相位θ开始(例如，因为新频率用于解决在新频率处具有共振并且从参考点起就相干的量子元件)。在一些其他实例中，可能需要从以旧有的频率结束的相位而开始新的频率。如下面参考图7a和图7b所进
一步描述的，相位生成电路604与时间戳寄存器606能够实现这两种可能性。
80.图7a与图7b示出了图6a与图6b中的频率生成电路中的跳频的相位连续性。在图7中，为示出相位连续性，任意选择cordic 6020，但是，可以使用任意cordic 6020–
602
n-1
。同样，如图7b中所示，在仍提供相位连续性的同时，在第一时间间隔过程中，可以选择第一个cordic来生成f1，并且在第三时间间隔过程中，可以选择第二cordic来生成f1。
81.从ts＝ts1至ts＝ts2，相位生成电路604生成(基于控制信号if0)θ0的值，以使得cordic 6020以频率f1生成一对正交相位的信号(即，θ0＝2π(ts)(dt
clk1
)，其中，dt
clk1
是clk1的周期)。能够将两个信号表示成cos(θ0)和sin(θ0)。为示出简化起见，在图7a与图7b中仅示出了余弦信号。
82.从ts＝ts3至ts＝ts4，相位生成电路604生成(基于控制信号if0)θ0的值，以使得cordic 6020以频率f2生成一对正交相位的信号。如所示，在ts3，当将频率改变成f2时，cos(θ0)的相位指如同信号从开始(即，从参考点起)就处于频率f2一样的信号所处的相位。
83.从ts＝ts5至ts＝ts6，相位生成电路604生成(基于控制信号if0)θ0的值，以使得cordic 6020以频率f1返回生成一对正交相位的信号。如所示，在ts5，当返回f1时，信号702的相位指如同频率从未改变并且cordic 6020从ts1起持续地生成f1一样的信号所处的相位。
84.图8a示出了其中来自脉冲发生器3021的脉冲cp
’1上变频成f1的示例性情景。相应地，在图8a中，基于来自脉冲发生器3021的控制信号if1，相位生成电路604生成根据f1而改变每个时钟周期的θ1的值，并且s矩阵生成电路608使用cordic 6021的输出来生成s1(然后，图5中的路由电路506可以将其路由至脉冲修改电路5081)。在示例性的实现方式中，从针对该具体脉冲进行的脉冲修改所使用的脉冲修改设置5040–
504
k-1
之中选择脉冲修改设置5041(包括矩阵s1，其以频率f1进行旋转)。该选择可能基于脉冲修改调度算法，例如，寻求使得频率生成电路502在指令集的执行过程中所执行的跳频数最小化。
85.在图8b中，为清晰地示出，假设脉冲cp
’1是独立的脉冲(如美国专利申请16/247,115中所讨论的，通过引用将其全部内容特此结合在此，与两脉冲对相反)。由此，如所示，脉冲修改电路5083使用s1矩阵中的第一元素s
1_00
对脉冲cp
’1进行上变频，以生成cp1。为清晰地示出，在图8b中未示出在脉冲修改电路5081中所执行的其他修改(例如，与上述所述f和c矩阵相乘)。
86.图9示出了图6a和图6b中的频率生成电路的配置，以支持比对频率生成电路502进行计时的时钟clk1的频率更高的采样速率。在图9中，图6a中的每个cordic 602k(k是0与k-1之间的整数)被n个cordic602
k0
–
602
kn-1
所替代(为示出简化起见，仅示出了602
00
–
602
0n-1
)，并且每个s矩阵sk被n个s矩阵s
k0
–skn-1
所替代。
87.对于cordic 602
k0
–
602
kn-1
，相位生成电路生成n个相位参数值，其中，由θ
kn
＝2πfk(ts)(dt
clk1
) (n/n)2πfk(dt
clk1
)给出的每个参数值，并且fk是由ifk指示的频率，ts是时间戳寄存器606的值，dt
clk1
是clk1的周期，n是整数上采样因子，并且n是从0至n-1的整数。由此，cordic 602
00
–
602
0n-1
生成n对信号，且每对信号具有相对于前一对信号的(n/n)2πf0(dt
clk1
)的相移。然后，s矩阵生成电路608从n个信号对中生成n个s矩阵。
88.图10a与图10b示出了本公开的示例性实现方式中的量子控制脉冲的上变频。图10a与图10b中示出的情景与图8a和图8b中的相同，但要求cp1处于比clk1的频率高n倍的采
样速率。为了以采样速率f_clk2＝n(f_clk1)生成信号，n个cordic被配置为生成n个s矩阵s
10
–s1n-1
，且全部矩阵以频率f1改变，但是，每个矩阵具有不同的相移并且由(n/n)2πf0(dt
clk1
))给出cordic 602
1n
的移位。
89.如图10b中所示，将矩阵s
10
–s1n-1
路由至脉冲修改电路5081，其中，使用s个矩阵s
10
–s1n-1
中的一个相应的矩阵对n个采样cp
’1(cp’1_0
–
cp’1_n-1
)中的每个采样进行上变频，以生成信号cp
1_0
–
cp
1_n-1
。然后，接口电路902，作为输出管理器360的一部分并且以f_clk2进行计时，在clk2的每个周期中周期地选择作为do1被输出的采样9030–
903
n-1
(例如，当ts％n＝n时，可以选择cp
1_n-1
)。
90.图11示出了图6a与图6b中支持更高的输出采样速率的频率生成电路的另一示例性配置。与图9的示例性实现方式中的n个cordic电路相比较，图11中的示例性实现方式使用单一的cordic电路602。
91.在图11中，对于n个cordic 602
k0
–
602
kn-1
(k是从0至k的整数)中的每组，相位生成电路604可操作以生成相位参数θ
k0
(例如，存储在寄存器1104中)和相位增量参数δ
k1
–
δ
kn-1
(例如，存储在寄存器1106中)，其中，δ
kn
＝(n/n)2πf0(dt
clk1
)。为示出简化起见，在图11中仅示出了k＝0。
92.在操作中，s个矩阵的变化从相位生成电路604将δ
k1
_δ
kn-1
中的每个依次输出至cordic 602k、以生成旋转参数cos(δ
k1
)、sin(δ
k1
)、...cos(δ
kn-1
)、sin(δ
kn-1
)而开始，然后，其被分别输入至相位旋转器电路1102
k0-1102
kn-1
(例如，写入相位旋转器电路1102
k0-1102
kn-1
的寄存器)。
93.一旦生成旋转参数，相位生成电路604k则开始将θ
k0
＝2πf0(ts)dt
clk1
输出至cordic 602k，以生成cos(θ
k0
)和sin(θ
k0
)，然后，其被输出至s矩阵生成电路608及各个相位旋转电路1102
k1-1102
kn-1
。然后，每个相位旋转电路1102
0n
执行矩阵与向量的乘法，以生成cos(θ
kn
)和sin(θ
kn
)，其中，θ
kn
＝θ
k0
δ
kn
。
94.图12示出了可操作以生成啁啾的示例性频率生成电路。在图12的示例性的实现方式中，信号if1包括除图6b中所示的之外的两个额外信号：(1)chirp1，其指示啁啾何时开始(例如，在啁啾期间较高并且其他时候较低)；和(2)δf
l
，其指示啁啾的频率变化的速率(导致上啁啾的正值δf
l
与导致下啁啾的负值δf
l
)。然后，相位生成电路604生成θk＝2πfk(dt
clk1
) 2πfk)(ts-ts
kc
)(ts)dt
clk1
，其中，ts
kc
是啁啾开始的时钟周期。当啁啾不进行时(例如，由较低的chirpk所指示的)，则θk中的第二项是0，从而产生恒定的频率信号。在示例性的实现方式中，对于每个啁啾，δfk可以是固定的。在另一示例性的实现方式中，相位生成电路604可以在啁啾较高的每个时钟周期达到δfk，并且由此生成δfk的脉冲发生器能够操纵δfk来实现非线性的啁啾。
95.根据本公开的示例性实现方式，量子控制器(例如，210)包括量子控制脉冲生成电路(例如，脉冲发生器302
0-302
l-1
)、信号生成电路(例如，602
0-602
k-1
)、以及相位参数生成电路(例如，604)。量子控制脉冲生成电路可操作以生成两个量子控制脉冲(例如，cp
0，t1
、cp
0，t2
)的序列。相位参数生成电路可操作以基于时间跟踪电路的输出来确定生成振荡信号(例如，图8b中的s
1_00
)所使用的相位参数(例如，2πfkts1*dt
clk1
)的第一值。在第一时间(例
如，图7a中的ts1)，信号生成电路可操作以开始生成振荡信号，以对两个量子控制脉冲中的第一个量子控制脉冲进行调制；在第一时间之后的第二时间(例如，图7a中的ts2)，停止生成振荡信号；并且在第二时间之后的第三时间(例如，图7a中的ts5)，恢复生成用于对第二量子控制脉冲进行调制的振荡信号，其中，通过相位参数的值来确定振荡信号的相位，以使得振荡信号的相位如同从参考时间起持续地生成振荡信号一样。时间跟踪电路(例如，606)的输出可以与从参考时间起所流逝的时间量相对应。时间跟踪电路可以包括寄存器(例如，606)，该寄存器操作以存储值、并且在同样对信号生成电路进行计时的时钟(例如，clk1)的每个周期递增值。信号生成电路可以包括并行的多个信号生成单元(例如，6020–
602
k-1
)。从第一时间至第二时间，可以由第一信号生成单元(例如，6020)生成振荡信号，并且从第三时间至第四时间，由第一信号生成单元生成振荡信号。可替代地，从第一时间至第二时间，可以由第一信号生成单元(例如，6020)生成振荡信号，并且从第三时间至第四时间，由第二信号生成单元(例如，6021)生成振荡信号。相位参数生成电路可以操作以生成n-1个相移值(例如，对于从0至n-1的n，(n/n)2πfkt_clk1)，即，n-1个相移值用于从第一时间至第二时间生成振荡信号，其中，n是大于1的整数。信号生成电路可以包括n个信号生成单元(例如，602
00
–
602
0n-1
)。从第一时间至第二时间，n-1个信号生成单元中的每个可以基于相位参数的第一值、以及n-1个相移值中的一相应相移值来生成余弦值和正弦值。n个信号生成单元中的每个可以是cordic电路。n个信号生成单元可以包括n-1个相位旋转器电路(例如，1102
01
–
1102
0n-1
)与唯一一个cordic电路(例如，6020)。量子控制器可以包括可操作以从信号生成电路的输出生成矩阵的矩阵生成电路(例如，608)。相位参数生成电路可以操作以基于从量子控制脉冲生成电路接收的值(例如，f
l
的值)来确定增大或减小相位参数的量。量子控制脉冲生成电路可以操作以基于来自量子系统(例如，218)的反馈信号(例如，ai
l
)来计算运行时间期间的值。相位参数生成电路可以操作以基于来自量子控制脉冲生成电路的控制信号(例如，if
l
)来生成相位参数的值。控制信号可以指示生成振荡信号的频率(例如，作为分量f
l
的值)。
96.可以在硬件、软件、或硬件与软件的组合中实现本方法和/或系统。可以在至少一个计算系统中以集中式方式实现、或在其中不同的元件跨若干互连的计算系统而分布的分布式方式实现本方法和/或系统。被适配为完成此处所述的方法的任意类型的计算系统或其他装置是适用的。通常的实现方式可以包括一个或多个专用集成电路(asic)、一个或多个场可编程门阵列(fpga)、和/或一个或多个处理器(例如，x86、x64、arm、pic、和/或任意其他合适的处理器架构)、以及相关联的支持电路(例如，存储器、dram、flash、总线接口电路等)。每个离散的asic、fpga、处理器、或其他电路可以被称为“芯片”，并且多个该电路可以被称为“芯片集”。另一实现方式可以包括其上存储有一行或多行代码的非易失性机器可读(例如，计算机可读)介质(例如，flash驱动、光盘、磁性存储盘等)，当由机器执行时，致使机器执行本公开中所述的过程。另一实现方式可以包括其上存储有一行或多行代码的非易失性机器可读(例如，计算机可读)介质(例如，flash驱动、光盘、磁性存储盘等)，当由机器执行时，致使机器被配置为(例如，将软件和/或固件加载到其电路中)操作为本公开中所描述的系统。如此处使用的，术语“基于”指“至少部分基于”。例如，“x基于y”指“x”至少部分基于“y”(并且例如，还可以基于z)。
97.尽管已经参考特定的实现方式对本方法和/或系统进行了描述，然而，本领域技术
人员应当理解的是，在不偏离本方法和/或系统的范围的情况下，可以做出各种改变并且可以替换等同物。此外，在不偏离其范围的情况下，可以做出多种改造而使具体的情形或材料适配于本公开的教导。因此，其旨在使得本方法和/或系统并不局限于所公开的具体实现方式，而是本方法和/或系统包括落在所附权利要求的范围内的全部实现方式。