半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：衬底；若干栅极结构和若干源漏掺杂层，所述栅极结构位于所述衬底上，所述源漏掺杂层分别位于所述栅极结构两侧的衬底内，且所述源漏掺杂层位于相邻的所述栅极结构之间；位于所述源漏掺杂层上的导电结构，所述导电结构的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；位于所述第一开口侧壁的停止层。2.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第一开口的侧壁的阻挡层，所述停止层位于所述阻挡层上。3.如权利要求2所述半导体结构，其特征在于，还包括：位于所述停止层上的第一保护层，所述第一保护层填充满所述第一开口。4.如权利要求1所述半导体结构，其特征在于，所述停止层填充满所述第一开口。5.如权利要求1所述半导体结构，其特征在于，所述停止层的材料包括无定型硅。6.如权利要求2所述半导体结构，其特征在于，所述阻挡层的材料包括氧化硅。7.如权利要求2所述半导体结构，其特征在于，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述栅极结构侧壁的方向。8.如权利要求3所述半导体结构，其特征在于，所述第一保护层的材料包括氧化硅。9.如权利要求1所述半导体结构，其特征在于，所述栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、位于所述栅极层上的第二保护层、以及位于所述栅介质层、栅极层和第二保护层侧壁的侧墙。10.一种半导体结构的形成方法，其特征在于，包括：提供衬底；形成若干栅极结构和若干源漏掺杂层，所述栅极结构位于所述衬底上，所述源漏掺杂层分别位于所述栅极结构两侧的衬底内，且所述源漏掺杂层位于相邻的所述栅极结构之间；在所述源漏掺杂层上形成导电结构，所述导电结构的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；在所述第一开口侧壁形成停止层。11.如权利要求10所述半导体结构的形成方法，其特征在于，在形成所述停止层之前，还包括：在所述第一开口的侧壁形成阻挡层，所述停止层位于所述阻挡层上。12.如权利要求11所述半导体结构的形成方法，其特征在于，在形成所述停止层之后，还包括：在所述停止层上形成第一保护层，所述第一保护层填充满所述第一开口。13.如权利要求10所述半导体结构的形成方法，其特征在于，所述停止层填充满所述第一开口。14.如权利要求12所述半导体结构的形成方法，其特征在于，在形成所述第一保护层之后，还包括：在所述栅极结构与所述第一保护层的顶部表面形成介质层；在所述介质层形成第二开口，所述第二开口暴露出所述第一保护层；去除所述第一保护层，直至暴露出所述停止层的表面为止。15.如权利要求14所述半导体结构的形成方法，其特征在于，在去除所述第一保护层之
后，还包括：采用刻蚀工艺去除所述停止层，所述刻蚀工艺对所述停止层的刻蚀速率大于对所述阻挡层的刻蚀速率；采用清洗工艺去除所述阻挡层。16.如权利要求15所述半导体结构的形成方法，其特征在于，所述刻蚀工艺采用干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括：cl2、hbr和chf4。17.如权利要求15所述半导体结构的形成方法，其特征在于，所述刻蚀工艺对所述停止层的刻蚀速率与所述刻蚀工艺对所述阻挡层的刻蚀速率的比值范围为15：1～25：1。18.如权利要求15所述半导体结构的形成方法，其特征在于，所述清洗工艺包括干法清洗工艺，所述干法清洗工艺采用的气体包括氩气。19.如权利要求15所述半导体结构的形成方法，其特征在于，所述停止层的材料包括无定型硅。20.如权利要求15所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括氧化硅。21.如权利要求11所述半导体结构的形成方法，其特征在于，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述栅极结构侧壁的方向。22.如权利要求12所述半导体结构的形成方法，其特征在于，所述第一保护层的材料包括氧化硅。23.如权利要求11所述半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在所述第一开口的表面、以及所述栅极结构的顶部表面形成初始阻挡层；回刻蚀所述初始阻挡层，直至暴露出所述栅极结构的顶部表面为止，形成所述阻挡层。24.如权利要求23所述半导体结构的形成方法，其特征在于，形成所述初始阻挡层的工艺包括原子层沉积工艺。25.如权利要求23所述半导体结构的形成方法，其特征在于，所述停止层的形成方法包括：在所述初始阻挡层的表面形成初始停止层，回刻蚀所述初始停止层，直至暴露出位于所述栅极结构上的所述初始阻挡层的表面为止，形成所述停止层。26.如权利要求11所述半导体结构的形成方法，其特征在于，所述栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、位于所述栅极层上的保护层、以及位于所述栅介质层、栅极层和第二保护层侧壁的侧墙。27.如权利要求11所述半导体结构的形成方法，其特征在于，所述导电结构和所述第一开口的形成方法包括：在所述源漏掺杂层上形成初始导电结构，所述初始导电结构位于相邻的所述栅极结构之间，且所述初始导电结构的顶部表面与所述栅极结构的顶部表面平齐；回刻蚀所述初始导电结构，形成所述导电结构与所述第一开口，所述导电结构的顶部表面低于所述栅极结构的顶部表面，且所述第一开口位于相邻的所述栅极结构之间。28.如权利要求15所述半导体结构的形成方法，其特征在于，在去除所述阻挡层之后，还包括：在所述第二开口和所述第一开口内形成导电插塞，所述导电插塞与所述导电结构接触。29.如权利要求28所述半导体结构的形成方法，其特征在于，所述导电插塞的形成方法包括：在所述第一开口和所述第二开口内、以及所述介质层的顶部表面形成初始导电插塞；对所述初始导电插塞进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述导电插塞。
30.如权利要求29所述半导体结构的形成方法，其特征在于，所述平坦化处理的工艺包括化学机械打磨工艺。

技术总结
一种半导体结构及其形成方法，包括：提供衬底；形成若干栅极结构和若干源漏掺杂层，所述源漏掺杂层位于相邻的所述栅极结构之间；在所述源漏掺杂层上形成导电结构，所述导电结构的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；在所述第一开口侧壁形成停止层。通过在所述第一开口的侧壁形成停止层，在后续刻蚀去除所述第一开口内的所述第一保护层时，由于所述第一开口的侧壁具有停止层，会使得刻蚀停止在所述停止层的表面，进而避免了刻蚀工艺对栅极结构的侧壁造成损伤，因此，在后续形成导电插塞时，不会造成所述导电插塞与栅极结构之间的短接，进而提升最终形成的半导体结构的性能。最终形成的半导体结构的性能。最终形成的半导体结构的性能。


技术研发人员：呼翔
受保护的技术使用者：中芯国际集成电路制造(北京)有限公司
技术研发日：2020.09.18
技术公布日：2022/3/18