存储器设备和操作存储器设备的方法与流程

存储器设备和操作存储器设备的方法
1.相关申请的交叉引用
2.本技术要求于2020年9月2日在韩国知识产权局提交的韩国专利申请号10-2020-0111857的优先权，其全部公开内容通过引用并入本文。
技术领域
3.本公开涉及存储器设备和操作该存储器设备的方法，并且更具体地，涉及能够执行编程操作的存储器设备和操作该存储器设备的方法。


背景技术：

4.存储器设备可以包括易失性存储器设备以及非易失性存储器设备，在易失性存储器设备中，当电源被切断时所存储的数据被破坏；在非易失性存储器设备中，即使电源被切断，所存储的数据也能被保持。
5.易失性存储器设备可以包括动态随机存取存储器(dram)和静态随机存取存储器(sram)。非易失性存储器设备可以包括只读存储器(rom)、可编程只读存储器(prom)、可擦除prom(eprom)、电eprom(eeprom)、nand flash等。
6.存储器设备可以包括存储器单元阵列、外围电路和逻辑电路。
7.存储器单元阵列可以包括多个存储器单元，并且该多个存储器单元可以存储数据。在一个存储器单元中存储一位数据的方法称为单级单元(slc)方法，在一个存储器单元中存储两位或更多位数据的方法称为多级单元(mlc)方法。根据存储在存储器单元中的位数，mlc方法的编程操作可以分为三级单元(tlc)方法或四级单元(qlc)方法。在tlc方法中，三位数据可以被存储在一个存储器单元中，而在qlc方法中，四位数据可以被存储在一个存储器单元中。


技术实现要素：

8.根据本公开的实施例的存储器设备可以包括：存储器块，该存储器块包括多个页；外围电路，该外围电路被配置为执行编程操作，以将在从多个页中选择的页中所包括的存储器单元编程到第一至第n个编程状态，其中
‘
n’是大于或等于2的整数；以及控制逻辑电路，该控制逻辑电路被配置为控制外围电路，使得编程操作被执行。控制逻辑电路可以控制外围电路，使得：当与第(n-1)个编程状态对应的存储器单元的验证操作失败时，要被编程到第一至第(n-1)个编程状态的存储器单元在验证操作期间使用主验证电压和小于主验证电压的子验证电压以双编程方法进行编程，并且要被编程到第n个编程状态的存储器单元在验证操作期间使用主验证电压利用正常编程方法进行编程，并且控制逻辑电路可以控制外围电路，使得：当与第(n-1)个编程状态对应的存储器单元的验证操作已经通过时，要被编程到第n个编程状态的存储器单元的验证操作利用双编程方法来执行。
9.一种在用于将存储器单元编程到第一至第n个编程状态的编程操作中操作根据本公开的实施例的存储器设备的方法，其中
‘
n’是大于或等于2的整数，该方法可以包括：对要
被编程到第一至第(n-1)个编程状态的存储器单元执行子编程操作、子验证操作和主验证操作，并且对要被编程到第n个编程状态的存储器单元执行子编程操作和主验证操作；以及当要被编程到第(n-1)个编程状态的存储器单元的主验证操作已经通过时，对要被编程到第n个编程状态的存储器单元执行子编程操作、子验证操作和主验证操作。
10.一种操作根据本公开的实施例的存储器设备的方法可以包括：根据目标电压将存储器单元编程到第一至第n个编程状态，并且通过混合正常编程方法和双编程方法来执行编程循环，直到其目标电压与第(n-1)个编程状态对应的存储器单元的编程操作被完成，其中
‘
n’是大于或等于2的整数；以及在其目标电压与第(n-1)个编程状态对应的存储器单元的编程操作已经完成之后，以双编程方法执行编程循环。
附图说明
11.图1是图示了根据本公开的实施例的存储器系统的示图。
12.图2是图示了根据本公开的实施例的存储器设备的示图。
13.图3是图示了根据本公开的实施例的存储器块的示图。
14.图4是图示了根据本公开的实施例的向位线施加的电压的示图。
15.图5是图示了存储器单元的阈值电压分布的示图。
16.图6a是图示了在正常编程方法中向位线施加的电压的示图。
17.图6b是图示了在双编程方法中向位线施加的电压的示图。
18.图7是图示了根据本公开的实施例的编程操作的流程图。
19.图8是图示了针对每个编程循环的本公开的实施例的示图。
20.图9是图示了应用了本公开的存储器设备的存储器卡系统的示图。
21.图10是图示了应用了本公开的存储器设备的固态驱动器(ssd)系统的示图。
具体实施方式
22.本公开的实施例提供了存储器设备以及操作该存储器设备的方法，该存储器设备能够在编程操作期间改进具有最高目标电压的选择的存储器单元的阈值电压分布。
23.本技术可以改进存储器单元的阈值电压分布，并且可以缩短执行编程操作的时间。
24.图1是图示了根据本公开的实施例的存储器系统的示图。
25.参照图1，存储器系统1000可以包括存储设备1100和控制器1200。存储设备1100可以包括多个存储器设备md，并且存储器设备md可以通过输入/输出线连接到控制器1200。
26.控制器1200可以在主机1500和存储器设备md之间通信。控制器1200可以根据主机1500的请求rq生成用于控制存储器设备md的命令cmd，并且即使不存在主机1500的请求rq，控制器1200也可以执行后台操作以改进系统1000的性能。
27.主机1500可以生成用于各种操作的请求rq，并且可以将所生成的请求rq输出到存储器系统1000。例如，请求rq可以包括：可以控制编程操作的编程请求、可以控制读取操作的读取请求、可以控制擦除操作的擦除请求等。
28.主机1500可以通过各种接口与存储器系统1000通信，各种接口诸如是外围组件互连快速(pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、串行附件scsi(sas)、
非易失性存储器快速(nvme)、通用串行总线(usb)、多媒体卡(mmc)、增强型小型磁盘接口(esdi)或集成驱动电子设备(ide)。
29.根据本实施例的存储器设备md可以执行编程操作。可以按照增量步进脉冲编程(ispp)方法来执行编程操作，在增量步进脉冲编程(ispp)方法中，编程电压被逐渐增加。在本实施例中，存储器设备md可以执行ispp方法的编程操作，在ispp方法中，选择性地应用正常编程方法和双编程方法，或者选择性地混合正常编程方法和双编程方法。
30.正常编程方法是如下的方法：当编程电压被施加到选择的字线时，将编程允许电压施加到选择的位线，并且将编程禁止电压施加到未选择的位线。选择的字线是指与编程目标存储器单元连接的字线。选择的位线是指连接到其阈值电压低于目标电压的存储器单元的位线，并且未选择的位线是指连接到其阈值电压被增加到等于或高于目标电压的存储器单元的位线。编程允许电压可以是与施加到选择的字线的编程电压具有大电位差的电压，并且可以是例如0v。编程禁止电压可以是与编程电压具有小电位差的电压，并且可以是例如18v或更高的正电压。
31.正常编程方法是如下的方法：当编程电压被施加到选择的字线时，向选择的位线中的连接到阈值电压与目标电压之间具有大差异的存储器单元的位线施加编程允许电压，向连接到阈值电压与目标电压之间具有小差异的存储器单元的位线施加编程降低电压，并且向未选择的位线施加编程禁止电压。为了便于描述，连接到阈值电压与目标电压之间具有大差异的存储器单元的位线可以被定义为第一状态位线，并且连接到阈值电压与目标电压之间具有相对小差异的存储器单元的位线可以被定义为第二状态位线。编程降低电压可以是如下电压：该电压用于使连接到第二状态位线的存储器单元的阈值电压比连接到第一状态位线的存储器单元的阈值电压缓慢增加。例如，编程降低电压可以被设置为在编程禁止电压和编程允许电压之间的正电压。
32.图2是图示了根据本公开的实施例的存储器设备的示图。
33.参照图2，存储器设备md可以包括：数据被存储在其中的存储器单元阵列110；执行编程、读取或擦除操作的外围电路200；以及控制外围电路200的控制逻辑160。控制逻辑160可以被实现为硬件、软件或硬件和软件的组合。例如，控制逻辑160可以是根据执行控制逻辑代码的算法和/或处理器进行操作的控制逻辑电路。
34.存储器单元阵列110可以包括数据被存储在其中的多个存储器块blk1至blki。存储器块blk1至blki中的每个存储器块都可以包括多个存储器单元，并且存储器单元可以以与基板平行布置的二维结构或在基板上沿垂直方向堆叠的三维结构来实现。
35.外围电路200可以包括电压生成器120、行解码器130、页缓冲器组140和输入/输出电路150。
36.电压生成器120可以响应于电压代码vcd而生成并输出各种操作所需的操作电压vop。例如，电压生成器120可以生成并输出具有各种电平的编程电压、验证电压、读取电压、通过电压、擦除电压等。
37.行解码器130可以根据行地址radd选择在存储器单元阵列110中所包括的存储器块blk1至blki中的一个存储器块，并将操作电压vop传送到选择的存储器块。
38.页缓冲器组140可以通过位线连接到存储器单元阵列110。例如，页缓冲器组140可以包括连接到相应位线的页缓冲器。页缓冲器可以响应于页缓冲器控制信号pbsig而同时
操作，并且可以在编程或读取操作期间临时存储数据。可以以与读取操作相同的方法来执行在编程操作期间执行的验证操作和在擦除操作期间执行的验证操作。在读取操作或验证操作期间，页缓冲器可以感测位线的电压，该电压根据存储器单元的阈值电压而变化。即，可以根据在页缓冲器中执行的感测操作的结果来确定存储器单元的阈值电压是低于还是高于读取电压或验证电压。在正常编程方法的编程操作期间，页缓冲器可以将编程允许电压施加到选择的位线，并且将编程禁止电压施加到未选择的位线。在双编程方法的编程操作期间，页缓冲器可以将编程允许电压施加至第一状态位线，将编程降低电压施加至第二状态位线，并且将编程禁止电压施加到未选择的位线。
39.输入/输出电路150可以通过输入/输出线连接到图1的控制器1200。输入/输出电路150可以通过输入/输出线输入/输出命令cmd、地址add和数据data。例如，输入/输出电路150可以将通过输入/输出线接收的命令cmd和地址add传送到控制逻辑160，并且将通过输入/输出线接收的数据data传送到页缓冲器组140。输入/输出电路150可以通过输入/输出线将从页缓冲器组140接收的数据data输出到控制器1200。
40.控制逻辑160可以响应于命令cmd和地址add而输出电压代码vcd、行地址radd、页缓冲器控制信号pbsig和列地址cadd。例如，控制逻辑160可以包括：响应于命令cmd而执行算法的软件、以及被配置为根据地址add和算法而输出各种信号的硬件。
41.控制逻辑160可以通过在所选存储器块中所包括的多个页中的选择的页的编程操作期间，根据验证操作的结果，选择性地应用正常编程方法和双编程方法来控制外围电路200。
42.图3是图示了根据本公开的实施例的存储器块的示图，并且在图2所示的多个存储器块blk1至blki之中，示出了第i个存储器块blki作为示例。
43.参照图3，第i个存储器块blki可以包括多个串st1至stj(j是正整数)。第一至第j个串st1至stj可以被连接在位线bl1至blj与源极线sl之间。例如，第一串st1可以被连接在第一位线bl1和源极线sl之间，第二串st2可以被连接在第二位线bl2和源极线sl之间，并且第j个串stj可以被连接在第j个位线blj和源极线sl之间。
44.第一至第j个串st1至stj中的每个串都可以包括源极选择晶体管sst、多个存储器单元c1至cn以及漏极选择晶体管dst。尽管未在图中示出，但是虚设单元还可以被包括在存储器单元c1至cn与源极或漏极选择晶体管sst或dst之间。下面以第j个串stj为例，具体说明串的配置。
45.在第j个串stj中所包括的源极选择晶体管sst可以根据施加到源极选择线ssl的电压在源极线sl和第一存储器单元c1之间电连接或断开。第一至第n个存储器单元c1至cn的栅极可以分别连接到第一至第n个字线wl1至wln。漏极选择晶体管dst可以根据施加到漏极选择线dsl的电压在第j个位线blj和第n个存储器单元cn之间电连接或断开。在不同的串st1至stj中所包括的源极选择晶体管sst的栅极可以被共同连接到源极选择线ssl，并且第一至第n个存储器单元c1至cn的栅极可以被连接到第一至第n个字线wl1至wln，并且漏极选择晶体管dst的栅极可以被共同连接到漏极选择线dsl。连接到相同字线的一组存储器单元称为页(pg)，并且编程和读取操作可以以页pg为单位来执行。
46.可以按照逐渐增加编程电压的增量步进脉冲编程(ispp)方法来执行根据本实施例的编程操作。在ispp方法的编程操作中，可以执行多个编程循环，直到选择的存储器单元
的阈值电压增加到目标电压，并且在每次执行编程循环时，编程电压可以被逐渐增加。在每个编程循环中，可以执行子编程操作和验证操作，子编程操作用于增加选择的存储器单元的阈值电压，验证操作用于确定选择的存储器单元的阈值电压是否增加到目标电压。在子编程操作中，可以将编程电压施加到选择的字线，并且在验证操作中，可以将验证电压施加到选择的字线。可以在下一编程循环的子编程操作中执行根据在验证操作中感测到的存储器单元的数据确定验证操作是通过还是失败的操作。在子编程操作期间确定验证操作是通过还是失败的操作可以是电流感测检查操作。
47.图4是图示了根据本公开的实施例的施加到位线的电压的示图。
48.参照图4，页缓冲器组140可以包括第一至第j个页缓冲器pb1至pbj。第一至第j个页缓冲器pb1至pbj可以分别连接到第一至第j个位线bl1至blj。当编程操作开始时，第一至第j个页缓冲器pb1至pbj可以存储从图1的控制器1200输出的数据，并且可以根据所存储的数据将编程允许电压val、编程降低电压vde或编程禁止电压vin施加至第一至第j个位线bl1至blj。在编程操作开始之后，第一至第j个页缓冲器pb1至pbj可以根据在验证操作期间存储的数据和从选择的存储器单元感测到的数据向第一至第j个位线bl1至blj施加编程允许电压val、编程降低电压vde或编程禁止电压vin。编程允许电压val可以是0v，并且编程降低电压vde可以是高于编程允许电压val的正电压。编程禁止电压vin可以是高于编程降低电压vde的正电压。
49.在正常编程方法中，可以将编程允许电压val施加到选择的位线，并且可以将编程禁止电压vin施加到未选择的位线。在双编程方法中，可以将编程允许电压val施加至第一状态位线，可以将编程降低电压vde施加至第二状态位线，并且可以将编程禁止电压vin施加到未选择的位线。其中，以双编程方法为例进行说明，并假设第一和第二位线bl1和bl2是第一状态位线，第三和第五位线bl3和bl5是第二状态位线，并且第四和第j个位线bl4和blj是未选择的位线。在这种情况下，连接到第一和第二位线bl1和bl2的第一和第二页缓冲器pb1和pb2可以输出编程允许电压val，连接到第三和第五位线bl3和bl5的第三和第五页缓冲器pb3和pb5可以输出编程降低电压vde，并且连接到第四和第j个位线bl4和blj的第四和第j个页缓冲器pb4和pbj可以输出编程禁止电压vin。从第一至第j个页缓冲器pb1至pbj输出的电压可以根据在验证操作中感测到的数据而变化。
50.图5是图示了存储器单元的阈值电压分布的示图。
51.参照图5，根据存储在存储器单元中的位的数目，可以将编程操作分为各种方法。例如，在一个存储器单元中存储三位数据的方法称为三级单元(tlc)方法，并且在一个存储器单元中存储四位数据的方法称为四级单元(qlc)方法。
52.在tlc方法中，存储器单元的状态可以分为一个擦除状态er和七个编程状态p1至p7中的任何一者。在qlc方法中，存储器单元的状态可以分为一个擦除状态er和十五个编程状态p1至p15中的任何一者。
53.在编程操作期间，要被编程到第一个编程状态p1的存储器单元可以被编程为具有与第一个编程状态p1相对应的目标电压，并且要被编程到第二个编程状态p2的存储器单元可以被编程为具有与第二个编程状态p2相对应的目标电压。在这种方法中，剩余的存储器单元可以被编程为具有与每个编程状态相对应的目标电压。
54.随着目标电压的数目增加，要被编程到不同编程状态的存储器单元的阈值电压分
布之间的间隔减小。因此，在本实施例中，可以将正常编程方法和双编程方法混合。
55.图6a是图示了在正常编程方法中施加到位线的电压的示图。y轴表示单元的数目n#，并且x轴表示电压v。
56.参照图6a，在正常编程方法中，可以针对每个目标电压pv设置一个目标验证电压vt，并且可以对选择的存储器单元进行编程直到阈值电压61高于目标验证电压vt。
57.在编程操作期间，在每次施加编程电压时选择的存储器单元的阈值电压61可以被增加，并且其阈值电压增加到目标电压pv的选择的存储器单元被改变为未选择的存储器单元。因此，可以将编程允许电压val施加到选择的位线sel_bl，直到所有选择的存储器单元的阈值电压61达到目标电压pv，并且可以将编程禁止电压vin施加到未选择的位线unsel_bl。例如，在选择的存储器单元中，连接到其阈值电压低于目标验证电压vt的存储器单元的位线可以变为选择的位线sel_bl，并且连接到其阈值电压等于或大于目标验证电压vt的存储器单元的位线可以变为未选择的位线unsel_bl。
58.图6b是图示了在双编程方法中施加到位线的电压的示图。y轴表示单元的数目n#，并且x轴表示电压v。
59.参照图6b，在双编程方法中，可以针对每个目标电压pv设置两个或更多个验证电压vs和vt，并且可以对选择的存储器单元进行编程直到阈值电压61高于目标验证电压vt。在本实施例中，描述了将子验证电压vs和目标验证电压vt用作验证电压的编程操作。子验证电压vs可以被设置为低于目标验证电压vt的电平。
60.在双编程操作中，在执行了使用子验证电压vs的子验证操作之后，可以执行使用目标验证电压vt的主验证操作。因此，根据子验证操作和主验证操作的结果，选择的存储器单元可以分为：其阈值电压低于子验证电压vs的存储器单元、其阈值电压在子验证电压vs与目标验证电压vt之间的存储器单元、以及其阈值电压等于或大于目标验证电压vt的存储器单元。
61.连接到其阈值电压低于子验证电压vs的存储器单元的位线可以变为第一状态位线1st_bl，连接到其阈值电压在子验证电压vs和目标验证电压vt之间的存储器单元的位线可以变为第二状态位线2st_bl，并且连接到其阈值电压等于或大于目标验证电压vt的存储器单元的位线可以变为未选择的位线unsel_bl。
62.在编程操作被执行的同时，编程允许电压val可以被施加至第一状态位线1st_bl，编程降低电压vde可以被施加至第二状态位线2st_bl，并且编程禁止电压vin可以被施加到未选择的位线unsel_bl，直到选择的存储器单元的所有阈值电压都增加到目标验证电压vt。当在编程允许电压val和编程禁止电压vin之间的编程降低电压vde被施加至第二状态位线2st_bl时，连接到第二状态位线2st_bl的存储器单元的阈值电压可以比向其施加编程允许电压val的存储器单元的阈值电压更慢地增加。换句话说，由于编程允许电压val和编程降低电压vde之间的差异，连接到第二状态位线2st_bl的存储器单元的阈值电压改变量相对小于连接到第一状态位线1st_bl的存储器单元的阈值电压改变量。因此，可以防止如下现象：连接到第二状态位线2st_bl的存储器单元的阈值电压过度增加。
63.然而，在双编程方法的编程操作中，由于执行了子验证操作和主验证操作，所以编程操作时间可能会增加。因此，在本实施例中，可以对具有最高目标电压pv的选择的存储器单元选择性地执行双编程的编程操作。下面描述根据本实施例的编程操作。
64.图7是图示了根据本公开的实施例的编程操作的流程图。
65.参照图7，当选择的页的编程操作开始时，作为编程循环数的k(k为正整数)被设置为1(s71)，并且可以执行第k个编程循环(s72)。在第k个编程循环中，可以执行将编程电压施加到选择的字线的子编程操作和验证选择的存储器单元的阈值电压的验证操作。可以以双编程方法dpgm来执行用于将存储器单元编程到第一至第(n-1)个目标电压pv1至pv(n-1)的第k个编程循环，并且可以以正常编程方法npgm来执行用于将存储器单元编程到第n个目标电压pvn的第k个编程循环。例如，当k为1时，可以执行第一编程循环，并且在第一编程循环中，可以以双编程方法dpgm执行用于将存储器单元编程到第一目标电压pv1的子编程操作和第一验证操作。随后，可以执行用于确定存储器单元的阈值电压是否增加到第一至第(n-1)个目标电压pv1至pv(n-1)的操作(s73)。当存储器单元的阈值电压没有增加到第一至第(n-1)个目标电压pv1至pv(n-1)时(否)，k增加1(s74)，并且增加编程电压vpgm的操作可以被执行(s75)。随后，使用增加后的编程电压vpgm的第k个编程循环可以被执行(s72)。
66.可以重复步骤s71至s75，直到存储器单元的所有阈值电压都增加到第一至第(n-1)个目标电压pv1至pv(n-1)。随着重复步骤s71至s75，在第一至第(n-1)个目标电压pv1至pv(n-1)中达到低目标电压的存储器单元的数目可能会增加。因此，当重复步骤s71至s75时，可以执行针对最高的第n个目标电压的编程循环。
67.在步骤s73中针对第一至第(n-1)个目标电压pv1至pv(n-1)中的至少一个目标电压的验证操作失败的状态下，在步骤s72中，可以以双编程方法dpgm执行针对低于第n个目标电压pvn的目标电压的编程循环，并且可以以正常编程方法npgm执行针对第n个目标电压pvn的编程循环。由于以正常编程方法npgm执行针对第n个目标电压pvn的编程循环，所以可以缩短选择的页的编程操作时间。
68.在步骤s73中，当确定存储器单元的所有阈值电压都增加到第一至第(n-1)个目标电压pv1至pv(n-1)时(是)，对于下一个编程循环，k增加1(s76)，针对第n个目标电压pvn的第k个编程循环可以被执行(s77)。可以以双编程方法dpgm来执行从步骤s77执行的针对第n个目标电压pvn的第k个编程循环。
69.随后，可以执行用于确定存储器单元的阈值电压是否增加到第n个目标电压pvn的操作(s78)。当存储器单元的阈值电压没有增加到第n个目标电压pvn时(否)，k增加1(s79)，并且可以执行增加编程电压vpgm的操作(s80)。随后，可以执行使用增加后的编程电压vpgm的第k编程循环(s77)。
70.可以重复步骤s77至s80，直到存储器单元的所有阈值电压都增加到第n个目标电压pvn，并且当存储器单元的所有阈值电压都增加到第n个目标电压pvn时(步骤s78中为“是”)，可以结束选择的页的编程操作。
71.图8是图示了针对每个编程循环的本公开的实施例的示图。
72.参照图8，可以以双编程方法dpgm执行第一编程循环lp1。例如，在第一编程循环lp1中，可以顺序地执行使用第一编程电压1vpgm的子编程操作和使用第一验证电压v1作为目标电压的验证操作。假设第一验证电压v1是主验证电压，则验证操作还可以包括使用低于第一验证电压v1的第一子验证电压的子验证操作。例如，在执行使用第一子验证电压的子验证操作之后，可以执行使用第一验证电压v1的主验证操作。
73.随后，可以执行第二编程循环lp2。可以以双编程方法dpgm来执行第二编程循环
3)vpgm的第(k-2)个编程电压(k-2)vpgm的子编程操作。在子编程操作期间，可以确定用于确定在第(k-3)个编程循环lp(k-3)中执行的验证操作是通过还是失败的电流感测检查csc操作。在电流感测检查csc操作中，当确定第(n-1)个验证操作通过并且第n个验证操作失败时，可以从第(k-2)个编程循环lp(k-2)中省略第(n-1)个验证操作。由于第(n-1)个验证操作通过，因此可以以双编程方法dpgm执行使用第n个验证电压vn的第n个验证操作。
79.当第(k-1)个编程循环lp(k-1)开始时，可以执行使用高于第(k-2)个编程电压(k-2)vpgm的第(k-1)个编程电压(k-1)vpgm的子编程操作。在子编程操作期间，可以确定用于确定在第(k-2)个编程循环lp(k-2)中执行的验证操作是通过还是失败的电流感测检查csc操作。在电流感测检查csc操作中，当确定第n个验证操作失败时，可以在执行第n个验证操作之后执行第k个编程循环lpk。
80.当第k个编程循环lpk开始时，可以执行使用高于第(k-1)个编程电压(k-1)vpgm的第k个编程电压kvpgm的子编程操作。在子编程操作期间，可以执行用于确定在第(k-1)个编程循环lp(k-1)中执行的验证操作是通过还是失败的电流感测检查csc操作。在电流感测检查csc操作中，当确定第n个验证操作通过时，可以结束选择的页的编程操作。
81.由于上述编程操作是用于帮助理解本实施例的实施例，所以在每个编程循环中执行的验证操作和验证电压可以根据存储器设备而变化。
82.根据上述本实施例，在第(n-1)个验证操作通过之前，除第n个验证操作外，所有第一至第(n-1)个验证操作都可以以双编程方法dpgm来执行，并且仅第n个验证操作可以以正常编程方法来执行。在第(n-1)个验证操作通过之后，可以以双编程方法dpgm执行第n个验证操作。
83.因此，通过以正常编程方法npgm执行第n个验证操作，直到第(n-1)个验证操作通过，可以缩短编程操作时间。另外，通过在第n个验证操作通过之后以双编程方法dpgm执行第n个验证操作，可以改进被编程为具有第n个目标电压的存储器单元的阈值电压分布。
84.图9是图示了应用了本公开的存储器设备的存储器卡系统的示图。
85.参照图9，存储器卡系统2000包括存储器控制器2100、存储器设备2200和连接器2300。
86.存储器控制器2100被连接到存储器设备2200。存储器控制器2100被配置为访问存储器设备2200。例如，存储器控制器2100可被配置为：控制存储器设备2200的编程、读取或擦除操作，或者控制后台操作。存储器控制器2100被配置为提供存储器设备2200与主机之间的接口。存储器控制器2100被配置为驱动用于控制存储器设备2200的固件。存储器设备2200可以被配置为与参考图2描述的存储器设备md相同。
87.存储器控制器2100可以通过连接器2300与外部设备通信。存储器控制器2100可以根据特定的通信标准与外部设备(例如，主机)通信。例如，存储器控制器2100被配置为通过各种通信标准中的至少一种通信标准与外部设备通信，各种通信标准诸如是通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、pci-express(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、火线、通用闪速存储装置(ufs)、wifi、蓝牙和nvme。例如，连接器2300可以由上述各种通信标准中的至少一种通信标准来定义。
88.例如，存储器设备2200可以由各种非易失性存储器设备构成，各种非易失性存储
器设备诸如是电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻ram(reram)、铁电ram(fram)和自旋转移转矩磁ram(stt-mram)。
89.存储器控制器2100和存储器设备2200可以被集成到一个半导体设备中以配置存储器卡。例如，存储器控制器2100和存储器设备2200可以被集成到一个半导体设备中，以配置存储器卡，诸如pc卡(个人计算机存储器卡国际协会(pcmcia))、紧凑型闪卡(cf)、智能媒体卡(sm或smc)、存储器棒、多媒体卡(mmc、rs-mmc、mmcmicro或emmc)、sd卡(sd、minisd、microsd或sdhc)和通用闪速存储装置(ufs)。
90.图10是图示了应用了本公开的存储器设备的固态驱动器(ssd)系统的示图。
91.参照图10，ssd系统3000包括主机3100和ssd 3200。ssd 3200通过信号连接器3001与主机3100交换信号，并通过功率连接器3002接收功率。ssd 3200包括ssd控制器3210、多个闪速存储器3221至322n、辅助电源设备3230和缓冲器存储器3240。
92.根据本公开的实施例，闪速存储器3221至322n可以被配置为与参考图2描述的存储器设备md相同。
93.ssd控制器3210可以响应于从主机3100接收的信号来控制多个闪速存储器3221至322n。例如，该信号可以是基于主机3100与ssd3200之间的接口的信号。例如，该信号可以是由诸如以下的接口中的至少一种接口定义的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(mcm)、外围组件互连(pci)、pci express(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、火线、通用闪速存储装置(ufs)、wi-fi、蓝牙和nvme。
94.辅助电源设备3230通过功率连接器3002连接到主机3100。辅助电源设备3230可以从主机3100接收功率，并且可以充电。当来自主机3100的功率供应不平稳时，辅助电源设备3230可以提供ssd 3200的功率。例如，辅助电源设备3230可以被定位在ssd 3200中，或者可以被定位在ssd 3200的外部。例如，辅助电源设备3230可以被定位在主板上，并且可以向ssd 3200提供辅助功率。
95.缓冲器存储器3240用作ssd 3200的缓冲器存储器。例如，缓冲器存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者可以临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括易失性存储器(诸如dram、sdram、ddr sdram和lpddr sdram)、或者非易失性存储器(诸如fram、reram、stt-mram和pram)。