半导体部件的制造方法以及半导体装置的制造方法与流程

半导体部件的制造方法以及半导体装置的制造方法
1.相关申请
2.本技术享受以日本专利申请2020-157540号(申请日：2020年9月18日)为基础申请的优先权。本技术通过参考该基础申请而包括基础申请的全部内容。
技术领域
3.本发明的实施方式涉及半导体部件的制造方法以及半导体装置的制造方法。


背景技术：

4.金属氧化物半导体场效应晶体管(mosfet)等半导体装置被用于电力转换等用途。存在具有交替设置有多个第一导电型的半导体区域和多个第二导电型的半导体区域的超结结构的半导体装置。对于这样的半导体装置，优选第一导电型的半导体区域所包含的杂质量与第二导电型的半导体区域所包含的杂质量的杂质量差较小。


技术实现要素：

5.本发明的实施方式提供一种能够减少杂质量差的半导体部件的制造方法以及半导体装置的制造方法。
6.在实施方式的半导体部件的制造方法中，测定包含第一导电型的第一半导体层的半导体基板的第一质量。在所述第一半导体层的上表面形成第一开口。测定形成有所述第一开口的所述半导体基板的第二质量。在所述第一开口的内部形成第二导电型的第二半导体层时，使所述第二半导体层中的第二导电型的杂质浓度根据所述第一质量与所述第二质量的质量差而变化。
附图说明
7.图1是表示具有通过实施方式的制造方法制造的超结结构的半导体装置的剖视图。
8.图2的(a)～图3的(b)是表示实施方式的半导体部件的制造方法的剖视图。
9.图4的(a)～图6是表示实施方式的半导体装置的制造方法的剖视图。
10.图7是表示参考例的制造方法以及实施方式的制造方法的特性的曲线图。
具体实施方式
11.以下，参照附图对本发明的各实施方式进行说明。
12.附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的相同。即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不同地进行表示的情况。
13.在本技术说明书和各图中，对与已经说明过的要素相同的要素标注相同的附图标记并适当省略详细的说明。
14.在以下的说明以及附图中，n

、n-以及p

、p、p-的标记表示各杂质浓度的相对高低。即，带有“ ”的标记表示与没有附加“ ”和
“‑”
中的任一个的标记相比杂质浓度相对较高，带有
“‑”
的标记表示与什么未附加任一个的标记相比杂质浓度相对较低。在各个区域中包含p型杂质和n型杂质这两者的情况下，这些标记表示这些杂质进行了相互补偿之后的净杂质浓度的相对高低。
15.关于以下说明的各实施方式，也可以使各半导体区域的p型和n型反转而实施各实施方式。
16.图1是表示具有通过实施方式的制造方法制造的超结结构的半导体装置的剖视图。
17.图1所示的半导体装置100包含n

型(第一导电型)漏极区域1、n-型漂移区域2、p-型(第二导电型)柱区域3、p型基体区域4、n

型源极区域5、p

型接触区域6、栅极电极10、漏极电极21及源极电极22。
18.在实施方式的说明中，使用xyz正交坐标系。将从漏极电极21朝向n

型漏极区域1的方向设为z方向(第一方向)。将与z方向垂直且相互正交的2个方向设为x方向(第二方向)及y方向(第三方向)。另外，为了说明，将从漏极电极21朝向n

型漏极区域1的方向称为“上”，将其相反方向称为“下”。这些方向基于漏极电极21与n

型漏极区域1的相对位置关系，与重力的方向无关。
19.漏极电极21设置于半导体装置100的下表面。n

型漏极区域1设置于漏极电极21之上，与漏极电极21电连接。n-型漂移区域2设置于n

型漏极区域1之上。n-型漂移区域2经由n

型漏极区域1与漏极电极21电连接。n-型漂移区域2中的n型杂质浓度比n

型漏极区域1中的n型杂质浓度低。
20.p-型柱区域3设置于n-型漂移区域2之上。n-型漂移区域2包含与p-型柱区域3在x方向上并排的n-型柱区域2n。p型基体区域4设置于p-型柱区域3之上。p型基体区域4中的p型杂质浓度比p-型柱区域3中的p型杂质浓度高。n

型源极区域5以及p

型接触区域6设置于p型基体区域4之上。p

型接触区6中的p型杂质浓度比p型基体区域4中的p型杂质浓度高。
21.栅极电极10设置于n-型柱区域2n之上。栅极电极10在x方向上隔着栅极绝缘层10a与n-型柱区域2n的一部分、p型基体区域4以及n

型源极区5对置。
22.源极电极22设置于n

型源极区域5、p

型接触区域6以及栅极电极10之上，与n

型源极区域5以及p

型接触区域6电连接。在栅极电极10与源极电极22之间设置有绝缘层15。栅极电极10与源极电极22电分离。
23.源极电极22例如包含第一金属层22a及第二金属层22b。第一金属层22a沿着n

型源极区域5的上表面、p

型接触区域6的上表面以及绝缘层15的表面设置。第二金属层22b设置于第一金属层22a之上。
24.n-型柱区域2n、p-形柱区域3、p型基体区域4、n

型源极区5、p

型接触区6以及栅极电极10在x方向上设置有多个。多个n-型柱区域2n及多个p-形柱区域3在x方向上交替设置。多个n-型柱区域2n及多个p-形柱区域3构成所谓的超结结构。各n-形柱区域2n、各p-形柱区域3、各p型基体区域4、各n

型源极区域5、各p

型接触区域6及各栅极电极10沿y方向延伸。
25.对半导体装置100的动作进行说明。
26.在对漏极电极21施加相对于源极电极22为正的电压的状态下，对栅极电极10施加
比阈值高的电压。在p型基体区域4形成沟道(反型层)。电子通过沟道和n-型漂移区域2流向漏极电极21。由此，半导体装置100成为导通状态。然后，当施加至栅极电极10的电压变得低于阈值时，p型基体区域4中的沟道消失，半导体装置100成为截止状态。
27.在半导体装置100为截止状态且向漏极电极21施加相对于源极电极22的电位为正的电位时，耗尽层从n-型柱区域2n与p型基体区域4的pn结面起沿着z方向扩展。另外，耗尽层从n-型柱区域2n与p-形柱区域3的pn结面起沿着x方向扩展。通过由n-型柱区域2n和p-形柱区域3引起的在x方向上的耗尽层的扩展，能够提高半导体装置100的耐压。或者，能够在维持半导体装置100的耐压不变的状态下，提高n-型漂移区域2中的n型杂质浓度，降低半导体装置100的导通电阻。
28.对半导体装置100的各构成要素的材料的一例进行说明。
29.n

型漏极区域1、n-型漂移区域2、p-型支柱区域3、p型基体区域4、n

型源极区域5以及p

型接触区域6包含从由硅、碳化硅以及氮化镓构成的组中选择的至少1个作为半导体材料。在使用硅作为半导体材料的情况下，作为n型杂质，能够使用砷、磷或锑。作为p型杂质，能够使用硼。
30.栅极电极10包含多晶硅等导电材料。栅极绝缘层10a和绝缘层15包含氧化硅等绝缘材料。漏极电极21和第二金属层22b包含铜、铝等金属。第一金属层22a包含钛、氮化钛、钨等作为阻挡金属发挥功能的金属。
31.对实施方式的半导体部件的制造方法进行说明。
32.图2及图3是表示实施方式的半导体部件的制造方法的剖视图。
33.准备包含n

型半导体层1a以及n-型半导体层2a(第一半导体层)的半导体基板sub。n-型半导体层2a设置于n

型半导体层1a之上。半导体基板sub可以不包含n

型半导体层1a而仅包含n-型半导体层2a。从n

型半导体层1a朝向n-型半导体层2a的方向与z方向平行。n-型半导体层2a的上表面与x方向及y方向平行。通过半导体基板sub的热氧化或化学气相沉积(cvd)，如图2的(a)所示，在n-型半导体层2a的上表面形成绝缘层il1(第一层)。
34.测定形成有绝缘层il1的半导体基板sub的质量(第一质量)。质量例如可以通过lam公司的metryx系列、或在温度、气压被控制的环境下设置的电子天平进行测定。在绝缘层il1之上形成光致抗蚀剂pr。通过光刻以及反应性离子蚀刻(rie)，对绝缘层il1进行图案化。由此，如图2的(b)所示，在n-型半导体层2a的上表面设置具有开口op2(第二开口)的绝缘层il1。开口op2在x方向上形成有多个。各开口op2沿y方向延伸。
35.通过灰化去除光致抗蚀剂pr。测定开口op2在x方向上的长度。长度例如通过测长sem(critical dimension
–
scanning electron microscope：cd-sem)来测定。使用绝缘层il1作为掩模，通过rie，在n-型半导体层2a的上表面形成开口op1(第一开口)。形成开口op1的位置与开口op2的位置对应。如图3的(a)所示，开口op1在x方向上形成有多个。各开口op1沿y方向延伸。
36.测定形成有开口op1的半导体基板sub的质量(第二质量)。第二质量包含绝缘层il1的质量。如图3的(b)所示，在开口op1的内部使p-型半导体层3a(第二半导体层)外延生长。
37.在外延生长中，一边对半导体基板sub进行加热，一边将包含硅的第一气体和包含p型杂质的第二气体供给至载置有半导体基板sub的处理空间。例如，作为第一气体，使用硅
烷、氯硅烷、二氯硅烷、三氯硅烷等气体。作为第二气体，使用乙硼烷、三硼烷、氯硼烷等气体。为了抑制硅向绝缘层il1的沉积，也可以进一步供给蚀刻气体。作为蚀刻气体，可以使用盐酸气体。
38.在形成p-型半导体层3a时，使p-型半导体层3a中的p型杂质浓度根据第一质量与第二质量的质量差而变化。具体而言，质量差越大，使p-型半导体层3a中的p型杂质浓度越低。
39.作为使p-型半导体层3a中的p型杂质浓度变化的方法，有以下的方法。
40.在第一个方法中，在形成p-型半导体层3a时，调整第二气体的流量。质量差越大，使第二气体的流量越小。也可以代替流量而调整压力。例如，质量差越大，则使形成p-型半导体层3a的空间中的第二气体的压力越低。流量越大或者压力越高，则对所形成的半导体层的p型杂质的供给量越增大。由此，能够使p-型半导体层3a中的p型杂质浓度变化。
41.在第二个方法中，首先，沿着开口op1的内壁形成包含p型杂质的杂质层。接着，在开口op1的内部形成未掺杂或p型杂质浓度低的半导体层。之后，通过热处理，p型杂质从杂质层向未掺杂或低浓度的半导体层扩散，由此形成p-型半导体层3a。在形成杂质层时，通过根据质量差来调整第二气体的流量，由此能够使p-型半导体层3a中的p型杂质浓度变化。
42.也可以代替第二气体的流量或压力的调整而调整稀释气体或蚀刻气体的流量或压力。作为稀释气体，可以使用氢气。
43.或者，除了调整第二气体的流量或压力，还可以调整稀释气体或蚀刻气体的流量或压力。
44.图4～图6是表示实施方式的半导体装置的制造方法的剖视图。
45.首先，通过上述的半导体部件的制造方法，制造包含n-型半导体层2a以及p-型半导体层3a的半导体部件。去除绝缘层il1。通过化学机械研磨(cmp)，使n-型半导体层2a及p-型半导体层3a的上表面平坦化。在n-型半导体层2a的上表面以及p-型半导体层3a的上表面离子注入p型杂质，形成p型半导体区域4a(第一半导体区域)。通过光刻以及rie，如图4的(a)所示，在n-型半导体层2a之上形成开口op3。开口op3贯通p型半导体区域4a，并到达n-型半导体层2a。开口op3在x方向上形成有多个。各开口op3沿y方向延伸。
46.通过热氧化，沿着开口op3的内壁以及p型半导体区域4a的上表面而形成绝缘层il2。通过cvd，在绝缘层il2之上形成将开口op3填埋的导电层。通过化学干式蚀刻(cde)、rie或湿式蚀刻，使该导电层的上表面后退。由此，如图4的(b)所示，在开口op3内形成栅极电极10。
47.在p型半导体区域4a的上表面离子注入n型杂质，形成n

型半导体区域5a(第二半导体区域)。通过cvd，在n

型半导体区域5a以及栅极电极10之上形成绝缘层il3。通过光刻以及rie，除去绝缘层il2的一部分以及绝缘层il3的一部分，如图5的(a)所示，形成开口op4。通过开口op4，n

型半导体区域5a的一部分露出。
48.通过开口op4，向n

型半导体区域5a的一部分离子注入p型杂质，形成p

型接触区域6。通过溅射，沿着n

型半导体区域5a的上表面、p

型接触区域6的上表面以及绝缘层il3的表面形成第一金属层22a。通过溅射，如图5的(b)所示，在第一金属层22a之上形成第二金属层22b。形成包含第一金属层22a及第二金属层22b的源极电极22(第一电极)。
49.磨削n

型半导体层1a的下表面，直到n

型半导体层1a成为规定的厚度为止。通过溅射，如图6所示，在n

型半导体层1a的下表面形成漏极电极21(第二电极)。在使用不包含n

型
半导体层1a的半导体基板sub的情况下，对n-型半导体层2a的下表面进行磨削。在磨削后的下表面离子注入n型杂质，形成n

型的半导体区域。然后，通过溅射形成漏极电极21。通过以上方式，制造实施方式的半导体装置100。
50.在图6所示的结构中，n

型半导体层1a与半导体装置100的n

型漏极区域1对应。n-型半导体层2a与n-型漂移区域2对应。p-型半导体层3a与p-型柱区域3对应。p型半导体区域4a与p型基体区域4对应。n

型半导体区域5a与n

型源极区域5对应。绝缘层il2与栅极绝缘层10a对应。绝缘层il3与绝缘层15对应。
51.上述的制造方法中的处理的顺序能够适当变更。例如，可以在形成栅极电极10之后形成p型半导体区域4a。也可以在形成n

型半导体区域5a后且在绝缘层il3的形成前形成p

型接触区域6。另外，也可以对上述的制造方法适当追加其他的处理。例如，也可以在第二金属层22b的一部分上形成氮化硅层、聚酰亚胺树脂等绝缘层作为钝化层。也可以在n-型半导体层2a上形成其他半导体区域。
52.对实施方式的效果进行说明。
53.如上所述，在半导体装置100为断开状态时，耗尽层从n-型柱区域2n与p-形柱区域3的pn结面沿起着x方向扩展。通过使n-型柱区域2n和p-型柱区域3耗尽化，半导体装置100的耐压提高。为了促进n-型柱区域2n和p-形柱区域3的耗尽，优选n-型柱区域2n中所包含的n型杂质的量与p-型柱区域3中所包含的p型杂质的量之间的杂质量差小。n-型柱区域2n的宽度(x方向上的长度)、n-型柱区域2n中的n型杂质浓度、p-形柱区域3的宽度、以及p-形柱区域3中的p型杂质浓度被设计成该差变小。
54.n-型柱区域2n的n型杂质量及p-形柱区域3的p型杂质量根据图3的(a)所示的开口op1的尺寸而变化。例如，开口op1的截面积越大，则p-型半导体层3a的截面积越大，开口op1彼此之间的n-型半导体层2a的截面积越小。其结果，n-型柱区域2n的n型杂质量减少，p-型柱区域3的p型杂质量增加。开口op1的截面积越偏离设计值，则n-型柱区域2n的n型杂质量与p-型柱区域3的p型杂质量的杂质量差越大。
55.在实施方式的制造方法中，测定未形成开口op1时的半导体基板sub的第一质量和形成有开口op1后的半导体基板sub的第二质量。第一质量与第二质量的质量差的大小与开口op1的截面积相关。开口op1的截面积越大，则质量差越大。通过根据质量差改变p-型半导体层3a中的p型杂质浓度，能够减小杂质量差。
56.例如，预先设定n-型柱区域2n的n型杂质量与p-形柱区域3的p型杂质量相等时的质量差(第一标称值)。在形成p-型半导体层3a时，预先设定第二气体的流量(标称流量)，该第二气体的流量(标称流量)用于使n-型柱区域2n的n型杂质量与p-型柱区域3的p型杂质量相等。测定出第一质量和第二质量后，计算其质量差。计算基于测定结果的质量差相对于第一标称值的变化量(第一变化量)。根据第一变化量，使第二气体的流量从标称流量起变化。基于测定结果的质量差越比第一标称值大，则使第二气体的流量比标称流量越小。基于测定结果的质量差越比第一标称值小，则使第二气体的流量比标称流量越大。
57.例如，预先设定表示第一变化量与流量的校正量的关系的数据。当计算出第一变化量时，参照该数据，取得与第一变化量对应的校正量。基于所取得的校正量来校正标称流量。在形成p-型半导体层3a时，以校正后的流量供给第二气体。
58.根据实施方式的制造方法，制造被减少了杂质量差的半导体部件。通过使用该半
导体部件，能够制造能够减少杂质量差的半导体装置100。
59.作为比较例的制造方法，可举出基于已制造的半导体部件或半导体装置的分析结果来调整p-型半导体层3a的p型杂质浓度的方法。具体而言，在半导体部件或半导体装置中，测定n-型柱区域2n的宽度及p-形柱区域3的宽度，基于该测定结果，调整之后的制造工序中的p-型半导体层3a的p型杂质浓度。即，在比较例的制造方法中，对p-型半导体层3a的p型杂质浓度进行反馈控制。
60.根据实施方式的制造方法，第一变化量能够在p-型半导体层3a的形成前计算。基于第一变化量，能够调整之后形成的p-型半导体层3a的p型杂质浓度。即，能够基于第一变化量对p-型半导体层3a的p型杂质浓度进行前馈控制。通过基于制造过程中的测定结果对p-型半导体层3a的p型杂质浓度进行前馈控制，从而与比较例的制造方法相比，能够减少杂质量差。另外，能够抑制制造出特性差的半导体装置的情况，能够提高半导体部件以及半导体装置的成品率。
61.除了第一变化量之外，也可以使p-型半导体层3a中的p型杂质浓度根据开口op2的宽度而变化。开口op2的宽度与将绝缘层il1用作掩模而形成的开口op1的宽度相关。开口op2的宽度越宽，则开口op1的宽度也越宽，开口op1的截面积越大。
62.预先设定为了使n-型柱区域2n的n型杂质量与p-形柱区域3的p型杂质量相等而优选的开口op2的宽度(第二标称值)。在形成开口op2之后，测定开口op2的宽度。计算测定出的宽度相对于第二标称值的变化量(第二变化量)。根据第一变化量及第二变化量，使第二气体的流量从标称流量起变化。
63.例如，预先设定对第一变化量、第二变化量以及流量的校正量的关系进行表示的数据。当计算出第一变化量及第二变化量时，参照该数据，取得与第一变化量及第二变化量对应的校正量。基于所取得的校正量，根据标称流量对第二气体的流量进行校正。在形成p-型半导体层3a时，以校正后的流量供给第二气体。
64.质量差不仅依赖于开口op1的宽度，还依赖于开口op1的深度(z方向上的长度)。质量差的一部分也可能起因于开口op1的深度的偏差。当开口op1变深时，p-型柱区域3的z方向上的长度变长。与此相应地，与p-型柱区域3并排的n-形柱区域2n的z方向上的长度也变长。因此，开口op1的深度的偏差对杂质量差的影响小。通过根据第一变化量以及第二变化量使p-型半导体层3a中的p型杂质浓度变化，能够进一步减小杂质量差。
65.在形成开口op1时，产生蚀刻量的偏差。如果仅基于开口op2的宽度来预测开口op1的截面积，则由于蚀刻量的偏差，与基于质量差的预测相比精度降低。因此，如果仅根据开口op2的宽度的测定结果使p-型半导体层3a中的p型杂质浓度变化，则与仅根据质量差而使p-型半导体层3a中的p型杂质浓度变化的情况相比，存在杂质量差变大的倾向。因此，优选根据开口op2的宽度以及质量差，使p-型半导体层3a中的p型杂质浓度变化。
66.图7的(a)是表示参考例的制造方法的特性的曲线图。图7的(b)是表示实施方式的制造方法的特性的曲线图。
67.在实施方式的制造方法中，测定第一质量、第二质量以及开口op2的宽度。在参考例的制造方法中，仅测定开口op2的宽度，不测定第一质量或第二质量。
68.图7的(a)的曲线图通过以下的步骤得到。
69.在半导体装置的制造过程中，测定开口op2的宽度。p-型半导体层3a以标称流量供
给第二气体而形成。根据所制造的半导体装置的电特性，能够计算出n-型半导体层2a所包含的n型杂质量与p-型半导体层3a所包含的p型杂质量之比。具体而言，对于所制造的半导体装置，测定未对栅极电极10施加电压时的耐压值(击穿电压)和对栅极电极10施加电压时的耐压值，测定它们的比。参照在过去的量产数据中得到的与该比相关的模拟结果。根据模拟结果，得到与该比对应的n-型半导体层2a所包含的n型杂质量与p-型半导体层3a所包含的p型杂质量之比。将其作为实测值。实测值可以用(np/nn-1)的数学式，以单位％来表示。正的符号表示p型杂质量比n型杂质量多的状态。负的符号表示n型杂质量比p型杂质量多的状态。
70.预测以标称流量供给第二气体时的p-型半导体层3a中的p型杂质量。基于该预测结果，计算杂质量比的预测值。具体而言，杂质量比的预测值用(np1/nn1-1)表示。np1是在p-型半导体层3a中预测的p型杂质量。nn1是预先规定的n-型半导体层2a中的n型杂质量。np1是开口op1的截面积和p-型半导体层3a中的p型杂质浓度之积。开口op1的截面积是通过具有测定出的宽度的开口op2形成开口op1时的预测的截面积。p型杂质浓度是以标称流量供给第二气体时的值。nn1是n-型半导体层2a中的n型杂质浓度与开口op1彼此之间的n-型半导体层2a的截面积之积。n-型半导体层2a中的n型杂质浓度由供给半导体基板sub的制造商提供。或者，也可以通过水银探针或cv测定，在半导体制造装置的处理前，测定n-型半导体层2a中的n型杂质浓度。开口op1彼此之间的n-型半导体层2a的截面积是从栅极电极10的间距和开口op1的深度的标称值减去预测的开口op1的截面积而得到的值。
71.图7的(b)的曲线图通过与图7的(a)的曲线图相同的步骤得到。
72.在半导体装置的制造过程中，测定第一质量、第二质量以及开口op2的宽度。p-型半导体层3a以标称流量供给第二气体而形成。根据所制造的半导体装置的电特性，能够计算出n-型半导体层2a所包含的n型杂质量与p-型半导体层3a所包含的p型杂质量之比。将其作为实测值。
73.预测以与第一变化量及第二变化量对应的流量供给第二气体时的n-型半导体层2a中的n型杂质量及p-型半导体层3a中的p型杂质量。(np1/nn1-1)所表示的杂质量比的预测值。
74.在图7的(a)及图7的(b)中，横轴表示杂质量比的预测值，纵轴表示杂质量比的实测值。实线表示预测值与实测值一致的线。比较图7的(a)及图7的(b)的结果可知，关于实施方式的制造方法，实测值相对于预测值的偏差比参考例的制造方法小。具体而言，关于参考例的制造方法，预测值相对于实测值的决定系数r2为0.53。关于实施方式的制造方法，预测值相对于实测值的决定系数r2为0.84。预测值相对于实测值的偏差越小，则在对p-型半导体层3a的p型杂质浓度进行前馈控制时，越能够减少杂质量差。根据实施方式的制造方法，与参考例的制造方法相比，能够减少杂质量差。由此，例如能够改善成品率。
75.上述的质量差的计算、第一变化量的计算、第二变化量的计算、校正量的取得、第二气体的流量的校正等由通用或专用的计算机执行。或者，这些处理也可以由人执行。
76.在上述的实施方式的制造方法中，也可以适当追加其他工序。例如，也可以多次执行n-型半导体层的形成以及图2的(a)～图3的(b)所示的工序的集合，形成与n-型支柱区域2n以及p-型支柱区域3相当的区域。在该情况下也是，在绝缘层il1的形成后以及在向n-型半导体层的开口的形成后分别测定质量，并根据质量差，来调整p-型半导体层中的p型杂质浓
度。由此，例如制造杂质量差小的半导体装置100。
77.以上，例示了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更等。这些实施方式及其变形例包含在发明的范围及主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。另外，前述的各实施方式能够相互组合来实施。
78.附图标记说明
79.1：n

型漏极区域、1a：n

型半导体层、2：n-型漂移区域，
80.2a：n-型半导体层、2n：n-形柱区域、3：p-形柱区域，
81.3a：p-型半导体层、4：p型基体区域、4a：p型半导体区域，
82.5：n

型源极区域、5a：n

型半导体区域、6：p

型接触区域，
83.10：栅极电极、10a：栅极绝缘层、15：绝缘层、21：漏极电极，
84.22：源极电极、22a：第一金属层、22b：第二金属层，
85.100：半导体装置、il1～il3：绝缘层、op1～op4：开口，
86.pr：光致抗蚀剂、sub：半导体基板。