栅极驱动电路及显示装置的制作方法

1.本技术涉及显示技术领域，尤其涉及一种栅极驱动电路及显示装置。


背景技术：

2.目前，触控显示面板在手机、平板以及笔记本电脑中发展迅速，内嵌式触控技术的应用使得触控显示面板更加轻薄、成本更低。基于非晶硅技术的栅极驱动方案的技术更加成熟，成本也更低，可实现大世代面板生产，一直是中大尺寸显示面板的主流技术方案。但是由于非晶硅晶体管自身漏电流较高，对光敏感度高导致在内嵌式触控技术上应用较为困难。目前在包含非晶硅晶体管的栅极驱动电路和内嵌式触控技术的显示装置中，为了消除非晶硅晶体管的漏电流对触控及显示的影响，只能在每一帧显示结束后进行触控探测，无法实现如ltps(low temperature poly-silicon，低温多晶硅)晶体管一样的高频触控探测，从而导致显示装置的触控灵敏度不佳。
3.所以，目前基于非晶硅技术的栅极驱动电路存在漏电流大的技术问题。


技术实现要素：

4.本技术提供一种栅极驱动电路及显示装置，用于缓解目前基于非晶硅技术的栅极驱动电路存在的漏电流大的技术问题。
5.本技术提供一种栅极驱动电路，其包括电性连接的多级驱动单元，每级所述驱动单元包括：
6.输入模块，与恒压高电位输出端及第一节点电性连接，并接入第一级传信号输入端；
7.输出模块，与时钟信号线以及级传信号输出端电性连接，并接入所述第一节点；
8.下拉模块，所述下拉模块与所述第一节点以及第一控制信号端电性连接；以及
9.下拉控制模块，与所述下拉模块电性连接。
10.在本技术的栅极驱动电路中，每级所述驱动单元还包括触控控制模块，所述触控控制模块与所述下拉模块、所述下拉控制模块以及所述级传信号输出端均电性连接，所述触控控制模块用于关闭所述下拉模块以及所述下拉控制模块，并在所述触控阶段拉低所述级传信号输出端的电压。
11.在本技术的栅极驱动电路中，所述触控控制模块与第二控制信号端电性连接，所述第二控制信号端用于在所述触控阶段开启所述触控控制模块并在所述非触控阶段关闭所述触控控制模块。
12.在本技术的栅极驱动电路中，所述下拉模块包括第一下拉模块和第二下拉模块，所述第一下拉模块和所述第二下拉模块均与所述第一控制信号端电性连接，所述第二下拉模块与所述下拉控制模块电性连接，所述第一下拉模块与第二级传信号输入端电性连接。
13.在本技术的栅极驱动电路中，所述下拉控制模块还与所述恒压高电位输出端及恒压低电位输出端电性连接，所述触控控制模块还与所述恒压低电位输出端电性连接。
14.在本技术的栅极驱动电路中，所述输入模块包括第一晶体管，所述第一晶体管的栅极和源极分别电性连接所述第一级传信号输入端和所述恒压高电位输出端；
15.所述输出模块包括第二晶体管和第一电容，所述第二晶体管的栅极、源极和漏极分别电性连接所述第一晶体管的漏极、所述时钟信号线和所述级传信号输出端，所述第一电容的两端分别电性连接所述第二晶体管的栅极和所述级传信号输出端；
16.所述第一下拉模块包括第三晶体管，所述第三晶体管的栅极、源极和漏极分别电性连接所述第二级传信号输入端、所述第一控制信号端和所述第二晶体管的栅极；
17.所述第二下拉模块包括第四晶体管，所述第四晶体管的源极和漏极分别电性连接所述第一控制信号端和所述第二晶体管的栅极；
18.所述下拉控制模块包括第五晶体管、第六晶体管、第七晶体管和第八晶体管，所述第五晶体管的栅极和源极均电性连接所述恒压高电位输出端，所述第六晶体管的栅极、源极和漏极分别电性连接所述第二晶体管的栅极、所述恒压低电位输出端和所述第五晶体管的漏极，所述第七晶体管的栅极、源极和漏极分别电性连接所述第五晶体管的漏极、所述恒压高电位输出端和所述第四晶体管的栅极，所述第八晶体管的栅极、源极和漏极分别电性连接所述第二晶体管的栅极、所述恒压低电位输出端和所述第四晶体管的栅极；
19.所述触控控制模块包括第九晶体管、第十晶体管和第十一晶体管，所述第九晶体管的栅极、源极和漏极分别电性连接所述第二控制信号端、所述恒压低电位输出端和所述第七晶体管的栅极，所述第十晶体管的栅极、源极和漏极分别电性连接所述第二控制信号端、所述恒压低电位输出端和所述第四晶体管的栅极，所述第十一晶体管的栅极、源极和漏极分别电性连接所述第二控制信号端、所述恒压低电位输出端和所述级传信号输出端。
20.在本技术的栅极驱动电路中，每级所述驱动单元还包括输出维持模块和复位模块；
21.所述输出维持模块电性连接于所述恒压低电位输出端与所述级传信号输出端之间；
22.所述复位模块与所述恒压低电位输出端、所述输出模块及所述级传信号输出端均电性连接，并接入复位信号端。
23.在本技术的栅极驱动电路中，所述输出维持模块包括第十二晶体管，所述第十二晶体管的栅极、源极和漏极分别与所述第十晶体管的漏极、所述恒压低电位输出端和所述级传信号输出端电性连接；
24.所述复位模块包括第十三晶体管和第十四晶体管，所述第十三晶体管的栅极、源极和漏极分别与复位信号端、所述恒压低电位输出端和所述级传信号输出端电性连接，所述第十四晶体管的栅极、源极和漏极分别与所述复位信号端、所述恒压低电位输出端和所述第二晶体管的栅极电性连接。
25.在本技术的栅极驱动电路中，第n级驱动单元的第一级传信号输入端与第n-1级驱动单元的级传信号输出端电性连接；
26.第n级驱动单元的第二级传信号输入端与第n 1级驱动单元的级传信号输出端电性连接；
27.其中，n为大于1的正整数。
28.本技术还提供一种栅极驱动电路，其包括电性连接的多级驱动单元，每级所述驱
动单元包括：
29.第一晶体管，所述第一晶体管的栅极、源极和漏极分别电性连接第一级传信号输入端、恒压高电位输出端和第一节点；
30.第二晶体管，所述第二晶体管的栅极、源极和漏极分别电性连接所述第一节点、时钟信号线和级传信号输出端；
31.第三晶体管和第四晶体管，所述第三晶体管的栅极、源极和漏极分别电性连接第二级传信号输入端、第一控制信号端和所述第一节点，所述第四晶体管的栅极、源极和漏极分别电性连接第二节点、所述第一控制信号端和所述第一节点；
32.第五晶体管、第六晶体管、第七晶体管和第八晶体管，所述第五晶体管的栅极和源极均电性连接所述恒压高电位输出端，所述第六晶体管的栅极、源极和漏极分别电性连接所述第一节点、恒压低电位输出端和第三节点，所述第七晶体管的栅极、源极和漏极分别电性连接所述第三节点、所述恒压高电位输出端和所述第二节点，所述第八晶体管的栅极、源极和漏极分别电性连接所述第一节点、所述恒压低电位输出端和所述第二节点。
33.在本技术的栅极驱动电路中，每级所述驱动单元还包括：第九晶体管、第十晶体管和第十一晶体管，所述第九晶体管的栅极、源极和漏极分别电性连接所述第二控制信号端、所述恒压低电位输出端和所述第七晶体管的栅极，所述第十晶体管的栅极、源极和漏极分别电性连接所述第二控制信号端、所述恒压低电位输出端和所述第四晶体管的栅极，所述第十一晶体管的栅极、源极和漏极分别电性连接所述第二控制信号端、所述恒压低电位输出端和所述级传信号输出端。
34.本技术还提供一种显示装置，其包括如上所述的栅极驱动电路。
35.本技术的有益效果是：本技术提供一种栅极驱动电路及显示装置，该栅极驱动电路包括电性连接的多级驱动单元，每级所述驱动单元包括：输入模块、与输入模块电性连接的输出模块、与输出模块电性连接的下拉模块、以及与下拉模块电性连接的下拉控制模块，输出模块电性连接级传信号输出端，下拉模块电性连接第一控制信号端。本技术通过将下拉模块电性连接第一控制信号端，利用第一控制信号端输出的信号，缓解或消除由输出模块向下拉模块的漏电流，提高显示品质，并实现在显示阶段进行触控探测，提高触控探测频率，进而提升触控灵敏度。
附图说明
36.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
37.图1是本技术实施例提供的栅极驱动电路中的单级驱动单元的结构原理图。
38.图2是本技术实施例提供的栅极驱动电路的部分时序图。
具体实施方式
39.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
40.本技术实施例提供一种栅极驱动电路及显示装置，该栅极驱动电路包括电性连接的多级驱动单元，每级所述驱动单元包括：输入模块、与所述输入模块电性连接的输出模块、与所述输出模块电性连接的下拉模块、以及与所述下拉模块电性连接的下拉控制模块，所述输出模块电性连接级传信号输出端，所述下拉模块电性连接第一控制信号端。本技术实施例通过将下拉模块电性连接第一控制信号端，利用第一控制信号端输出的信号，缓解或消除由输出模块向下拉模块的漏电流，提高显示品质，并实现在显示阶段进行触控探测，提高触控探测频率，进而提升触控灵敏度。
41.下面结合具体实施例对本技术提供的栅极驱动电路的结构和功能进行阐述。
42.在一种实施例中，请参阅图1，图1是本技术实施例提供的栅极驱动电路中的单级驱动单元的结构原理图。本实施例提供的栅极驱动电路包括依次电性连接的多级驱动单元，每级所述驱动单元包括输入模块10、输出模块20、下拉模块30以及下拉控制模块40。可以理解，该栅极驱动电路用于输出栅极驱动信号，以驱动像素电路进行工作，从而实现显示装置的发光显示功能；其中，每一级所述驱动单元对应显示装置中的一级显示单元，且每一级所述驱动单元均可输出该级显示单元所需的栅极驱动信号；各级驱动单元依次电性连接，并通过级传信号进行输出状态的协调，所述级传信号可以是所述栅极驱动信号。
43.在每级所述驱动单元中，所述输出模块20与所述输入模块10电性连接；所述输入模块10用于输入电源信号，并驱动所述输出模块20开启；所述输出模块20用于控制本级级传信号的输出；所述下拉模块30与所述输出模块20电性连接，用于在特定时刻下拉所述输出模块20的控制电压，以关闭所述输出模块20；所述下拉控制模块40与所述下拉模块30电性连接，用于在某一时刻关闭所述下拉模块30并在另一时刻开启所述下拉模块30。
44.进一步地，所述输入模块10与恒压高电位输出端vgh、第一级传信号输入端gi1、以及所述输出模块20均电性连接。所述恒压高电位输出端vgh可提供恒定的高电平信号，该高电平信号经所述输入模块10传输至所述输出模块20，以控制所述输出模块20的开启状态；所述第一级传信号输入端gi1用于向该级驱动单元输入级传信号，并利用该级传信号控制所述输入模块10的开启状态，进而控制所述高电平信号能否经所述输入模块10传输至所述输出模块20。所述输入模块10与所述输出模块20的电性连接线路上存在第一节点q，可以理解，所述输入模块10和所述输出模块20均与所述第一节点q电性连接。
45.所述输出模块20还与时钟信号输入端ck以及级传信号输出端g电性连接。所述时钟信号输入端ck用于输入时钟信号，根据所述第一节点q的电压状态，所述输出模块20选择是否将所述时钟信号输出至所述级传信号输出端g。所述级传信号输出端g用于输出本级栅极驱动信号，且该栅极驱动信号也是本级级传信号，可以理解，本级级传信号输出端g与其它级驱动单元的级传信号输入端电性连接，从而向其它级驱动单元传输本级级传信号。
46.所述下拉模块30与所述第一节点q电性连接，且与第二级传信号输入端gi2以及第一控制信号端vgas电性连接。所述下拉模块30用于在特定时刻拉低所述第一节点q的电压，从而关闭所述输出模块20。所述第二级传信号输入端gi2用于向该级驱动单元输入级传信号，并控制所述下拉模块30的开启状态。所述第一控制信号端vgas可以在非触控阶段输出低电平信号，并在触控阶段输出高电平信号；可以理解，所述非触控阶段是指该栅极驱动电路输出显示所需的驱动信号而不输出触控驱动信号的阶段，所述触控阶段是指该栅极驱动电路输出触控驱动信号的阶段，且在所述触控阶段，该栅极驱动电路同样输出显示所述的
驱动信号以维持显示状态，因此所述第一节点q在所述触控阶段维持高电压状态。本实施例利用所述第一控制信号端vgas，在所述触控阶段向所述下拉单元30输入高电平信号，以平衡所述下拉模块30两端的电压状态，减小或消除了由所述第一节点q向所述下拉单元30的漏电流，从而提升该栅极驱动电路输出信号的稳定性。
47.进一步地，所述下拉模块30包括第一下拉模块和第二下拉模块，且所述第一下拉模块和所述第二下拉模块均与所述第一控制信号端vgas电性连接。其中，所述第一下拉模块还与所述第二级传信号输入端gi2以及所述第一节点电性连接，所述第一下拉模块用于在所述第二级传信号输入端gi2输入的级传信号的控制下，选择性地将所述第一控制信号端vgas输入的信号传输至所述第一节点q。所述第二下拉模块还与所述下拉控制模块40以及所述第一节点q电性连接，所述第二下拉模块用于在所述下拉控制模块40的控制下，选择性地将所述第一控制信号端vgas输入的信号传输至所述第一节点q。
48.所述下拉控制模块40与所述第一节点q、所述恒压高电位输出端vgh、恒压低电位输出端vgl、以及所述下拉模块30均电性连接。具体地，所述下拉控制模块40与所述第二下拉模块电性连接，所述下拉控制模块40可选择性的将所述恒压高电位输出端vgh提供的高电平信号和所述恒压低电位输出端vgl提供的低电平信号输出至所述第二下拉模块，以实现对所述第二下拉模块开启状态的控制。其中，所述下拉控制模块40与所述第二下拉模块的电性连接线路上存在第二节点p，可以理解，所述下拉控制模块40和所述第二下拉模块均与所述第二节点p电性连接。
49.进一步地，每级所述驱动单元还包括触控控制模块50，所述触控控制模块50与所述下拉模块30、所述下拉控制模块40以及所述级传信号输出端g均电性连接，所述触控控制模块50用于关闭所述下拉模块30以及所述下拉控制模块40，并在所述触控阶段拉低所述级传信号输出端g的电压。具体地，所述触控控制模块50通过所述第二节点p与所述下拉模块30电性连接，并通过第三节点k与所述下拉控制模块40电性连接。
50.所述触控控制模块50还与第二控制信号端ago、所述恒压低电位输出端vgl均电性连接，其中，所述第二控制信号端ago提供的控制信号可在所述触控阶段开启所述触控控制模块50并在所述非触控阶段关闭所述触控控制模块50。可以理解，在所述触控阶段，所述第二控制信号端ago开启所述触控控制模块50，此时，所述恒压低电位输出端vgl将所述第二节点p、所述第三节点k、以及所述级传信号输出端g的电压均拉低至低电压状态，从而达到将所述下拉模块30关闭的效果，进一步避免所述第一节点q向所述下拉模块30漏电。
51.进一步地，每级所述驱动单元还包括输出维持模块60和复位模块70。所述输出维持模块60电性连接于所述恒压低电位输出端vgl与所述级传信号输出端g之间；所述复位模块70与所述恒压低电位输出端vgl、所述输出模块20及所述级传信号输出端g均电性连接。其中，所述输出维持模块60与所述第二节点p电性连接，并在所述第二节点p的电压状态的控制下决定是否将所述恒压低电位输出端vgl输入的低电平信号传输至所述级传信号输出端g；所述复位模块70与所述第一节点q以及复位信号端re电性连接，所述复位模块70在所述复位信号端re提供的复位信号的控制下，决定是否将所述恒压低电位输出端vgl输入的低电平信号传输至所述级传信号输出端g和所述第一节点q，所述复位模块70将所述恒压低电位输出端vgl输入的低电平信号传输至所述级传信号输出端g和所述第一节点q时，完成所述级传信号输出端g和所述第一节点q的电压复位。
52.进一步地，所述输入模块10包括第一晶体管t1，所述第一晶体管t1的栅极和源极分别电性连接所述第一级传信号输入端gi1和所述恒压高电位输出端vgh，所述第一晶体管t1的漏极电性连接所述第一节点q，所述第一晶体管t1在所述第一级传信号输入端gi1输入的信号控制下将所述恒压高电位输出端vgh输入的信号传输至所述第一节点q。
53.所述输出模块20包括第二晶体管t2和第一电容c1，所述第二晶体管t2的栅极、源极和漏极分别电性连接所述第一晶体管t1的漏极、所述时钟信号线ck和所述级传信号输出端g，所述第一电容c1的两端分别电性连接所述第二晶体管t2的栅极和所述级传信号输出端g，所述第二晶体管t2的栅极与所述第一节点q电性连接。所述第二晶体管t2可以根据所述第一节点q的电压状态将所述时钟信号线ck输入的信号传输至所述级传信号输出端g；所述第一电容c1用于存储所述第一节点q的电压状态，以在特定时间内维持所述第二晶体管开启。
54.所述第一下拉模块包括第三晶体管t3，所述第三晶体管t3的栅极、源极和漏极分别电性连接所述第二级传信号输入端gi2、所述第一控制信号端vgas和所述第二晶体管t2的栅极，所述第三晶体管t3在所述第二级传信号输入端gi2输入的信号控制下将所述第一控制信号端vgas输入的信号传输至所述第一节点q，可以理解，在所述非触控阶段，且所述第三晶体管t3开启时，所述第一控制信号端vgas输入低电平信号，从而将所述第一节点q的电压降低。
55.所述第二下拉模块包括第四晶体管t4，所述第四晶体管t4的源极和漏极分别电性连接所述第一控制信号端vgas和所述第二晶体管t2的栅极，所述第四晶体管t4的栅极电性连接所述第二节点p，所述第四晶体管t4可以根据所述第一节点p的电压状态将所述第一控制信号端vgas输入的信号传输至所述第一节点q，可以理解，在所述非触控阶段，且所述第四晶体管t4开启时，所述第一控制信号端vgas输入低电平信号，从而将所述第一节点q的电压降低。
56.所述下拉控制模块40包括第五晶体管t5、第六晶体管t6、第七晶体管t7和第八晶体管t8，所述第五晶体管t5的栅极和源极均电性连接所述恒压高电位输出端vgh，所述第六晶体管t6的栅极、源极和漏极分别电性连接所述第二晶体管t2的栅极、所述恒压低电位输出端vgl和所述第五晶体管t5的漏极，所述第七晶体管t7的栅极、源极和漏极分别电性连接所述第五晶体管t5的漏极、所述恒压高电位输出端vgh和所述第四晶体管t4的栅极，所述第八晶体管t8的栅极、源极和漏极分别电性连接所述第二晶体管t2的栅极、所述恒压低电位输出端vgl和所述第四晶体管t4的栅极。
57.所述触控控制模块50包括第九晶体管t9、第十晶体管t10和第十一晶体管t11，所述第九晶体管t9的栅极、源极和漏极分别电性连接所述第二控制信号端ago、所述恒压低电位输出端vgl和所述第七晶体管t7的栅极，所述第十晶体管t10的栅极、源极和漏极分别电性连接所述第二控制信号端ago、所述恒压低电位输出端vgl和所述第四晶体管t4的栅极，所述第十一晶体管t11的栅极、源极和漏极分别电性连接所述第二控制信号端ago、所述恒压低电位输出端vgl和所述级传信号输出端g。其中，所述第九晶体管t9的漏极与所述第三节点k电性连接，所述第十晶体管t10的漏极与所述第二节点p电性连接，从而可以在触控阶段将所述第三节点k和所述第二节点p的电压拉低以关闭第七晶体管t7和第四晶体管t4，防止第四晶体管t4与第一节点q之间的漏电；同时，第十一晶体管t11的漏极与级传信号输出
端g电性连接，而本级的级传信号输出端g与相邻级的第三晶体管t3的栅极电性连接，从而在触控阶段拉低所述级传信号输出端g的电压，使第三晶体管t3关闭，防止第三晶体管t3与所述第一节点q之间的漏电。
58.所述输出维持模块60包括第十二晶体管t12，所述第十二晶体管t12的栅极、源极和漏极分别与所述第十晶体管t10的漏极、所述恒压低电位输出端vgl和所述级传信号输出端g电性连接，所述第十二晶体管t12可根据所述第二节点p的电压状态维持所述级传信号输出端g持续输出低电平信号。
59.所述复位模块70包括第十三晶体管t13和第十四晶体管t14，所述第十三晶体管t13的栅极、源极和漏极分别与复位信号端re、所述恒压低电位输出端vgl和所述级传信号输出端g电性连接，所述第十四晶体管t14的栅极、源极和漏极分别与所述复位信号端re、所述恒压低电位输出端vgl和所述第二晶体管t2的栅极电性连接，所述第十三晶体管t13和所述第十四晶体管t14根据所述复位信号端re输入的信号将所述级传信号输出端g和所述第一节点q复位至初始电压。
60.进一步地，本技术提供的栅极驱动电路中所使用的晶体管(包括第一晶体管t1至第十四晶体管t14)均为非晶硅型晶体管，从而使该栅极驱动电路具有较低的成本和较高的工艺成熟度；此外，本实施例中提及各个晶体管均为对称型晶体管，即各个晶体管的源极与漏极均可互换，而无需考虑电流流向与晶体管的源极和漏极之间的关系。
61.进一步地，在所述栅极驱动电路的多级驱动单元中，第n级驱动单元的第一级传信号输入端gi1与第n-1级驱动单元的级传信号输出端g电性连接，第n级驱动单元的第二级传信号输入端gi2与第n 1级驱动单元的级传信号输出端g电性连接，其中，n为大于1的正整数。相邻两极驱动单元的时钟信号线ck分别连接一条时钟信号线，且分别与相邻两极驱动单元的时钟信号线ck连接的两条时钟信号线提供的时钟信号不同。
62.下面结合图2对本实施例提供的像素电路的工作原理进行阐述。在图2中，stv代表起始信号，其连接第一级驱动单元的第一级传信号输入端gi1，ck1和ck2分别代表两条时钟信号线提供的时钟信号，re表示复位信号，ago和vgas分别表示第二控制信号端和第一控制信号端的信号，k1、p1、q1和g1分别代表第一级驱动单元的第三节点、第二节点、第一节点和级传信号输出端的信号，g7代表第七级驱动单元的级传信号输出端的信号，k8、p8、q8和g8分别代表第八级驱动单元的第三节点、第二节点、第一节点和级传信号输出端的信号。图2中，s1代表显示时间段内的非触控阶段，s2代表显示时间段内的触控阶段。下面分析t1、t2、t3三个时间段内的工作时序。
63.在t1时间段，g7输入高电压，第一晶体管t1开启，第一节点q被充电，所以q8的电压升高；第六晶体管t6开启，第三节点k的电压被拉低，所以k8的电压降低；第八晶体管t8开启，第二节点p的电压被拉低，所以p8的电压降低；第三晶体管t3、第四晶体管t4、第八晶体管t8至第十二晶体管t12均关闭；第二晶体管t2开启，级传信号输出端g输出ck1的电平信号，所以g8输出低电平信号。
64.在t2时间段，即为触控阶段，第二控制信号端ago输入高电平信号，第九晶体管t9、第十晶体管t10和第十一晶体管t11开启，第二节点p、第三节点k均与恒压低电位输出端vgl电性导通而使其电压持续维持低电压状态，第七晶体管t7和第四晶体管t4保持关闭，级传信号输出端g与恒压低电位输出端vgl电性导通而输出低电平信号，其中恒压低电位输出端
vgl中加载有触控探测所需的触控方波信号，该信号随低电平信号由级传信号输出端g输出，第三晶体管t3保持关闭，此时可以防止第一节点q向第三晶体管t3和第四晶体管t4漏电；第一控制信号端vgas输入高电平信号，抬高了第三晶体管t3的源极和第四晶体管t4的源极电压，以平衡第一节点q的高电压状态，从而进一步抑制第三晶体管t3和第四晶体管t4处的漏电流。
65.在t3时间段，随着ck1信号的抬升，在第一电容c1的耦合作用下，第一节点q的电压被进一步抬升，第二晶体管t2开启更加充分，级传信号输出端g输出对应ck1的方波信号；随后，第三晶体管t3在第二级传信号输入端gi2输入的高电平信号的作用下开启，第一节点q的电压被拉低，第二晶体管t2关闭；第二节点p电压抬升，第十二晶体管t12开启，级传信号输出端g持续输出低电压。
66.综上所述，本实施例提供的栅极驱动电路通过将下拉模块30电性连接第一控制信号端vgas，利用第一控制信号端vgas在触控阶段输出的高电平信号，缓解或消除由输出模块20向下拉模块30的漏电流，并且在第二控制信号端ago提供的信号作用下，触控控制模块50进一步关闭下拉模块30，进一步防止下拉模块30处出现的漏电流，提高了栅极驱动电路的稳定性，有利于提升显示品质，并实现在显示阶段进行触控探测，提高触控探测频率，进而提升触控灵敏度。
67.本技术实施例还提供一种显示装置，该显示装置包括上述实施例提供的栅极驱动电路，该显示装置可以是有机发光二极管显示装置或液晶显示装置，本技术可以提高显示装置的显示品质，并提高触控探测频率，提升触控灵敏度。
68.需要说明的是，虽然本技术以具体实施例揭露如上，但上述实施例并非用以限制本技术，本领域的普通技术人员，在不脱离本技术的精神和范围内，均可作各种更动与润饰，因此本技术的保护范围以权利要求界定的范围为准。