一种MOS耐压及漏电流验证方法、系统和计算机终端与流程

一种mos耐压及漏电流验证方法、系统和计算机终端
技术领域
1.本发明涉及多电源域集成电路版图设计技术领域，具体而言，涉及一种mos耐压及漏电流验证方法、系统和计算机终端。


背景技术：

2.集成电路是指采用一定的工艺，把一个电路中所需的cmos、二极管、电阻、电容、电感等元器件及导线互连在一起，制作在一小块或几小块陶瓷、玻璃或半导体晶片上，然后封装在一起，成为一个能够实现一定电路功能的微型电子器件或部件。
3.在多电源域集成电路设计中可能存在mos耐压和产生漏电流的风险。为避免mos耐压和产生漏电流风险，传统的方法是采用目视的方式对多电源域集成电路进行检查，找到可能存在mos耐压和产生漏电流的风险区域，并排除风险，得到最终的多电源域集成电路。但此方法依靠工程师的经验，排查风险的效率低，且容易出错。
4.有鉴于此，特提出本技术。


技术实现要素：

5.本发明所要解决的技术问题是：目前，针对多电源域集成电路的mos耐压和漏电流风险的排查方式效率低，且容易出错。目的在于提供一种mos耐压及漏电流验证方法、系统和计算机终端，通过定义多电源域集成电路的mos耐压验证规则、漏电流验证规则和验证流程，利用计算机对绘制的多电源域集成电路版图进行mos耐压验证和漏电流验证，从而提高验证的效率和准确率。
6.本发明通过下述技术方案实现：
7.第一方面，本发明一种mos耐压及漏电流验证方法，包括以下步骤：
8.s1：获取多电源域集成电路版图；
9.s2：对多电源域集成电路版图进行mos耐压验证、有源区到n型阱的漏电流验证、p型阱到有源区的漏电流验证和p型阱到n型阱的漏电流验证，输出验证结果；
10.s3：若所述验证结果为存在mos耐压、有源区到n型阱的漏电流、p型阱到有源区的漏电流或p型阱到n型阱的漏电流中的至少一种，则执行s4；否则，执行s5；
11.s4：根据所述验证结果对多电源域集成电路版图进行修改，得到修改后的多电源域集成电路版图，执行所述s1-s3；
12.s5：输出多电源域集成电路版图。
13.与现有技术相比，本发明利用程序语言对多电源域集成电路中可能存在的mos耐压和漏电流风险的所有验证规则进行了定义，并定义了验证流程，通过计算机对绘制的多电源域集成电路版图按照定义的验证规则和流程分别进行mos耐压验证、有源区到n型阱的漏电流验证、p型阱到有源区的漏电流验证和p型阱到n型阱的漏电流验证，得到验证结果，然后将验证结果返回至多电源域集成电路版图中进行针对性修改，对修改后的多电源域集成电路版图按照验证规则和流程进行再次验证，直到没有mos耐压和漏电流为止，得到最终
的多电源域集成电路版图。相较于现有的验证方式，本发明通过drc验证的形式对多电源域集成电路版图中存在的缺陷进行验证，不依赖于人的经验，整个验证过程严格按照验证规则和既定流程执行，采用计算机验证替代人工检查，从而大幅提高验证效率和准确率。
14.作为对本发明的进一步描述，所述s2之前包括以下步骤：
15.建立多电源域集成电路版图的连接关系数据库，所述连接关系数据库包括以下连接关系：
16.金属与金属通过通孔连接、多晶硅与有源区通过接触孔连接、有源区与n型阱通过接触孔连接、有源区与p型阱通过接触孔连接、pmos的源极与漏极默认不连接、nmos的源极与漏极默认不连接，以及pmos的源极与漏极经处理后不连接；
17.建立多电源域集成电路版图的图形数据库，所述图形数据库包括以下图形单元：
18.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的栅极；
19.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的源极；
20.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的漏极；
21.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的背栅；
22.负电压n型阱、0电压n型阱、低电压n型阱、中电压n型阱和高电压n型阱；
23.负电压p型阱、0电压p型阱、低电压p型阱、中电压p型阱和高电压p型阱；
24.高电压mos、中电压mos和低电压mos。
25.作为对本发明的进一步描述，所述mos耐压验证的方法为：
26.验证多电源域电路版图中是否存在mos耐压验证规则中的一种或多种mos耐压情况；所述mos耐压验证规则包括：低电压mos的栅极接到中电压或高电压、中电压mos的栅极接到高电压、低电压mos的源极和漏极接到中电压或高电压，以及中电压mos的源极和漏极接到高电压；
27.若存在mos耐压验证规则中的至少一种mos耐压情况，则根据所述，输出与多电源域集成电路版图中存在的mos耐压情况相应的图形。
28.作为对本发明的进一步描述，所述有源区到n型阱的漏电流验证的方法为：
29.验证多电源域集成电路版图中是否存在有源区到n型阱的漏电流验证规则中的一种或多种漏电情况；所述有源区到n型阱的漏电验证规则包括：0电压有源区接到负电压n型阱，低电压有源区接到负电压n型阱或0电压n型阱，中电压有源区接到负电压n型阱、0电压n型阱或低电压n型阱，以及高电压有源区接到负电压n型阱、0电压n型阱、低电压n型阱或中电压n型阱；
30.若存在有源区到n型阱的漏电流验证规则中的至少一种漏电情况，则根据所述连接关系数据库和所述图形数据库，输出与多电源域集成电路版图中存在的漏电情况相应的图形。
31.作为对本发明的进一步描述，所述p型阱到有源区的漏电流验证的方法为：
32.验证多电源域集成电路版图中是否存在p型阱到有源区的漏电流验证规则中的一种或多种漏电情况；所述p型阱到有源区的漏电流验证规则包括：0电压p型阱接到负电压有源区，低电压p型阱接到负电压有源区或0电压有源区，中电压p型阱接到负电压有源区、0电压有源区或低电压有源区，以及高电压p型阱接到负电压有源区、0电压有源区、低电压有源区或中电压有源区；
33.若存在所述p型阱到有源区的漏电流验证规则中的至少一种漏电情况，则根据所述连接关系数据库和所述图形数据库，输出与多电源域集成电路版图中存在的漏电情况相应的图形。
34.作为对本发明的进一步描述，所述p型阱到n型阱的漏电流验证的方法为：
35.验证多电源域集成电路版图中是否存在p型阱到n型阱的漏电流验证规则中的一种或多种漏电情况，所述p型阱到n型阱的漏电流验证规则包括：0电压p型阱接到负电压n型阱，低电压p型阱接到负电压n型阱或0电压n型阱，中电压p型阱接到负电压n型阱、0电压n型阱或低电压n型阱，以及高电压p型阱接到负电压n型阱、0电压n型阱、低电压n型阱或中电压n型阱；
36.若存在所述p型阱到n型阱的漏电流验证规则中的至少一种漏电情况，则根据所述连接关系数据库和所述图形数据库，输出与多电源域集成电路版图中存在的漏电情况相应的图形。
37.第二方面，本发明提供一种mos耐压及漏电验证系统，包括：
38.数据获取模块，用于获取多电源域集成电路版图；
39.验证模块，用于对所述多电源域集成电路版图进行mos耐压验证、有源区到n型阱的漏电流验证、p型阱到有源区的漏电流验证和p型阱到n型阱的漏电流验证，输出验证结果；
40.验证结果判别模块，用于对所述验证结果的类型及数量进行判别，得到判别结果；
41.修改模块，用于对存在mos耐压、源区到n型阱的漏电流、p型阱到有源区的漏电流或p型阱到n型阱的漏电流的多电源域电路版图进行修改，得到修改后的多电源域集成电路版图；
42.控制模块，用于根据所述判别结果控制所述数据获取模块、所述验证模块、所述验证判别模块和所述修改模块工作；
43.数据输出模块，用于输出正确的多电源域集成电路版图。
44.作为对本发明的进一步描述，所述mos耐压及漏电验证系统还包括：
45.连接关系数据库建立模块，用于定义多电源域集成电路版图中所有的器件连接关系，利用定义的器件连接关系建立连接关系数据库；
46.图形数据库建立模块，用于获取多电源域集成电路版图中所有的器件图形，利用获取的器件图形建立图形数据库。
47.作为对本发明的进一步描述，所述验证模块包括：mos耐压验证单元、有源区到n型阱的漏电流验证单元、p型阱到有源区的漏电流验证单元和p型阱到n型阱的漏电流验证单元。
48.第三方面，本发明提供一种用于mos耐压及漏电流验证的计算机终端，包括：处理器和存储器，所述存储器用于存储实现权利要求1-7中任意一项所述mos耐压验证及漏电验证的计算机程序；所述处理器用于执行所述存储器中的计算机程序。
49.本发明与现有技术相比，具有如下的优点和有益效果：本发明提供的一种mos耐压及漏电流验证方法、系统和计算机终端，通过drc验证的形式对多电源域集成电路版图中存在的缺陷进行验证，不依赖于人的经验，整个验证过程严格按照验证规则和既定流程执行，采用计算机验证替代人工检查，从而大幅提高验证效率和准确率。
附图说明
50.为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
51.图1为本发明实施例1提供的一种mos耐压及漏电流验证方法的流程示意图；
52.图2为本发明实施例1提供的反相器电路结构示意图；
53.图3为本发明实施例1提供的反相器版图示意图。
具体实施方式
54.为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
55.在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实施例中，为了避免混淆本发明，未具体描述公知的结构、电路、材料或方法。
56.在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
57.在本发明的描述中，术语“前”、“后”、“左”、“右”、“上”、“下”、“竖直”、“水平”、“高”、“低”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。
58.实施例1
59.针对目前多电源域集成电路的mos耐压和漏电流风险的排查方式效率低，且容易出错的问题，本实施例提供了一种mos耐压及漏电流验证方法，通过drc验证的形式对多电源域集成电路版图中存在的缺陷进行验证，其方法流程如图1所示，包括：以下步骤：
60.s1：将绘制的多电源域集成电路版图导出到gds文件。
61.s2：对gds文件进行mos耐压验证、有源区到n型阱的漏电流验证、p型阱到有源区的漏电流验证和p型阱到n型阱的漏电流验证，输出验证结果。
62.验证之前，
63.首先，建立一个包括多个层的数据库，将gds文件数据载入到数据库中。
64.然后，建立一个多电源域集成电路版图的连接关系数据库，将多电源域集成电路版图中各元器件之间所有可能的连接关系存入连接关系数据库，所述连接包括：金属与金属通过通孔连接、多晶硅与有源区通过接触孔连接、有源区与n型阱通过接触孔连接、有源
区与p型阱通过接触孔连接、pmos的源极与漏极默认不连接、nmos的源极与漏极默认不连接，以及pmos的源极与漏极经处理后不连接。
65.接下来，建立一个多电源域集成电路版图的图形数据库，将多电源域集成电路版图中所有可能涉及的元器件所述对应的图形单元存入图形数据库，所述元器件所对应的图形单元包括：
66.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的栅极；
67.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的源极；
68.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的漏极；
69.负电压mos、0电压mos、低电压mos、中电压mos和高电压mos的背栅；
70.负电压n型阱、0电压n型阱、低电压n型阱、中电压n型阱和高电压n型阱；
71.负电压p型阱、0电压p型阱、低电压p型阱、中电压p型阱和高电压p型阱；
72.高电压mos、中电压mos和低电压mos。
73.上述准备工作完成后，对gds文件进行mos耐压验证、有源区到n型阱的漏电流验证、p型阱到有源区的漏电流验证和p型阱到n型阱的漏电流验证。
74.其中，
75.mos耐压验证方法为：
76.首先，定义mos耐压验证规则，包括四种产生mos耐压的情况，即低电压mos的栅极接到中电压或高电压、中电压mos的栅极接到高电压、低电压mos的源极和漏极接到中电压或高电压，以及低电压mos的源极和漏极接到中电压或高电压。
77.然后，检查多电源域集成电路版图中是否存在mos耐压验证规则中的一种或多种产生mos耐压的情况。例如，结合图2分析，如果pmos1和nmos1是低压mos，in1是中压线或高压线，则图2所示的反相器电路即为低电压mos的栅极接到中电压或高电压的情况，将产生mos耐压。又比如，假设pmos1和nmos1是中压mos，in1是高压线，则图2所示的反相器电路即为中电压mos的栅极接到高电压的情况，也将产生mos耐压。同样的，如果pmos1是低压mos，vcc1接中压线或高压线，则图2所示的反相器电路即为低电压mos的源极和漏极接到中电压或高电压的情况，同样将产生mos耐压；低电压mos的源极和漏极接到中电压或高电压的情况同理，此处不再赘述。
78.如果检查出多电源域集成电路版图中存在mos耐压验证规则中的至少一种mos耐压情况，那么，从图形数据库和连接关系数据库中，调取出与多电源域集成电路版图中存在的mos耐压情况相应的图形并输出。
79.进一步的，
80.有源区到n型阱的漏电流验证的方法为：
81.首先，定义有源区到n型阱的漏电流验证规则，包括四种产生有源区到n型阱的漏电流的情况，即0电压有源区接到负电压n型阱，低电压有源区接到负电压n型阱或0电压n型阱，中电压有源区接到负电压n型阱、0电压n型阱或低电压n型阱，以及高电压有源区接到负电压n型阱、0电压n型阱、低电压n型阱或中电压n型阱。
82.然后，检查多电源域集成电路版图中是否存在有源区到n型阱的漏电流验证规则中的一种或多种漏电情况。例如，结合图3分析，如果pmos1的源极和漏极接到0电压，背栅接负压线，则图3所示的反相器版图即为0电压有源区接到负电压n型阱，将产生有源区到n型
阱的漏电流。同样的，根据图3，低电压有源区接到负电压n型阱或0电压n型阱的情况，中电压有源区接到负电压n型阱、0电压n型阱或低电压n型阱的情况，以及高电压有源区接到负电压n型阱、0电压n型阱、低电压n型阱或中电压n型阱的情况，都将产生有源区到n型阱的漏电流，此处不再赘述。
83.如果检查出多电源域集成电路版图中存在有源区到n型阱的漏电流验证规则中的至少一种漏电情况，那么，从图形数据库和连接关系数据库中，调取出与多电源域集成电路版图中存在的漏电情况相应的图形并输出。
84.同理，
85.p型阱到有源区的漏电流验证的方法为：
86.首先，定义p型阱到有源区的漏电流验证规则，包括四种产生p型阱到有源区的漏电流漏电流的情况，即0电压p型阱接到负电压有源区，低电压p型阱接到负电压有源区或0电压有源区，中电压p型阱接到负电压有源区、0电压有源区或低电压有源区，以及高电压p型阱接到负电压有源区、0电压有源区、低电压有源区或中电压有源区。
87.然后，检查多电源域集成电路版图中是否存在p型阱到有源区的漏电流验证规则中的一种或多种漏电情况。
88.如果检查出多电源域集成电路版图中存在p型阱到有源区的漏电流验证规则中的至少一种漏电情况，那么，从图形数据库和连接关系数据库中，调取出与多电源域集成电路版图中存在的漏电情况相应的图形并输出。
89.p型阱到n型阱的漏电流验证的方法为：
90.首先，定义p型阱到n型阱的漏电流验证规则，包括四种产生p型阱到n型阱的漏电流漏电流的情况，即0电压p型阱接到负电压n型阱，低电压p型阱接到负电压n型阱或0电压n型阱，中电压p型阱接到负电压n型阱、0电压n型阱或低电压n型阱，以及高电压p型阱接到负电压n型阱、0电压n型阱、低电压n型阱或中电压n型阱。
91.然后，检查多电源域集成电路版图中是否存在p型阱到n型阱的漏电流验证规则中的一种或多种漏电情况。
92.如果检查出多电源域集成电路版图中存在p型阱到n型阱的漏电流验证规则中的至少一种漏电情况，那么，从图形数据库和连接关系数据库中，调取出与多电源域集成电路版图中存在的漏电情况相应的图形并输出。
93.s3：将上述mos耐压的验证结果、有源区到n型阱的漏电流的验证结果、p型阱到有源区的漏电流的验证结果和p型阱到n型阱的漏电流的验证结果输出到gds文件中，针对验证结果对gds文件中的多电源域集成电路版图进行修改。
94.需说明的是，验证结果为存在mos耐压、有源区到n型阱的漏电流、p型阱到有源区的漏电流或p型阱到n型阱的漏电流的一种或多种。
95.s4：将修改后的gds文件再次导出，再按照s2和s3的方法对gds文件中的多电源域集成电路版图进行验证，直到多电源域集成电路版图中不存在mos耐压、有源区到n型阱的漏电流、p型阱到有源区的漏电流和p型阱到n型阱的漏电流时，将最终得到的多电源域集成电路版图输出。
96.需说明的是，如果经过第一次验证后得到的验证结果即为不存在mos耐压、有源区到n型阱的漏电流、p型阱到有源区的漏电流和p型阱到n型阱的漏电流，则直接将多电源域
集成电路版图输出，不再继续验证。
97.相较于现有的验证方式，本实施例通过drc验证的形式对多电源域集成电路版图中存在的缺陷进行验证，不依赖于人的经验，整个验证过程严格按照验证规则和既定流程执行，采用计算机验证替代人工检查，从而大幅提高验证效率和准确率。
98.实施例2
99.本实施例提供一种与实施例1所示的一种mos耐压及漏电流验证方法相应的验证系统，包括：
100.数据获取模块，用于获取多电源域集成电路版图；
101.验证模块，用于对所述多电源域集成电路版图进行mos耐压验证、有源区到n型阱的漏电流验证、p型阱到有源区的漏电流验证和p型阱到n型阱的漏电流验证，输出验证结果；
102.验证结果判别模块，用于对所述验证结果的类型及数量进行判别，得到判别结果；
103.修改模块，用于对存在mos耐压、有源区到n型阱的漏电流、p型阱到有源区的漏电流或p型阱到n型阱的漏电流的多电源域电路版图进行修改，得到修改后的多电源域集成电路版图；
104.控制模块，用于根据所述判别结果控制所述数据获取模块、所述验证模块、所述验证判别模块和所述修改模块工作；
105.数据输出模块，用于输出正确的多电源域集成电路版图；
106.连接关系数据库建立模块，用于定义多电源域集成电路版图中所有的器件连接关系，利用定义的器件连接关系建立连接关系数据库；
107.图形数据库建立模块，用于获取多电源域集成电路版图中所有的器件图形，利用获取的器件图形建立图形数据库。
108.其中，
109.验证模块包括：mos耐压验证单元、有源区到n型阱的漏电流验证单元、p型阱到有源区的漏电流验证单元和p型阱到n型阱的漏电流验证单元。
110.实施例3
111.本实施例提供一种用于执行实施例1所示的mos耐压及漏电流验证方法的计算机终端，包括：处理器和存储器，所述存储器用于存储实现实施例1所述的mos耐压验证及漏电验证的计算机程序；所述处理器用于执行所述存储器中的计算机程序。
112.以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。