电阻式内存装置、其操作方法及其内存晶胞阵列与流程

1.本发明涉及一种内存装置与内存装置的操作方法，更具体地说，涉及一种电阻式内存装置、电阻式内存装置的操作方法及其内存晶胞阵列。


背景技术：

2.现行的电阻式随机存取内存(resistive random access memory，rram)的内存晶胞通常包括电阻转换元件与晶体管。电阻转换元件包括相对配置的上电极与下电极以及位于上电极与下电极之间的电阻转换层。晶体管具有连接到字线的栅极，连接到源极线的源极，连接到电阻转换元件的第一端的漏极。在电阻转换元件可反复地在高低电阻状态间切换以存储数据前，首先需进行通道形成(forming)的程序。形成程序包括经由晶体管对电阻转换元件提供一偏压，例如正偏压，使电流从上电极流至下电极，使得电阻转换层中产生氧空缺(oxygen vacancy)和氧离子(oxygen ion)而形成电流路径，使电阻转换元件自高阻态(high resistance state，hrs)变为低阻态(low resistance state，lrs)，以形成导电灯丝(filament)。通常，在所形成的灯丝中，邻近上电极处的部分的直径会小于邻近下电极处的部分的直径。之后，可对rram进行复位(reset)或设定(set)，使电阻转换元件分别切换为高阻态与低阻态，以完成数据的存储。此外，当对现行的rram进行复位时，包括经由晶体管对电阻转换元件提供与设定时极性相反的反向偏压，使电流从下电极流至上电极。此时，邻近上电极处的氧空缺与部分氧离子结合而中断电流路径，使得灯丝在邻近上电极处断开。当对现行的rram进行设定时，包括经由晶体管对电阻转换元件提供与形成程序时极性相同的偏压，使电流从上电极流至下电极。此时，邻近上电极处的氧离子脱离，重新形成氧空缺，使得灯丝在邻近上电极处重新形成。
3.一般而言，晶体管的驱动能力将影响自内存晶胞所读出的电流(简称晶胞电流)，然而在灯丝形成之前，并无法得知各内存晶胞中的晶体管的驱动能力，如此一来将无法准确地提供使电阻转换元件被写入至特定电阻状态所需的位线电压，导致现行的rram在形成程序与每次写入操作(包括复位与设定)中必须多次地调整位线电压来确保rram被写入至特定电阻状态，并且在每次写入操作时需重新调整位线电压，因此降低操作速度。此外，由于内存阵列中的多个晶体管往往存在制程变异，因此这些晶体管的驱动能力并不一致，从而需要配置额外的电路来避免相同操作下的晶胞电流的变异过大的问题，进而不利于rram的微型化。


技术实现要素：

4.本发明提供一种电阻式内存装置、电阻式内存装置的操作方法及内存晶胞阵列，用于改善上述的现行rram操作速度低与不利于微型化的问题。
5.本发明的电阻式内存装置包括内存晶胞阵列、虚置晶体管及控制电路。内存晶胞阵列包括多个内存晶胞。各内存晶胞包括电阻转换元件。虚置晶体管与内存晶胞的电阻转换元件电性绝缘。控制电路耦接至内存晶胞阵列及虚置晶体管。控制电路用于提供第一位
线电压、源极线电压及字线电压给虚置晶体管，以使虚置晶体管输出饱和电流。控制电路用于依据饱和电流决定驱动内存晶胞的第二位线电压的大小。
6.本发明的电阻式内存装置的操作方法包括：提供第一位线电压、源极线电压及字线电压给虚置晶体管，以判断虚置晶体管的饱和电流的大小；依据饱和电流的大小，决定提供至内存晶胞的第二位线电压的大小；以及依据所决定的第二位线电压来驱动内存晶胞，以使内存晶胞的晶胞电流大于目标电流值。
7.本发明的电阻式内存装置的内存晶胞阵列包括多个内存晶胞，各内存晶胞包括：下电极层、电阻转换层以及上电极层。电阻转换层配置在下电极层上，且包括多个导通条件不同的区域。上电极层配置在电阻转换层上，且用于接收位线电压。
8.在本发明的实施例中，控制电路通过未与内存晶胞电性连接的虚置晶体管可得知将与内存晶胞电性连接的晶体管元件的特性，从而能准确地对内存晶胞施加位线电压，以加快操作速度。并且，在本发明的一实施例中，电阻式内存装置的内存晶胞阵列可由多个电阻转换元件所组成，相较于现行的rram的内存晶胞阵列还需配置多个与电阻转换元件分别串接的晶体管，本发明的实施例有利于电阻式内存装置的微型化。
9.为了可更好地理解前述内容，如下参考附图详细地描述若干实施例。
附图说明
10.包含附图以提供对本公开的进一步理解，且附图并入本说明书中并构成本说明书的一部分。附图说明本公开的示范性实施例，且与描述一起用来解释本公开的原理。
11.图1示出本发明一实施例的电阻式内存装置的概要示意图；
12.图2示出图1实施例的内存晶胞阵列及虚置晶体管列的概要示意图；
13.图3示出图2实施例的内存晶胞及虚置晶体管内部的结构示意图；
14.图4示出本发明一实施例的电阻转换元件的概要示意图；
15.图5示出图4实施例的电阻转换层的导电区域的概要示意图；
16.图6a及图6b示出本发明一实施例的制作电阻转换层的概要流程图；
17.图7示出本发明一实施例的电阻式内存装置的操作方法的步骤流程图；
18.图8示出本发明另一实施例的电阻式内存装置的操作方法的步骤流程图；
19.图9示出本一实施例的斜坡电压的波形示意图。
20.附图标号说明
21.100：电阻式内存装置；
22.110：控制电路；
23.120：内存晶胞阵列；
24.130：感测电路；
25.140：电压产生电路；
26.210：内存晶胞；
27.212：电阻转换元件；
28.214：晶体管；
29.220：虚置晶体管；
30.230：虚置晶体管列；
31.310：上电极层；
32.320：电阻转换层；
33.330：下电极层；
34.410、420、430、440：区域；
35.900：斜坡电压；
36.is：饱和电流；
37.ic：晶胞电流；
38.s100、s110、s120、s201、s202、s203、s204、s205、s206、s207、s208、s610、s620：方法步骤；
39.s810、s820、s830：阶段；
40.vbl、vbln：位线电压；
41.vsl、vsln：源极线电压；
42.vwln：字线电压；
43.wl：字线。
具体实施方式
44.图1示出本发明一实施例的电阻式内存装置的概要示意图。图2示出图1实施例的内存晶胞阵列及虚置晶体管列的概要示意图。图3示出图2实施例的内存晶胞及虚置晶体管内部的结构示意图。请参考图1至图3，本实施例的电阻式内存装置100包括控制电路110、内存晶胞阵列120、虚置晶体管(dummy transistor)220、感测电路130及电压产生电路140。控制电路110耦接至内存晶胞阵列120与虚置晶体管220。感测电路130及电压产生电路140耦接至控制电路110及内存晶胞阵列120。内存晶胞阵列120由多个内存晶胞210所组成。虚置晶体管220与内存晶胞210的电阻转换元件电性绝缘。虚置晶体管220的数量小于内存晶胞210的数量。在本实施例中，电阻式内存装置100包括多个虚置晶体管220，且这些虚置晶体管220排列成一列(column)而构成虚置晶体管列230。虚置晶体管列230可邻近地配置于内存晶胞阵列120的外侧，而与多个内存晶胞210排列成阵列。然而，虚置晶体管的数量与位置并不为此所限。在另一实施例中，电阻式内存装置100只有一个虚置晶体管220。在又一实施例中，多个虚置晶体管220排列成多个列与多个行(row)以构成虚置晶体管阵列。在一实施例中，虚置晶体管220可不与内存晶胞210邻近地配置，从而不与内存晶胞210排列成阵列。
45.在本实施例中，内存晶胞210由电阻转换元件212所组成，其实施方式可以由本技术领域的公知常识获致足够的教示、建议与实施说明。内存晶胞210的两端分别耦接至位线电压(第二位线电压)vbl及源极线电压vsl。在本实施例中，内存晶胞210经由耦接至字线wl的外部晶体管214耦接至源极线电压vsl。外部晶体管214设置于电阻式内存装置100的外部。在一实施例中，源极线电压vsl例如是接地电压。虚置晶体管220的两端分别耦接至位线电压(第一位线电压)vbln及源极线电压vsln，且栅极耦接至字线电压vwln。虚置晶体管220用于模拟外部晶体管214，其制程条件或特性与外部晶体管214相同或相似。控制电路110用于对虚置晶体管220提供合适的位线电压vbln、源极线电压vsln与字线电压vwln，以使虚置晶体管220输出饱和电流is。感测电路130用于感测虚置晶体管220的饱和电流is，并提供饱和电流is至控制电路110。控制电路110依据饱和电流is来决定驱动内存晶胞210的位线电
device，cpld)或是特殊应用集成电路(application-specific integrated circuit，asic)的方式来实现的硬件电路。
51.于另一未示出的实施例中，内存晶胞210具有串接的一晶体管元件与一电阻转换元件(1t1r)的结构，其中晶体管元件与虚置晶体管220相同。字线电压vwln经由字线wl提供至内存晶胞210中的晶体管元件，且电阻转换元件经由晶体管元件耦接至源极线电压vsl。位于同一行的多个内存晶胞210中的晶体管元件与虚置晶体管220分别地耦接至同一条字线wl。然而，在虚置晶体管220不与内存晶胞210排列成阵列的情况下，内存晶胞210中的晶体管元件与任一虚置晶体管220是耦接至不同的字线wl。
52.在本实施例中，感测电路130及电压产生电路140的电路结构及其实施方式可以由本技术领域的公知常识获致足够的教示、建议与实施说明。
53.图4示出本发明一实施例的电阻转换元件的概要示意图。图5示出图4实施例的电阻转换层的概要示意图。请参照图4及图5，本实施例的电阻转换元件212包括上电极层310、电阻转换层320及下电极层330。电阻转换层320设置在上电极层310与下电极层330之间。上电极层310耦接至位线电压vbl。下电极层330耦接至源极线电压vsl。电阻转换层320可包括多个导通条件不同的区域。于本实施例中，电阻转换层320包括掺杂浓度(doping concentration)不相同的多个区域410、420、430、440，掺杂元素可为氧、氢、氮、氩或是铝等离子。电阻转换元件212可还包括阻障层与氧离子储存层，本发明不限于图4所例示者。阻障层的材料可包括氧化铝(al
x
oy)、氧化钛(ti
x
oy)、氧化钽(ta
x
oy)、氧化铪(hf
x
oy)、氧化镍(ni
x
oy)、氧化锆(zr
x
oy)或上述的组合。在一些实施例中，阻障层的材料为氧化铝。氧离子储存层可用于储存来自于电阻转换层320中的氧离子。氧离子储存层的材料可包括钛(ti)、钽(ta)、铪(hf)、锆(zr)。在一些实施例中，氧离子储存层的材料为钛。于一未示出的实施例中，电阻转换元件包括第一阻障层与第二阻障层，第一阻障层例如是配置在电阻转换层上，用于避免氧离子扩散。氧离子储存层例如是配置在第一阻障层上。第二阻障层例如是配置在氧离子储存层上。上电极层例如是配置在第二阻障层上。
54.上电极层310及下电极层330为良好的导体，两者的材料可以相同或不相同。上电极层310及下电极层330的材料可包括钛、钽、氮化钛、氮化钽、其他合适的导电材料或上述的组合。电阻转换层320的材料例如包括过渡金属氧化物(transition metal oxide，tmo)。利用在上电极层310及下电极层330分别施加不同的电压可改变电阻转换元件212的阻值状态，以提供储存数据的功能。亦即，内存晶胞210至少具有两种阻值状态。
55.控制电路110驱动内存晶胞210的操作可以包括但不限于是形成程序、复位操作及设定操作。在本实施例中，控制电路110可对内存晶胞210进行形成程序。在此过程中，内存晶胞210两端的电极持续被施加偏压(即形成电压)，以对电阻转换层320产生一个外加电场。例如，依据表1，控制电路110可决定施加在上电极层310的位线电压vbl的大小。此外加电场会将电阻转换层320中的氧原子分离成氧离子及氧空缺。氧空缺在电阻转换层320中形成灯丝，作为电流传递路径。当外加电场超过临界值时，电阻转换层320会产生介电崩溃现象，从而由高阻态转变为低阻态。此种崩溃并非永久，其阻值仍可改变。在本实施例中，由于电阻转换层320包括掺杂浓度不相同的四个区域410、420、430、440，使得这些区域的导通条件不同，因此，依据施加在上电极层310的位线电压vbl的大小，可决定形成的导电通道的数量。于一实施例中，区域440的掺杂浓度大于区域430的掺杂浓度，区域430的掺杂浓度大于
区域420的掺杂浓度，且区域420的掺杂浓度大于区域410的掺杂浓度。并且，位线电压vbl_1可驱动区域440导通，位线电压vbl_2可驱动区域430与440导通，位线电压vbl_3可驱动区域420、430与440导通，且位线电压vbl_4可驱动区域410、420、430与440导通。
56.图6a及图6b示出本发明一实施例的制作电阻转换层的概要流程图。请参考图6a及图6b，在本实施例中，例如是对电阻转换层320进行离子布植制程，使电阻转换层320具有掺杂浓度不相同的区域410、420、430、440。于离子布植制程中，可仅使用一或两道光罩来形成区域410、420、430、440。在步骤s610中，使用第一道光罩屏蔽区域410，以对区域420进行第一次离子布植制程。在步骤s620中，使用第二道光罩或将第一道光罩旋转90度以屏蔽区域410与420，以对区域430与440进行第二次离子布植制程。藉此，区域410、420、430、440的掺杂浓度不相同。
57.图7示出本发明一实施例的电阻式内存装置的操作方法的步骤流程图。请参考图1及图7，本实施例的电阻式内存装置的操作方法至少适用于图1的电阻式内存装置100，惟本发明并不加以限制。在步骤s100中，控制电路110提供合适的位线电压、源极线电压与字线电压给虚置晶体管220，以判断虚置晶体管220的饱和电流is的大小。在步骤s110中，控制电路110依据饱和电流is的大小，决定提供至内存晶胞210的位线电压vbl的大小。例如，控制电路110依据如表1的查找表来决定提供至内存晶胞210的位线电压vbl的大小，并且依据所决定的位线电压vbl的大小，来控制电压产生电路140产生并输出位线电压vbl给内存晶胞阵列120。接着，在步骤s120中，控制电路110依据所决定的位线电压vbl来驱动内存晶胞210，以使内存晶胞210的晶胞电流ic大于目标电流值。
58.另外，本发明的实施例的电阻式内存装置的操作方法的具体细节可以由图1至图6b实施例的叙述中获致足够的教示、建议与实施说明。
59.图8示出本发明另一实施例的电阻式内存装置的操作方法的步骤流程图。请参考图1、图5及图8，本实施例的操作方法大致可区分为三个阶段，例如检测阶段s810、决定阶段s820及致动阶段s830。上述三个阶段仅用于例示说明，不用于限定本发明。在检测阶段s810，控制电路110可检测或测试出虚置晶体管220的性能，例如检测出虚置晶体管220的饱和电流is的大小，以产生检测结果。在决定阶段s820，控制电路110依据检测结果及如表1的查找表来决定需要导通或打断电阻转换元件212中多少个区域才能使内存晶胞210的晶胞电流ic大于或小于目标电流值。在致动阶段s830，控制电路110确保所导通的区域数量可使内存晶胞210的晶胞电流ic大于目标电流值。
60.具体而言，在步骤s201中，控制电路110对虚置晶体管列230施加初始电压。所述初始电压包括字线电压、位线电压和/或源极线电压。在步骤s202中，感测电路130自虚置晶体管列230读取出多个虚置晶体管220的多个饱和电流is。在步骤s203中，控制电路110判断并运算各虚置晶体管220的饱和电流，以产生虚置晶体管列230的饱和电流is的中位数，以做为检测结果。于另一实施例中，控制电路110可将这些饱和电流is进行运算，以获得这些饱和电流is的平均值或多数值，以做为检测结果。接着，在决定阶段s820，控制电路110依据检测结果及查找表来决定驱动内存晶胞210的位线电压vbl。
61.在步骤s204中，控制电路110依据如表1的查找表来决定在形成操作中施加到内存晶胞210的位线电压vbl。在步骤s205中，控制电路110控制电压产生电路140依据步骤s204中所决定的位线电压vbl的大小，产生并输出位线电压vbl给内存晶胞210，使内存晶胞210
输出晶胞电流ic。在步骤s206中，感测电路130感测晶胞电流ic，并提供晶胞电流ic至控制电路110。
62.以执行形成操作为例，在步骤s207中，控制电路110判断所读出的内存晶胞210的晶胞电流ic是否大于目标电流值。若是，则结束操作。若否，则在步骤s208中，控制电路110将位线电压vbl增加一预定值，并回到步骤s205以对内存晶胞210施加增加后的位线电压vbl。如图9所示，若步骤s207的结果为否，则下一次的位线电压vbl大于前一次的位线电压vbl，即斜坡(ramp)电压900，其波形仅用于例示说明，不用于限定本发明。其中，在位线电压vbl的方波之间还包括源极线电压vsl，且源极线电压vsl的准位不随所施加的次数而改变。在斜坡电压900中，位线电压vbl的初始准位可依据表1来决定。控制电路110重复执行步骤s205至s208，直至晶胞电流ic大于目标电流值为止。因此，在致动阶段s830，控制电路110可确保所形成的一或多个导电信道可使内存晶胞210的晶胞电流ic大于目标电流值。
63.于一实施例中，控制电路110还包括斜坡电压的自动停止电路，其被配置为判断增加后的晶胞电流ic是否大于自动停止阈值，若是，则输出写入终止的结果，若否则继续增加位线电压到晶胞电流达到自动停止阈值。
64.综上所述，在本发明的实施例中，在形成程序或写入操作时，当内存晶胞被通过类似于虚置晶体管的晶体管驱动时，控制电路可检测或测试出虚置晶体管的元件性能，并且依据检测结果及查找表来决定用于驱动内存晶胞的位线电压的大小，以使内存晶胞的晶胞电流大于目标电流值。因此，控制电路可得知用来驱动内存晶胞的晶体管的特性，从而能准确地对内存晶胞施加位线电压，可加快内存晶胞的操作速度，且节省电力的消耗，另一方面也减低了关于晶体管饱和电流的限制。
65.本领域的技术人员将明白，在不脱离本公开的范围或精神的情况下，可对所公开的实施例进行各种修改和变化。鉴于前述内容，希望本公开涵盖属于所附权利要求和其等效物的范围内的本公开的修改和变化。