蚀刻缺陷检测方法与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种蚀刻缺陷检测方法。


背景技术：

2.动态随机存储器(dynamic random access memory，dram)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。电容器作为动态随机存储器的核心部件，主要用于存储电荷。
3.通常在制造电容器的过程中，需要在衬底上形成介质层，蚀刻介质层，以便形成具有深度特征的沟槽结构。然而，受制备工艺限制，在沟槽蚀刻过程中容易出现蚀刻不足的缺陷，导致沟槽结构不能很好的形成，而在制备沟槽结构的过程中，有效的识别蚀刻不足缺陷变得越来越关键。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

5.本公开的目的在于克服上述现有技术中的不足，提供一种蚀刻缺陷检测方法，可提高缺陷识别准确率，防止电容因悬空而失效。
6.根据本公开的一个方面，提供一种蚀刻缺陷检测方法，包括：
7.提供衬底，所述衬底上依次形成有导电层以及介质层；
8.对所述介质层进行蚀刻处理，以形成沟槽结构；
9.以所述导电层作为阴极，采用电镀工艺在所述沟槽结构内填充电镀层，以形成待测产品；
10.采用缺陷密度检测组件测试所述待测产品，以获取所述沟槽结构的顶视图像，根据所述顶视图像确定所述待测产品的蚀刻缺陷。
11.在本公开的一种示例性实施例中，所述沟槽结构为多个，且多个所述沟槽结构呈阵列分布。
12.在本公开的一种示例性实施例中，所述根据所述顶视图像确定所述待测产品的蚀刻缺陷包括：
13.根据所述顶视图像中各所述沟槽结构的颜色深浅程度确定所述蚀刻缺陷，并将各所述沟槽结构中颜色较深的沟槽结构识别为蚀刻缺陷。
14.在本公开的一种示例性实施例中，以所述导电层作为阴极，采用电镀工艺在所述沟槽结构内填充电镀层，以形成待测产品包括：
15.以所述导电层为阴极，采用电镀工艺在所述沟槽结构内填满电镀层；
16.采用化学机械抛光工艺去除所述电镀层凸出于所述沟槽结构顶表面的部分，以使所述电镀层背离所述导电层的表面与所述介质层背离所述导电层的表面平齐。
17.在本公开的一种示例性实施例中，采用化学机械抛光工艺去除所述电镀层凸出于
所述沟槽结构顶表面的部分包括：
18.采用抛光液去除所述电镀层凸出于所述沟槽结构顶表面的部分，所述抛光液为水。
19.在本公开的一种示例性实施例中，所述导电层包括多个导电体，各所述导电体呈阵列分布于所述衬底的表面，各所述导电体与各所述沟槽结构在垂直于所述衬底的方向上一一对应设置。
20.在本公开的一种示例性实施例中，所述缺陷密度检测组件包括扫描电镜、原子力显微镜、透射电子显微镜或亮场扫描仪中至少一个。
21.在本公开的一种示例性实施例中，所述介质层包括依次交叠设置的支撑层和牺牲层，所述沟槽结构用于形成柱状电容，所述支撑层用于对所述柱状电容进行横向支撑。
22.在本公开的一种示例性实施例中，所述对所述介质层进行蚀刻处理，以形成沟槽结构包括：
23.采用非等向蚀刻工艺蚀刻所述介质层，以形成所述沟槽结构。
24.在本公开的一种示例性实施例中，所述采用非等向蚀刻工艺蚀刻所述介质层，以形成所述沟槽结构包括：
25.在所述介质层背离所述衬底的一侧形成掩膜材料层；
26.在所述掩膜材料层背离所述衬底的表面形成光刻胶层；
27.对所述光刻胶层进行曝光并显影，形成多个显影区，各所述显影区露出所述掩膜材料层；
28.在所述显影区对所述掩膜材料层进行蚀刻，以形成掩膜图案；
29.根据所述掩膜图案对所述介质层进行非等向蚀刻，以形成所述沟槽结构。
30.本公开的蚀刻缺陷检测方法，通过对介质层进行蚀刻处理，可形成具有高深宽比的沟槽结构，在形成电镀层时，只有经蚀刻处理后露出导电层的沟槽结构才能以导电层作为电镀工艺的阴极，进而通过电镀工艺形成电镀层；未蚀刻至导电层的沟槽结构，由于没有露出导电层，在电镀过程中不具备阴极，因而不会生成电镀层，进而使得待测产品的顶视图像中未填充电镀层的沟槽结构由于具有高深宽比而呈现为深色，填充了电镀层的沟槽结构则呈现为浅色，进而可准确识别未蚀刻至导电层的沟槽结构，提高缺陷识别准确率，还可避免在未蚀刻至导电层的沟槽结构中沉积电容，防止电容因悬空而失效。
31.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
32.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1为相关技术中衬底、支撑层及介质层的结构示意图。
34.图2为相关技术中衬底、支撑层及介质层的顶部视图。
35.图3为本公开实施方式蚀刻缺陷检测方法的流程图。
36.图4为对应于图3中完成步骤s120后的结构示意图。
37.图5为对应于图3中步骤s120的流程图。
38.图6为对应于图3中完成步骤s130后的结构示意图。
39.图7为对应于图3中步骤s130的流程图。
40.图8为本公开实施方式电镀层的示意图。
41.图9为本公开实施方式沟槽结构的顶视图像。
42.图中：100、衬底；200、支撑层；300、牺牲层；400、孔状结构；1、衬底；2、导电层；3、介质层；31、第一支撑层；32、第一牺牲层；33、第二支撑层；34、第二牺牲层；35、第三支撑层；301、沟槽结构；4、电镀层；5、掩膜材料层。
具体实施方式
43.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
44.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
45.用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”、“第二”和“第三”仅作为标记使用，不是对其对象的数量限制。
46.在相关技术中，如图1-图2所示，在制造电容器的过程中，需要在衬底100上形成交叠设置的支撑层200和牺牲层300，刻蚀支撑层200和牺牲层300以形成用于容纳电容器的孔状结构400，在形成电容器后再去除牺牲层300。然而，受制备工艺限制，使得不同刻蚀区域的膜层刻蚀深度不一，导致部分电容孔蚀刻不足，去除牺牲层300后，部分电容会因悬空而失效，因此，在孔状结构400中形成电容之前通常通过扫描电镜对孔状结构400进行扫描，由检测光束照射孔状结构400，然后扫描电镜的检测器收集从孔状结构400散射或反射的检测光，最终获得表征孔状结构400蚀刻状态的亮场图像，根据亮场图像中各孔状结构400所在区域的颜色深浅程度判断该孔状结构400是否已刻蚀至衬底100。然而，当孔状结构400为高深宽比结构时，其亮场图像的颜色差异不大，难以辨识缺陷位置，缺陷检测准确度较低。
47.本公开实施方式提供了一种蚀刻缺陷检测方法，如图3所示，该检测方法可以包括：
48.步骤s110，提供衬底，所述衬底上依次形成有导电层以及介质层；
49.步骤s120，对所述介质层进行蚀刻处理，以形成沟槽结构；
50.步骤s130，以所述导电层作为阴极，采用电镀工艺在所述沟槽结构内填充电镀层，
以形成待测产品；
51.步骤s140，采用缺陷密度检测组件测试所述待测产品，以获取所述沟槽结构的顶视图像，根据所述顶视图像确定所述待测产品的蚀刻缺陷。
52.本公开的蚀刻缺陷检测方法，通过对介质层进行蚀刻处理，可形成具有高深宽比的沟槽结构，在形成电镀层时，只有经蚀刻处理后露出导电层的沟槽结构才能以导电层作为电镀工艺的阴极，进而通过电镀工艺形成电镀层；未蚀刻至导电层的沟槽结构，由于没有露出导电层，在电镀过程中不具备阴极，因而不会生成电镀层，进而使得待测产品的顶视图像中未填充电镀层的沟槽结构由于具有高深宽比而呈现为深色，填充了电镀层的沟槽结构则呈现为浅色，进而可准确识别未蚀刻至导电层的沟槽结构，提高缺陷识别准确率，还可避免在未蚀刻至导电层的沟槽结构中沉积电容，防止电容因悬空而失效。
53.下面对本公开实施方式蚀刻缺陷检测方法的各步骤进行详细说明：
54.在步骤s110中，提供衬底，所述衬底上依次形成有导电层以及介质层。
55.如图4所示，衬底1可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底1的形状及材料做特殊限定。
56.可在衬底1上形成导电层2和介质层3，其中，导电层2可形成于衬底1的表面，介质层3可形成于导电层2背离衬底1的一侧，举例而言，可通过真空蒸镀、磁控溅射、原子层沉积、化学气相沉积或物理气相沉积等方式在衬底1上依次形成导电层2和介质层3。
57.举例而言，可通过真空蒸镀的方式在衬底1上形成导电层2，该导电层2可以是形成于衬底1表面的薄膜。在一实施方式中，导电层2在衬底1上的正投影可与衬底1的边界重合；在另一实施方式中，导电层2可以包括多个导电体，各导电体可呈阵列分布于衬底1的表面。在后续工艺中，导电体可作为电容的导电接触塞，可用于对电容中的电荷进行存储。导电层2的材料可为金属，举例而言，其可以是钨，当然，也可以是其他导电材料，在此不做特殊限定。
58.可通过原子层沉积工艺在导电层2背离衬底1的一侧形成介质层3，介质层3可以是包括单层膜层，也可以包括多层膜层，在此不做特殊限定。在一实施方式中，介质层3可包括多层膜层，举例而言，其可包括交叠设置支撑层和牺牲层，例如，其可包括依次叠层设置的第一支撑层31、第一牺牲层32、第二支撑层33、第二牺牲层34和第三支撑层35，其中，第一支撑层31可形成于导电层2的表面。
59.可通过真空蒸镀或磁控溅射等方式在导电层2的表面依次形成第一支撑层31、第一牺牲层32、第二支撑层33、第二牺牲层34和第三支撑层35，当然，也可通过其他方式形成叠层设置的第一支撑层31、第一牺牲层32、第二支撑层33、第二牺牲层34和第三支撑层35，在此不做特殊限定。
60.在步骤s120中，对所述介质层进行蚀刻处理，以形成沟槽结构。
61.如图4所示，可对介质层3进行蚀刻，以形成沟槽结构301，该沟槽结构301可沿垂直于衬底1的方向延伸，且其横截面的形状可以是圆形或矩形等，还可以是不规则形状，在此不对沟槽结构301的形状做特殊限定。沟槽结构301可用于形成柱状电容，可通过介质层3中的各支撑层对柱状电容进行横向支撑，以增加柱状电容在横向上的稳定性，防止柱状电容产生横向形变。
62.在蚀刻过程中，受蚀刻工艺限制，在介质层3的不同区域出现不同蚀刻深度的沟槽
结构301，即：在部分区域中蚀刻形成的沟槽结构301贯穿介质层3而露出导电层2，而在另一部分区域中蚀刻形成的沟槽结构301未贯穿介质层3，其靠近衬底1的端部位于介质层3中的牺牲层或支撑内。在本公开检测方法的实施方式中，完成步骤s120后的结构如图4所示。
63.在一实施方式中，沟槽结构301可为多个，多个沟槽结构301可呈阵列分布，沟槽结构301可与呈阵列分布的导电体的数量相等，且各沟槽结构301可与各导电体在垂直于衬底1的方向上一一对应设置。
64.举例而言，可采用非等向蚀刻工艺蚀刻介质层3，以形成沟槽结构301。可通过一次蚀刻工艺蚀刻介质层3，以形成沟槽结构301；当介质层3包括多层叠层设置的膜层时，也可采用分次蚀刻的方式蚀刻介质层3，即：分多次对介质层3进行蚀刻，且每次可只蚀刻一层。在本公开的一种实施方式中，如图5所示，采用非等向蚀刻工艺蚀刻介质层3，以形成沟槽结构301可以包括步骤s1201-步骤s1205，其中：
65.步骤s1201，在所述介质层背离所述衬底的一侧形成掩膜材料层。
66.可通过化学气相沉积、真空蒸镀、原子层沉积或其它方式在介质层3背离衬底1的一侧形成掩膜材料层5，掩膜材料层5可以有多层，也可以为单层结构，其材料可以是聚合物、sio2、sin、poly和sicn中至少一种，当然，也可以是其它材料，在此不再一一列举。
67.在一实施方式中，掩膜材料层5可为多层，其可以包括聚合物层、氧化层和硬掩膜层，其中，聚合物层可形成于介质层3背离衬底1的表面，氧化层可位于硬掩膜层和聚合物层之间。可通过化学气相沉积工艺在介质层3背离衬底1的表面形成聚合物层，通过真空蒸镀工艺在聚合物层背离介质层3的表面形成氧化层，通过原子层沉积工艺在氧化层背离聚合物层的表面形成硬掩膜层。
68.步骤s1202，在所述掩膜材料层背离所述衬底的表面形成光刻胶层。
69.可通过旋涂或其它方式在掩膜材料层5背离衬底1的表面形成光刻胶层，光刻胶层材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。
70.步骤s1203，对所述光刻胶层进行曝光并显影，形成多个显影区，各所述显影区露出所述掩膜材料层。
71.可采用掩膜版对光刻胶层进行曝光，该掩膜版的图案可与介质层3所需的图案匹配。随后，可对曝光后的光刻胶层进行显影，从而形成多个显影区，每个显影区可露出掩膜材料层5，且显影区的图案可与介质层3所需的图案相同，显影区的宽度可与所需的沟槽结构301的尺寸相同。
72.步骤s1204，在所述显影区对所述掩膜材料层进行蚀刻，以形成掩膜图案。
73.可通过等离子蚀刻工艺在显影区对掩膜材料层5进行蚀刻，蚀刻区域可露出介质层3，从而在掩膜材料层5上形成所需的掩膜图案。需要说明的是，当掩膜材料层5为单层结构时，可采用一次蚀刻工艺形成掩膜图案，当掩膜材料层5为多层结构时，可对各膜层进行分层蚀刻，即：一次蚀刻工艺可蚀刻一层，可采用多次蚀刻工艺将掩膜层刻透，以形成掩膜图案。
74.需要说明的是，在完成上述蚀刻工艺后，可通过清洗液清洗或通过灰化等工艺去除光刻胶层，使掩膜材料层5不再被光刻胶层覆盖，将形成的掩膜层暴露出来，得到硬掩膜结构。
75.步骤s1205，根据所述掩膜图案对所述介质层进行非等向蚀刻，以形成所述沟槽结
构。
76.可根据掩膜图案对介质层3进行非等向蚀刻，举例而言，可通过干法蚀刻工艺在掩膜图案的显影区对介质层3进行蚀刻，并以衬底1作为蚀刻停止层，在介质层3内形成多个沟槽结构301。在此过程中，由于制作工艺限制，在介质层3的不同区域的蚀刻深度不一，从而在介质层3的部分区域中形成多个通孔，而在位于另一部分区域的介质层3中形成一个或多个孔段，且各孔段靠近衬底1的端部可位于任一牺牲层中。例如，其靠近衬底1的端部位于第一牺牲层32中。
77.需要说明的是，各通孔可与各导电体一一对应设置，且各通孔靠近衬底1一侧的开放端可与与其对应的导电体的表面接触，以便于在通孔中形成电容后，通过导电体对电容中的电荷进行存储，图4示出了完成本公开检测方法的实施方式中步骤s1205后的结构。
78.在步骤s130中，以所述导电层作为阴极，采用电镀工艺在所述沟槽结构内填充电镀层，以形成待测产品。
79.如图6所示，以沟槽结构301中露出的导电层2作为电镀工艺中的阴极，采用电镀工艺在露出导电层2的沟槽结构301内填充电镀层4，以形成待测产品。需要说明的是，在形成电镀层4时，只有经蚀刻处理后露出导电层2的沟槽结构301才能以导电层2作为电镀工艺的阴极，进而通过电镀工艺形成电镀层4；未蚀刻至导电层2的沟槽结构301，由于没有露出导电层2，在电镀过程中不具备阴极，因而不会生成电镀层4，进而使得待测产品的顶视图像中未填充电镀层4的沟槽结构301由于具有高深宽比而呈现为深色，填充了电镀层4的沟槽结构301则呈现为浅色，进而可识别未蚀刻至导电层2的沟槽结构301(即：可识别蚀刻缺陷)，避免在未蚀刻至导电层2的沟槽结构301中沉积电容，防止电容因悬空而失效。
80.在本公开的一种实施方式中，如图7所示，步骤s130可以包括步骤s1301-步骤s1302，其中：
81.步骤s1301，以所述导电层为阴极，采用电镀工艺在所述沟槽结构内填满电镀层。
82.可以沟槽结构301中露出的导电层2作为电镀的阴极，使镀液中预镀金属的阳离子在导电层2的表面沉积，从而形成电镀层4。在此过程中，可使电镀层4填满沟槽结构301，避免在沟槽结构301的顶视图像中出现深色空洞，从而使未镀电镀层4的沟槽结构301与填满金属的沟槽结构301在顶视图像中的颜色有明显区分，以便于识别蚀刻缺陷。
83.步骤s1302，采用化学机械抛光工艺去除所述电镀层凸出于所述沟槽结构顶表面的部分，以使所述电镀层背离所述导电层的表面与所述介质层背离所述导电层的表面平齐。
84.如图8所示，在电镀过程中，可使电镀层4溢出于沟槽结构301的顶表面，从而保证电镀层4填满沟槽结构301，同时，可采用化学机械抛光工艺去除凸出于沟槽结构301顶表面的部分的电镀层4，以使电镀层4背离导电层2的表面与介质层3背离导电层2的表面平齐，避免溢出的电镀层4覆盖周围未蚀刻至导电层2的沟槽结构301，有助于提高缺陷检测的准确率，图6示出了完成本公开检测方法的实施方式中步骤s1302后的结构。
85.在一实施方式中，可采用抛光液去除电镀层4凸出于沟槽结构301顶表面的部分。该抛光液可以是水，也可以是酸性溶液，在此不做特殊限定，只要能去除多余的电镀层且不对其他膜层结构造成损伤即可。举例而言，可向凸出于沟槽结构301顶表面的电镀层4喷射酸性溶液，电镀层4可与酸性溶液反应，进而被去除。酸性溶液可以是盐酸、硝酸或乙酸中至
少一种，当然，还可以是其他酸性溶液，在此不再一一列举。
86.在步骤s140中，采用缺陷密度检测组件测试所述待测产品，以获取所述沟槽结构的顶视图像，根据所述顶视图像确定所述待测产品的蚀刻缺陷。
87.可采用缺陷密度检测组件扫描待测产品中的介质层3背离衬底1的表面，以获取待测产品的顶视图像，如图9所示，在顶视图像中，具有高深宽比的沟槽结构301所在区域可呈现为深色，其他区域可呈现为浅色，可根据顶视图像中各沟槽结构301的颜色深浅程度确定蚀刻缺陷，即可将各沟槽结构301中颜色较深的沟槽结构301识别为蚀刻缺陷。
88.举例而言，缺陷密度检测组件可包括扫描电镜(sem)、原子力显微镜(afm)、透射电子显微镜(tem)或亮场扫描仪(bf scan)中至少一个，顶视图像可以是扫描电镜图样、原子力显微镜图谱、透射电镜图谱或亮场扫描图像中至少一种。当然，缺陷密度检测组件还可以是其他仪器或设备，在此不再一一列举。
89.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。