一种绝缘栅双极型晶体管及其制备方法与流程

1.本发明涉及半导体器件技术领域，具体涉及一种绝缘栅双极型晶体管及其制备方法。


背景技术：

2.igbt(insulated gate bipolar transistor)又称作绝缘栅双极型晶体管，是目前最具代表性的电力电子器件。igbt同时集成了功率mos器件的电压控制开关、工作频率高与驱动控制电路简单和双极晶体管双极导电的优点，是高压大电流的主流器件之一。
3.提升igbt芯片的电流密度是igbt的重要发展趋势，以3300v的igbt为例，在芯片面积不变的基础上(约13.5mm*13.5mm)，单芯片的额定电流已经从50a提升至75a，即芯片电流密度提升了50％。提升igbt芯片电流密度的关键在于降低导通压降，从而使igbt电流密度提高后总损耗不变，以保证高结温下器件工作的稳定性。载流子储存层为近年来业界广泛采用的一种降低igbt芯片导通压降的结构，该结构是在阱层和漂移层之间插入浓度略高于漂移层的n型层，形成对空穴的阻挡势垒，从而增强电导调制效应，降低芯片导通压降，但是该结构会带来芯片击穿电压下降等不利影响。


技术实现要素：

4.因此，本发明要解决的技术问题在于克服现有绝缘栅双极型晶体管击穿电压低的缺陷，进而提供一种绝缘栅双极型晶体管。
5.本发明提供一种绝缘栅双极型晶体管，包括：漂移层；位于所述漂移层一侧的集电层，所述集电层的导电类型与所述漂移层的导电类型相反；位于所述漂移层和所述集电层之间的缓冲层，所述缓冲层的导电类型与所述漂移层的导电类型相同，且所述缓冲层的掺杂浓度高于所述漂移层的掺杂浓度；在所述缓冲层的内部设置有浮置层，所述浮置层的导电类型与所述缓冲层的导电类型相反。
6.可选的，所述浮置层的中心至所述集电层与所述缓冲层的界面之间的距离小于所述浮置层的中心至所述漂移层与所述缓冲层的界面之间的距离。
7.可选的，所述浮置层至所述集电层与所述缓冲层的界面之间的距离为0.3微米～1.5微米。
8.可选的，所述浮置层中的掺杂浓度为1
×
10
17
cm-3
～5
×
10
17
cm-3
。
9.可选的，所述漂移层的导电类型为n型，所述集电层的导电类型为p型，所述缓冲层的导电类型为n型，所述浮置层的导电类型为p型。
10.可选的，还包括：栅介质层，所述栅介质层位于所述漂移层背向所述缓冲层的一侧表面；栅极层，所述栅极层位于所述栅介质层上；阱层，所述阱层位于所述漂移层中背向所述缓冲层的一侧，所述阱层的导电类型与所述漂移层的导电类型相反；体层，所述体层位于所述阱层中，所述体层的导电类型与所述阱层的导电类型相同，且所述体层的掺杂浓度大于所述阱层的掺杂浓度；源层，所述源层位于所述阱层中，所述源层的导电类型与所述阱层
的导电类型相反；发射极，所述发射极在所述体层和所述源层上且分别与所述体层和所述源层接触；集电极，所述集电极位于所述集电层背向所述漂移层的一侧表面且与所述集电层接触。
11.可选的，还包括：载流子储存层，所述载流子储存层位于所述漂移层中且包围所述阱层的底部和侧部，所述载流子储存层的导电类型与所述漂移层的导电类型相同，且所述载流子储存层的掺杂浓度高于所述漂移层的掺杂浓度。
12.可选的，包括：形成漂移层；在所述漂移层的一侧形成缓冲层，所述缓冲层的导电类型与所述漂移层的导电类型相同，且所述缓冲层的掺杂浓度高于所述漂移层的掺杂浓度；在形成所述缓冲层的过程中通过埋层工艺在所述缓冲层内部形成浮置层，所述浮置层的导电类型与所述缓冲层的导电类型相反；在形成所述浮置层和所述缓冲层后，在所述缓冲层背向所述漂移层的一侧形成集电层，所述集电层的导电类型与所述缓冲层的导电类型相反。
13.可选的，还包括：在所述漂移层中背向所述缓冲层的一侧形成阱层，所述阱层的导电类型与所述漂移层的导电类型相反；形成所述阱层之后，在所述阱层中分别形成体层和源层，所述体层的导电类型与所述阱层的导电类型相同，且所述体层的掺杂浓度大于所述阱层的掺杂浓度，所述源层的导电类型与所述阱层的导电类型相反。形成所述体层和所述源层之后，在所述体层和所述源层上形成发射极；在所述漂移层背向所述缓冲层的一侧表面形成栅介质层，在所述栅介质层上形成栅极层；在所述集电层背向所述漂移层的一侧表面形成集电极。
14.可选的，还包括：在所述漂移层中背向所述缓冲层的一侧形成阱层的步骤之前，在所述漂移层中背向所述缓冲层的一侧形成载流子储存层；在所述漂移层中背向所述缓冲层的一侧形成阱层的步骤之后，所述载流子储存层包围所述阱层的底部和侧部，所述载流子储存层的导电类型与所述漂移层的导电类型相同，且所述载流子储存层的掺杂浓度高于所述漂移层的掺杂浓度。
15.本发明技术方案，具有如下优点：
16.本发明技术方案提供的绝缘栅双极型晶体管，包括：漂移层；位于所述漂移层一侧的集电层，所述集电层的导电类型与所述漂移层的导电类型相反；位于所述漂移层和所述集电层之间的缓冲层，所述缓冲层的导电类型与所述漂移层的导电类型相同，且所述缓冲层的掺杂浓度高于所述漂移层的掺杂浓度；在所述缓冲层的内部设置有浮置层，所述浮置层的导电类型与所述缓冲层的导电类型相反。通过在所述缓冲层的内部设置与所述缓冲层的导电类型相反的浮置层，在所述缓冲层与所述浮置层的界面处形成结势垒，阻碍载流子的扩散，改变了绝缘栅双极型晶体管集电极一侧的载流子分布，降低了发射极漏电流，提高了绝缘栅双极型晶体管的正向击穿电压。
17.进一步，所述浮置层的中心至所述集电层与所述缓冲层的界面之间的距离小于所述浮置层的中心至所述漂移层与所述缓冲层的界面之间的距离。通过将所述浮置层设置在靠近所述集电层一侧，有利于充分利用绝缘栅双极型晶体管的缓冲层结构，提高绝缘栅双极型晶体管的正向击穿电压。
18.进一步，所述浮置层至所述集电层与所述缓冲层的界面之间的距离为0.3微米～1.5微米。当所述浮置层至所述集电层与所述缓冲层的界面之间的距离小于0.3微米时，所
述浮置层与界面处的耗尽层产生重叠，界面处的势垒显著降低，导致正向击穿电压下降；当所述浮置层至所述集电层与所述缓冲层的界面之间的距离大于1.5微米时，则绝缘栅双极型晶体管承受耐压时耗尽层会更快速地扩展至所述浮置层，也会导致正向击穿电压下降。因此，将所述浮置层至所述集电层与所述缓冲层的界面之间的距离设置为0.3微米～1.5微米。
19.进一步，使用埋层工艺预先制备出所述浮置层，与现有绝缘栅双极型晶体管的工艺加工方法相兼容，有利于规模化生产，从而提高生产效率。
附图说明
20.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1为本实施例提供的绝缘栅双极型晶体管的结构示意图；
22.图2为本实施例中绝缘栅双极型晶体管与不含有浮置层的绝缘栅双极型晶体管在导通状态下的空穴密度分布对比图；
23.图3为图2中横坐标530微米以上区域的放大图；
24.图4为本实施例中绝缘栅双极型晶体管与不含有浮置层的绝缘栅双极型晶体管的输出特性曲线对比图；
25.图5为本实施例中绝缘栅双极型晶体管与不含有浮置层的绝缘栅双极型晶体管的击穿特性曲线对比图；
26.图6为图5中横坐标4500伏特以上区域的放大图；
27.图7为本实施例提供的绝缘栅双极型晶体管的制备工艺流程图。
具体实施方式
28.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
29.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
30.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
31.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构
成冲突就可以相互结合。
32.实施例1
33.本实施例提供一种绝缘栅双极型晶体管，绝缘栅双极型晶体管的结构如图1所示，包括：漂移层01；位于所述漂移层一侧的集电层10，所述集电层10的导电类型与所述漂移层01的导电类型相反；位于所述漂移层01和所述集电层10之间的缓冲层09，所述缓冲层09的导电类型与所述漂移层01的导电类型相同，且所述缓冲层09的掺杂浓度高于所述漂移层01的掺杂浓度；在所述缓冲层09的内部设置有浮置层12，所述浮置层12的导电类型与所述缓冲层09的导电类型相反。通过在所述缓冲层09的内部设置与所述缓冲层09的导电类型相反的浮置层12，在所述缓冲层09与所述浮置层12的界面处形成结势垒，阻碍载流子的扩散，改变了绝缘栅双极型晶体管集电极一侧的载流子分布，降低了发射极漏电流，提高了绝缘栅双极型晶体管的正向击穿电压。
34.本实施例中，所述浮置层12的中心至所述集电层10与所述缓冲层09的界面之间的距离小于所述浮置层12的中心至所述漂移层01与所述缓冲层09的界面之间的距离。通过将所述浮置层设置在靠近所述集电层一侧，有利于提高绝缘栅双极型晶体管的正向击穿电压。
35.本实施例中，所述浮置层12至所述集电层10与所述缓冲层09的界面之间的距离为0.3微米～1.5微米。当所述浮置层12至所述集电层10与所述缓冲层09的界面之间的距离小于0.3微米时，所述浮置层12与界面处的耗尽层产生重叠，界面处的势垒显著降低，导致正向击穿电压下降；当所述浮置层12至所述集电层10与所述缓冲层09的界面之间的距离大于1.5微米时，则绝缘栅双极型晶体管承受耐压时耗尽层会更快速地扩展至所述浮置层12，也会导致正向击穿电压下降。因此，将所述浮置层12至所述集电层10与所述缓冲层09的界面之间的距离设置为0.3微米～1.5微米。
36.在一个实施例中，所述浮置层12中的掺杂浓度为1
×
10
17
cm-3
～5
×
10
17
cm-3
。
37.本实施例中，所述漂移层01为n型掺杂，所述集电层10为p型掺杂，所述缓冲层09为n型掺杂，所述浮置层12为p型掺杂。在一个实施例中，在p型掺杂的所述集电层10与n型掺杂的所述漂移层01之间加入n型掺杂的所述缓冲层09，所述缓冲层09的掺杂浓度高于所述漂移层01的掺杂浓度。在关断绝缘栅双极型晶体管后，所述缓冲层09可以在p型掺杂的所述集电层10会向n型掺杂的所述漂移层01注入空穴，注入的空穴可以在n型掺杂的所述缓冲层中实现载流子的快速复合，提升绝缘栅双极型晶体管的关断效率。
38.本实施例中，还包括：栅介质层02，所述栅介质层02位于所述漂移层01背向所述缓冲层09的一侧表面；栅极层03，所述栅极层03位于所述栅介质层02上；阱层07，所述阱层07位于所述漂移层01中背向所述缓冲层09的一侧，所述阱层07的导电类型与所述漂移层01的导电类型相反；体层06，所述体层06位于所述阱层07中，所述体层06的导电类型与所述阱层07的导电类型相同，且所述体层06的掺杂浓度大于所述阱层07的掺杂浓度；源层04，所述源层04位于所述阱层07中，所述源层04的导电类型与所述阱层07的导电类型相反；发射极05，所述发射极05在所述体层06和所述源层04上且分别与所述体层06和所述源层04接触；集电极11，所述集电极11位于所述集电层10背向所述漂移层01的一侧表面且与所述集电层10接触。
39.在一个实施例中，还包括：载流子储存层08，所述载流子储存层08在所述漂移层01
与所述阱层07之间，所述载流子储存层08位于所述漂移层01中且包围所述阱层07的底部和侧部，所述载流子储存层08的导电类型与所述漂移层01的导电类型相同，且所述载流子储存层08的掺杂浓度高于所述漂移层01的掺杂浓度。在一个实施例中，所述载流子储存层08与所述漂移层01的界面上形成了n-n-的空穴势垒，可以阻挡空穴进入所述阱层07，同时可以增强电子的注入，使绝缘栅双极型晶体管靠近发射极05一测的n型漂移层01的载流子浓度提高，优化了绝缘栅双极型晶体管的载流子分布，从而提高了n型漂移层01的电导调制效应，使得绝缘栅双极型晶体管可以获得更低的导通压降。但是随着载流子储存层08的掺杂浓度提高，绝缘栅双极型晶体管的击穿电压会显著降低，所以载流子储存层08的掺杂浓度不宜过高。
40.本实施例中绝缘栅双极型晶体管与不含有浮置层12的绝缘栅双极型晶体管在导通状态下的空穴密度分布对比结果如图2所示，选取绝缘栅双极型晶体管的电压等级为4500v。图2中横坐标为绝缘栅双极型晶体管内的点到栅介质层02表面的距离，单位为微米，纵坐标为空穴密度，单位为每立方厘米。图2中下方曲线为不含有浮置层12的绝缘栅双极型晶体管在导通状态下的空穴密度曲线，图2中上方曲线为本实施例中绝缘栅双极型晶体管在导通状态下的空穴密度曲线，进行对比的两者中集电层10的掺杂浓度和结深一致。由图2可知，本实施例中绝缘栅双极型晶体管能够显著提升集电极11一侧空穴密度，从而增强芯片的电导调制效应，降低芯片导通压降。
41.为了进一步清晰比较本实施例中绝缘栅双极型晶体管与不含有浮置层12的绝缘栅双极型晶体管在导通状态下的空穴密度分布对比结果，将图2中横坐标530微米以上的区域进行放大，得到图3。图3中横坐标为绝缘栅双极型晶体管内的点到栅介质层02表面的距离，单位为微米，纵坐标为空穴密度，单位为每立方厘米。图3中下方曲线为不含有浮置层12的绝缘栅双极型晶体管在导通状态下的空穴密度曲线，图3中上方曲线为本实施例中绝缘栅双极型晶体管在导通状态下的空穴密度曲线。由区域放大后的图3中可以更清晰的看到，本实施例中绝缘栅双极型晶体管能够显著提升集电极11一侧空穴密度，从而增强芯片的电导调制效应，降低芯片导通压降。值得一提的是，虽然进行对比的两者中集电层10的掺杂浓度和结深一致，但是本实施例中绝缘栅双极型晶体管的集电区累积了更高的空穴密度。在图3中上方曲线横坐标536微米至540微米的部分，还可以看到空穴密度先剧烈升高，后剧烈下降，再剧烈升高的变化，与下方曲线形成鲜明对比。上方曲线在横坐标537微米附近剧烈升高的位置对应于浮置层12，上方曲线在横坐标539微米附近剧烈下降的位置对应于缓冲层09，上方曲线在横坐标540微米附近剧烈升高的位置对应于集电层10。
42.本实施例中绝缘栅双极型晶体管与不含有浮置层12的绝缘栅双极型晶体管的输出特性曲线对比结果如图4所示，选取绝缘栅双极型晶体管的电压等级为4500v。图4中横坐标为集电极电压，单位为伏特，纵坐标为集电极电流，单位为安培。图4中下方曲线为不含有浮置层12的绝缘栅双极型晶体管的输出特性曲线，图4中上方曲线为本实施例中绝缘栅双极型晶体管的输出特性曲线。由图中可知，本实施例中绝缘栅双极型晶体管能够有效降低芯片的导通压降。以导通压降3.0v计算，本实施例中绝缘栅双极型晶体管较不含有浮置层12的绝缘栅双极型晶体管的电流强度能够提高30％。
43.本实施例中绝缘栅双极型晶体管与不含有浮置层12的绝缘栅双极型晶体管的击穿特性曲线对比结果如图5所示，选取绝缘栅双极型晶体管的电压等级为4500v。图5中横坐
标为集电极电压，单位为伏特，纵坐标为集电极电流，单位为安培。图5中两条曲线距离过近，不方便观察，为了进一步清晰比较本实施例中绝缘栅双极型晶体管与不含有浮置层12的绝缘栅双极型晶体管的击穿特性曲线对比结果，将图5中横坐标4500伏特以上的区域进行放大，得到图6。图6中横坐标为集电极电压，单位为伏特，纵坐标为集电极电流，单位为安培。图6中上方曲线为不含有浮置层12的绝缘栅双极型晶体管的击穿特性曲线，图6中下方曲线为本实施例中绝缘栅双极型晶体管的击穿特性曲线。由图中可知，本实施例中绝缘栅双极型晶体管能够增大芯片的击穿电压，较不含有浮置层12的绝缘栅双极型晶体管的击穿电压增大约25v。
44.实施例2
45.本实施例提供一种绝缘栅双极型晶体管的制备方法，如图7所示，包括如下步骤：
46.步骤s1：形成漂移层01；
47.步骤s2：在所述漂移层01的一侧形成缓冲层09，所述缓冲层09的导电类型与所述漂移层01的导电类型相同，且所述缓冲层09的掺杂浓度高于所述漂移层01的掺杂浓度；
48.步骤s3：在形成所述缓冲层09的过程中通过埋层工艺在所述缓冲层09内部形成浮置层12，所述浮置层12的导电类型与所述缓冲层09的导电类型相反；
49.步骤s4：在形成所述浮置层12和所述缓冲层09后，在所述缓冲层09背向所述漂移层01的一侧形成集电层10，所述集电层10的导电类型与所述缓冲层09的导电类型相反。
50.在一个实施例中，在形成所述缓冲层09的过程中通过埋层工艺在所述缓冲层09内部形成浮置层12的步骤包括：在所述漂移层01的一侧形成缓冲层09的基体；在所述缓冲层09的基体背向所述漂移层01的一侧通过光刻、离子注入形成若干所述浮置层12；形成若干所述浮置层12之后，在所述缓冲层09的基体背向所述漂移层01的一侧外延生长一定厚度的缓冲层09。通过上述工艺实现了在所述缓冲层09内部形成所述浮置层12。
51.本实施例中，还包括：在所述漂移层01中背向所述缓冲层09的一侧形成阱层07，所述阱层07的导电类型与所述漂移层01的导电类型相反；形成所述阱层07之后，在所述阱层07中分别形成体层06和源层04，所述体层06的导电类型与所述阱层07的导电类型相同，且所述体层06的掺杂浓度大于所述阱层07的掺杂浓度，所述源层04的导电类型与所述阱层07的导电类型相反。形成所述体层06和所述源层04之后，在所述体层06和所述源层04上形成发射极05；在所述漂移层背向所述缓冲层的一侧表面形成栅介质层02，在所述栅介质层02上形成栅极层03；在所述集电层10背向所述漂移层01的一侧表面形成集电极11。
52.在一个实施例中，还包括：在所述漂移层01中背向所述缓冲层09的一侧形成阱层07的步骤之前，在所述漂移层01中背向所述缓冲层09的一侧形成载流子储存层08；在所述漂移层01中背向所述缓冲层09的一侧形成阱层07的步骤之后，所述载流子储存层08包围所述阱层07的底部和侧部，所述载流子储存层08的导电类型与所述漂移层01的导电类型相同，且所述载流子储存层08的掺杂浓度高于所述漂移层01的掺杂浓度。
53.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。