显示装置的制造方法与流程

显示装置的制造方法
相关申请的交叉引用
1.本技术要求在韩国知识产权局于2020年9月8日提交的韩国专利申请第 10-2020-0114909号的优先权和权益，其全部内容通过引用并入本文。
技术领域
2.本公开涉及显示装置及其制造方法。


背景技术：

3.液晶显示器(lcd)、等离子体显示面板(pdp)、有机发光二极管(oled)显示 器、电场效应显示(fed)装置和电泳显示装置等是已知的。
4.有机发光二极管显示器具有自发光特性，并且与液晶显示器不同，因为有 机发光二极管显示器不需要另外的光源，所以可以减小厚度和重量。另外，有机发光 二极管显示器具有高质量特性，比如低功耗、高亮度和快响应速度。


技术实现要素：

5.本公开的实施方式提供了提高显示质量的显示装置以及该显示装置的制造 方法。
6.根据实施方式的显示装置包括：基板；设置在基板上的晶体管；设置在基 板上且连接到晶体管的发光二极管；以及设置在晶体管和发光二极管之间的钝化层， 其中钝化层的表面台阶在1nm至30nm的范围内。
7.钝化层可包括与晶体管的源电极和漏电极重叠的第一部分以及不与源电极 和漏电极重叠的第二部分，并且第一部分的表面高度可高于第二部分的表面高度。
8.钝化层的第一部分可被暴露和抛光。
9.晶体管可包括：设置在基板上的多晶半导体；设置在多晶半导体上的第一 栅绝缘层；设置在第一栅绝缘层上的驱动栅电极；设置在驱动栅电极上的第二栅绝缘 层；设置在第二栅绝缘层上的第一夹层绝缘层；设置在第一夹层绝缘层上的氧化物半 导体；设置在氧化物半导体上的第三栅绝缘层；设置在第三栅绝缘层上的开关栅电极； 设置在开关栅电极上的第二夹层绝缘层；设置在第二夹层绝缘层上且与氧化物半导体 连接的第一源电极和第一漏电极；以及设置在第二夹层绝缘层上且连接到多晶半导体 的第二源电极和第二漏电极，并且钝化层的第一部分可与第一源电极、第一漏电极、 第二源电极和第二漏电极重叠。
10.晶体管可包括：设置在基板上的多晶半导体；设置在多晶半导体上的栅绝 缘层；设置在栅绝缘层上的栅电极；设置在栅电极上的夹层绝缘层；以及设置在夹层 绝缘层上且连接到多晶半导体的源电极和漏电极。
11.显示装置可进一步包括：设置在发光二极管上的触摸部分；以及设置在触 摸部分上的抗反射部分。
12.抗反射部分可包括阻挡层和滤色器。
13.显示装置可进一步包括设置在发光二极管和触摸部分之间的薄膜封装层。
14.根据实施方式的显示装置的制造方法包括：在基板上形成晶体管；在晶体 管上堆叠包括第一表面台阶的钝化层；通过用具有第一区域、第二区域和第三区域的 暴露掩模进行曝光来形成具有开口和第二表面台阶的钝化层，第一区域、第二区域和 第三区域各自具有不同的透光率；通过用平坦化装置抛光所曝光的钝化层来形成具有 第三表面台阶的钝化层；以及形成通过钝化层的开口与晶体管连接的发光二极管，并 且钝化层的表面台阶可为1nm至20nm。
15.暴露掩模的第一区域可为透射光的透射区域，第二区域可为部分透射光的 透反射区域，并且第三区域可为阻挡光的挡光区，第一区域可被设置成与钝化层的开 口重叠，并且第二区域可被设置成与晶体管的源电极和漏电极重叠。
16.第一表面台阶可形成为约300nm至约700nm，并且第二表面台阶可形成 为约60nm至约90nm。
17.钝化层可包括与晶体管的源电极和漏电极重叠的第一部分以及不与源电极 和漏电极重叠的第二部分，第一部分的表面高度可高于第二部分的表面高度，并且钝 化层的第一部分可通过曝光而暴露，并且在抛光期间被抛光。
18.根据实施方式，显示装置的绝缘层的表面被平坦化，从而防止由于绝缘层 的台阶导致的显示质量劣化。
附图说明
19.图1为根据实施方式的显示装置的横截面视图。
20.图2a至图2e是为描述根据实施方式的显示装置而提供的横截面视图。
21.图2f示意性示出了在根据实施方式的显示装置的制造方法中使用的平坦 化装置。
22.图3为根据另一实施方式的显示装置的横截面视图。
23.图4a至图4d是为描述根据另一实施方式的显示装置的制造方法而提供的 横截面视图。
24.图5a和图5b为显示实验例的结果的电子显微照片。
25.图6a和图6b为显示实验例的结果的电子显微照片。
26.图7a和图7b为显示实验例的结果的电子显微照片。
27.图8a和图8b为显示实验例的结果的电子显微照片。
28.图9a和图9b为示出实验例的结果的曲线图。符号描述10、20：显示装置110：基板111：缓冲层140、141、142、143：栅绝缘层160、161、162：夹层绝缘层180：钝化层
191：阳极270：阴极350：隔离物370：发光元件层390：封装层451：触摸单元520：阻挡层530：滤色器m：暴露掩模d1、d2、dd1、dd2、dd11、dd22：台阶cd：平坦化装置
具体实施方式
29.本文参考所附附图更充分地描述本发明，其中显示了本公开的实施方式。 如本领域技术人员会认识到的，所描述的实施方式可以以各种方式修改，所有这些都 不脱离本公开的范围。
30.附图和描述应被认为实质上是说明性的，而不是限制性的。在整个说明书 中，相同的附图标记表示相同的元件。
31.在附图中，为了便于描述，任意示出了每个元件的尺寸和厚度，并且本发 明不必限于如附图中示出的。在附图中，为了清楚起见，放大了层、膜、面板、区域 等的厚度。另外，在附图中，为了更好地理解和易于描述，放大了一些层和区域的厚 度。
32.应当理解，当比如层、膜、区域或基板的元件被称为“在”另一个元件“上
”ꢀ
时，它可以直接在另一个元件上，或者也可以存在居间元件。相比之下，当元件被称 为“直接在”另一个元件上时，不存在居间元件。进一步，在整个说明书中，“在”目 标元件“上”的措词将被理解为位于目标元件的上方或下方，并且不必理解为基于与 重力方向相反的方向而位于“上侧”。
33.另外，除非另有明确描述，否则词语“包含(comprise)”及其变体如“包 含(comprises)”或“包含(comprising)”以及“包括(include)”及其变体意味着包 括规定的元件，但不排除任何其他元件。
34.进一步，在整个说明书中，短语“在平面上”意味着从顶部观察目标部分， 短语“在横截面上”意味着从侧面观察通过垂直切割目标部分形成的横截面。
35.另外，在整个说明书中，短语“连接到”并不意味着两个或更多个构成元 件直接连接，而是两个或更多个构成元件通过其他构成元件间接连接、物理连接以及 电连接，或者取决于事物、位置或功能用不同的名称来指代，但是可意味着其是整体 的。
36.显示装置的实施方式在图1中示出。图1为显示装置10的横截面视图。
37.显示装置10包括第一晶体管tr1、第二晶体管tr2和连接到第二晶体管 tr2的发光二极管led。第一晶体管tr1可为开关晶体管。第二晶体管tr2可为驱 动晶体管。显示装置10可包括设置在基板110上的缓冲层111。
38.基板110可包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙 烯酸酯、聚
醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚 芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。基板110 可包括可弯曲或折叠的柔性材料，并且可提供为单层或多层。
39.缓冲层111可具有单层或多层结构。在图1中，根据实施方式，缓冲层111 被示为单层，但是可为多层。缓冲层111可包括有机绝缘材料或无机绝缘材料。例如， 缓冲层111可包括无机绝缘材料，比如硅氧化物(sio
x
)、硅氮化物(sin
x
)和硅氮氧化物 (sio
x
ny)。
40.第二晶体管tr2可包括设置在缓冲层111上的第二半导体130。第二半导 体130可包括多晶硅材料。也就是说，第二半导体130可由多晶半导体形成。第二半 导体130可包括源区域131、沟道区域132和漏区域133。第二半导体130的源区域 131可连接到第二源电极se2，并且第二半导体130的漏区域133可连接到第二漏电 极de2。第一栅绝缘层141可设置在第二半导体130上。第一栅绝缘层141可包括硅 氧化物、硅氮化物和硅氮氧化物。
41.第二栅下电极ge2-u可设置在第一栅绝缘层141上。第二栅下电极ge2-u 可包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)并且可具有包括其的单层或多层结构。第二 栅绝缘层142可设置在第二栅下电极ge2-u上。第二栅绝缘层142可包括硅氧化物、 硅氮化物和硅氮氧化物。第二栅上电极ge2-l可设置在第二栅绝缘层142上。第二栅 下电极ge2-u和第二栅上电极ge2-l可彼此重叠，同时其间设置第二栅绝缘层142。 第二栅上电极ge2-l和第二栅下电极ge2-u形成第二栅电极ge2。第二栅电极ge2 可在垂直于基板110的方向上与第二半导体130的沟道区域132重叠。第二栅上电极 ge2-l可包括钼(mo)、铝(al)、铜(cu)、银(ag)、铬(cr)、钽(ta)和钛(ti)等，并且可具 有包括其的单层或多层结构。
42.第一夹层绝缘层161可设置在第二栅电极ge2上。第一夹层绝缘层161可 包括硅氧化物、硅氮化物和硅氮氧化物。第一夹层绝缘层161可由多层形成，其中含 有硅氮化物的层和含有硅氧化物的层堆叠。在这种情况下，在第一夹层绝缘层161中， 含有硅氮化物的层可比含有硅氧化物的层处于更靠近基板110的位置。
43.第一晶体管tr1可包括设置在第一夹层绝缘层161上的第一半导体135。 第一半导体135可由氧化物半导体形成。氧化物半导体可包括以下中的至少一种：一 元金属氧化物比如氧化铟(in)、氧化锡(sn)或氧化锌(zn)，二元金属氧化物比如in-zn 氧化物、sn-zn氧化物、al-zn氧化物、zn-mg氧化物、sn-mg氧化物、in-mg氧化物 或in-ga氧化物，三元金属氧化物比如in-ga-zn氧化物、in-al-zn氧化物、in-sn-zn 氧化物、sn-ga-zn氧化物、al-ga-zn氧化物、sn-al-zn氧化物、in-hf-zn氧化物、 in-la-zn氧化物、in-ce-zn氧化物、in-pr-zn氧化物、in-nd-zn氧化物、in-sm-zn氧 化物、in-eu-zn氧化物、in-gd-zn氧化物、in-tb-zn氧化物、in-dy-zn氧化物、in-ho-zn 氧化物、in-er-zn氧化物、in-tm-zn氧化物、in-yb-zn氧化物或in-lu-zn氧化物，以 及四元金属氧化物比如in-sn-ga-zn氧化物、in-hf-ga-zn氧化物、in-al-ga-zn氧化物、 in-sn-al-zn氧化物、in-sn-hf-zn氧化物或in-hf-al-zn氧化物。例如，第一半导体135 可包括in-ga-zn氧化物中的铟-镓-锌氧化物(igzo)。
44.第一半导体135可包括源区域136、沟道区域137和漏区域138。第一半导 体135的源区域136可连接到第一源电极se1，并且第一半导体135的漏区域138可 连接到第一漏电极de1。
45.第三栅绝缘层143可设置在第一半导体135上。第三栅绝缘层143可包括 硅氧化物、硅氮化物和硅氮氧化物。在图1的实施方式中，第三栅绝缘层143可设置 在第一半导体
135和第一夹层绝缘层161的整个表面上。因此，第三栅绝缘层143覆 盖第一半导体135的源区域136、沟道区域137和漏区域138的顶表面和侧表面。
46.在实现高分辨率的过程中，每个像素的尺寸减少，因此，半导体的沟道的 长度减少。在这种情况下，当第三栅绝缘层143没有覆盖源区域136和漏区域138的 顶表面时，第一半导体135的一些材料可移动到第三栅绝缘层143的侧面。例如，当 第一半导体135由包括铟的半导体氧化物形成时，铟颗粒可位于第三栅绝缘层143的 侧面，并且第一半导体135和第一栅电极ge1可由于铟颗粒而短路。在本实施方式中， 第三栅绝缘层143位于第一半导体135和第一夹层绝缘层161的整个表面上，从而防 止第一半导体135和第一栅电极ge1之间的短路。
47.在实施方式中，第三栅绝缘层143可以不设置在第一半导体135和第一夹 层绝缘层161的整个表面上。例如，第三栅绝缘层143可仅设置在第一栅电极ge1和 第一半导体135之间。也就是说，第三栅绝缘层143可与第一半导体135的沟道区域 137重叠并且可以不与源区域136和漏区域138重叠。
48.第一栅电极ge1可设置在第三栅绝缘层143上。第一栅电极ge1可在垂直 于基板110的方向上与第一半导体135的沟道区域137重叠。第一栅电极ge1可包括 钼(mo)、铝(al)、铜(cu)和/或钛(ti)并且可具有包括其的单层或多层结构。例如，第一 栅电极ge1可包括含有钛的下层和含有钼的上层，并且含有钛的下层在上层的干法蚀 刻期间防止氟(f)(蚀刻气体)的扩散。
49.第二夹层绝缘层162可设置在第一栅电极ge1上。第二夹层绝缘层162可 包括硅氧化物、硅氮化物和硅氮氧化物。第二夹层绝缘层162可由多层形成，其中含 有硅氮化物的层和含有硅氧化物的层堆叠。
50.第一源电极se1、第一漏电极de1、第二源电极se2和第二漏电极de2可 设置在第二夹层绝缘层162上。第一开口op1、第二开口op2、第三开口op3和第四 开口op4可形成在第二夹层绝缘层162中。第一开口op1可与第一源电极se1重叠， 并且第二开口op2可与第一漏电极de1重叠。第三开口op3可与第二源电极se2重 叠，并且第四开口op4可与第二漏电极de2重叠。第一源电极se1可通过第一开口 op1与第一半导体135的源区域136连接。第一漏电极de1可通过第二开口op2与 第一半导体135的漏区域138连接。第二源电极se2可通过第三开口op3与第二半导 体130的源区域131连接。第二漏电极de2可通过第四开口op4与第二半导体130 的漏区域133连接。
51.第一源电极se1、第一漏电极de1、第二源电极se2和第二漏电极de2可 包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、 镍(ni)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可为包括其的单层或多层 结构。例如，第一源电极se1、第一漏电极de1、第二源电极se2和第二漏电极de2 可具有三层结构，包括含有难熔金属比如钼、铬、钽和钛或其合金的下层，含有具有 低电阻率的铝类金属、银类金属和铜类金属的夹层，以及含有难熔金属比如钼、铬、 钽和钛的上层。
52.第三夹层绝缘层163可设置在第一源电极se1、第一漏电极de1、第二源 电极se2和第二漏电极de2上。第三夹层绝缘层163可包括硅氧化物、硅氮化物和硅 氮氧化物。第三夹层绝缘层163可由多层形成，其中含有硅氮化物的层和含有硅氧化 物的层堆叠。然而，第三夹层绝缘层163可为有机层。例如，第三夹层绝缘层163可 包含有机绝缘材料，比如通用聚
合物比如聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)、 具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸类聚 合物和硅氧烷类聚合物等。
53.连接电极ce和数据线(未显示)可设置在第三夹层绝缘层163上。连接电极 ce和数据线可包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、 铱(ir)、铬(cr)、镍(ni)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可具有包 括其的单层或多层结构。设置在第三夹层绝缘层163上的连接电极ce可通过形成在 第三夹层绝缘层163中的开口与设置在第三夹层绝缘层163下方的第二漏电极de2连 接。
54.钝化层180可设置在连接电极ce和数据线上。开口185可形成在钝化层 180中。钝化层180的开口185可与同第二漏电极de2连接的连接电极ce重叠。钝 化层180可为有机层。例如，钝化层180可包含有机绝缘材料，比如通用聚合物比如 聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)、具有酚基的聚合物衍生物、丙烯酸类聚合 物、酰亚胺聚合物、聚酰亚胺、丙烯酸类聚合物和硅氧烷类聚合物等。
55.钝化层180的表面台阶d1可在约30nm内，更具体地，在约20nm内。 例如，表面台阶d1可为1nm至30nm，更具体地1nm至20nm。也就是说，在从基 板110的表面测量的钝化层180中，与第一源电极se1、第一漏电极de1、第二源电 极se2、第二漏电极de2、连接电极ce和数据线重叠的部分的表面高度可高于其他 部分的表面高度，并且此类表面高度差可在约30nm内，更具体地，在约20nm内。 例如，表面高度差可为1nm至30nm，更具体地，1nm至20nm。说明书中描述的表 面高度为从基板110的表面测量的高度。
56.通过将钝化层180的表面台阶d1保持至约30nm或更小，能够防止由于 从外部入射的外部光在钝化层180的台阶部分处的不规则反射而可能发生的显示装置 10的显示质量劣化，或者，换句话说，能够提高显示装置10的显示质量。
57.阳极191可设置在钝化层180上。阳极191可通过钝化层180的开口185 与连接电极ce连接，并且可通过连接电极ce与第二漏电极de2连接。阳极191可 为每个像素单独提供。阳极191可包括金属比如银(ag)、锂(li)、钙(ca)、铝(al)、镁 (mg)和金(au)等，并且可包括透明导电氧化物(tco)比如氧化铟锡(ito)和氧化铟锌 (izo)等。
58.隔离物350可设置在阳极191上。隔离物350可包含有机绝缘材料，比如 通用聚合物比如聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)、具有酚基的聚合物衍生 物、丙烯酸类聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸类聚合物和硅氧烷类聚合物 等。
59.开口形成在隔离物350中，并且隔离物350的开口可与阳极191重叠。发 光元件层370可设置在隔离物350的开口中。发光元件层370可包括唯一发射基本颜 色比如红色、绿色和蓝色的光的发射层。发射层可具有堆叠发射不同颜色的光的多个 材料层的结构。发光元件层370可由低分子有机材料或聚合物有机材料比如聚(3,4-乙 撑二氧噻吩)(pedot)等形成。另外，发光元件层370可为包括空穴注入层(hil)、空 穴传输层(htl)、电子传输层(etl)和电子注入层(eil)中的一个或多个的多层。
60.阴极270可设置在发光元件层370和隔离物350上。阴极270可共同提供 给所有像素，并且可接收公共电压elvss。阴极270可包括反射金属比如钙(ca)、钡 (ba)、镁(mg)、铝(al)、银(ag)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬 (cr)、锂(li)、钙(ca)，或透明导电氧化物(tco)比如氧化铟锡(ito)和氧化铟锌(izo)。
61.阳极191、发光元件层370和阴极270形成发光二极管led。
62.在显示装置10的实施方式中，作为开关晶体管的一部分的第一晶体管tr1 可包括半导体氧化物，并且作为驱动晶体管的第二晶体管tr2可包括多晶半导体。对 于高速驱动，通过将现有的频率从约60hz增加到约120hz，可以更自然地表达运动 图片的运动，但是这增加了驱动电压。驱动静止图像时的频率可以降低，以补偿增加 的驱动电压。例如，当驱动静止图像时，可以以约1hz左右驱动。当频率降低时，会 出现漏电流。因此，在根据实施方式的显示装置中，作为开关晶体管的第一晶体管tr1 包括半导体氧化物，从而最小化漏电流。另外，作为驱动晶体管的第二晶体管tr2包 括多晶半导体，从而具有高电子移动性。也就是说，开关晶体管和驱动晶体管包括不 同的半导体材料，从而实现更稳定的驱动和高可靠性。
63.在显示装置10的实施方式中，钝化层180设置在第一晶体管tr1和第二 晶体管tr2上，并且钝化层180的与第一晶体管tr1的第一源电极se1和第一漏电 极de1、第二晶体管tr2的第二源电极se2和第二漏电极de2、连接电极ce、数据 线重叠的部分和其他部分之间的台阶差小于约30nm，更具体地，在约20nm内，使 得设置在钝化层180上的发光二极管led的阳极191的表面不会受到钝化层180的台 阶差的影响，因此，能够防止显示装置10的显示质量劣化，这种劣化可能是由于表面 水平差导致的从外部入射的光的不规则反射而发生的。
64.尽管未显示，但是显示装置10可进一步包括完全覆盖基板110的薄膜封装 层或封装基板，并且包括触摸层或触摸布线的触摸基板可设置在薄膜封装层或封装基 板上。
65.图2a至图2e以及图1示出了在显示装置10的制造工艺的实施方式的各 种步骤中的显示装置10。
66.首先，如图2a中显示，形成第一晶体管tr1和第二晶体管tr2，并且形 成钝化层180的绝缘层80堆叠在形成第一晶体管tr1和第二晶体管tr2的基板110 上。
67.例如，参见图1，第一晶体管tr1和第二晶体管tr2的形成可包括在基板 110上形成作为多晶半导体的第二半导体130，在作为多晶半导体的第二半导体130 上形成第一栅绝缘层141，在第一栅绝缘层141上形成作为驱动栅电极的第二栅下电 极ge2-u，在作为驱动栅电极的第二栅下电极ge2-u上形成第二栅绝缘层142，在第 二栅绝缘层142上形成第二栅上电极ge2-l，在第二栅上电极ge2-l上形成第一夹层 绝缘层161，在第一夹层绝缘层161上形成作为氧化物半导体的第一半导体135，在作 为氧化物半导体的第一半导体135上形成第三栅绝缘层143，在第三栅绝缘层143上 形成作为开关栅电极的第一栅电极ge1，在作为开关栅电极的第一栅电极ge1上形成 第二夹层绝缘层162，以及在第二夹层绝缘层162上形成连接到氧化物半导体的第一 源电极se1和第一漏电极de1，以及形成连接到多晶半导体的第二源电极se2和第二 漏电极de2。另外，第一晶体管tr1和第二晶体管tr2的形成可进一步包括在第二 源电极se2和第二漏电极de2上形成第三夹层绝缘层163，以及在第三夹层绝缘层163 上形成连接电极ce和数据线。
68.绝缘层80可具有光敏性。如附图中显示，堆叠在基板110上的绝缘层80 与第一晶体管tr1的第一源电极se1和第一漏电极de1、第二晶体管tr2的第二源 电极se2和第二漏电极de2、连接电极ce以及数据线重叠的部分的表面高度由于设 置在其下方的层的台阶差而变高，并且绝缘层80的表面高度的第一台阶dd1(图2a) 大于显示装置10的钝化层180的表面台阶d1(图1)。
69.如图2b中显示，绝缘层80通过使用暴露掩模m来曝光。取决于曝光期间 照射的光的透射的程度，暴露掩模m可被分成第一区域m1、第二区域m2和第三区 域m3。例如，第一区域m1可为光完全透射通过的透射区域，第二区域m2可为一些 光透射并部分反射通过的透反射区域，并且第三区域m3可为阻挡光的挡光区域。
70.绝缘层80可具有正光敏性，暴露掩模m的第一区域m1可以对准以与钝 化层180的开口185要形成的位置重叠，暴露掩模m的第二区域m2可以对准以与绝 缘层80具有较高表面高度的部分(也就是说，与第一晶体管tr1的第一源电极se1 和第一漏电极de1、第二晶体管tr2的第二源电极se2和第二漏电极de2、连接电 极ce以及数据线重叠的部分)重叠，并且暴露掩模m的第三区域m3可以对准以与 绝缘层80不具有更高的表面高度的其他部分重叠。
71.当绝缘层80具有负光敏性时，暴露掩模m的第一区域m1和第三区域m3 的布置可彼此相反。
72.因为通过使用这种暴露掩模m进行曝光，如图2c中显示，对应于暴露掩 模m的第一区域m1的绝缘层80被去除，并且对应于暴露掩模m2的第二区域m2 的绝缘层80的一些被去除。因此，绝缘层80与第一晶体管tr1的第一源电极se1 和第一漏电极de1、第二晶体管tr2的第二源电极se2和第二漏电极de2、连接电 极ce以及数据线重叠的部分的表面高度与其他部分的表面高度之间的第二台阶dd2 可小于第一台阶dd1。
73.例如，绝缘层80的第一台阶dd1可为约300nm至约700nm，并且第二 台阶dd2可为约60nm至约90nm。
74.如描述的，绝缘层80被堆叠，并且可以通过使用第二区域m2来减少绝缘 层80的表面台阶，第二区域m2是在用于形成钝化层180的开口185的曝光工艺期间 暴露掩模m的透反射区域，从而减少钝化层180的最终表面台阶，而不增加制造成本。
75.接下来，如图2d中显示，通过使用平坦化装置cd抛光绝缘层80的表面， 以进一步减小绝缘层80的第二台阶dd2，因此如图2e中显示，形成具有开口185和 在约30nm，更具体地在约20nm内的表面台阶d1的钝化层180。例如，表面台阶 d1可为1nm至30nm，更具体地1nm至20nm。
76.在显示装置10的制造工艺的实施方式中，绝缘层80被堆叠，并且在形成 钝化层180的开口185的曝光工艺中，进行通过使用第二区域m2用于减少绝缘层80 的表面台阶d1的第一阶段工艺，第二区域m2是暴露掩模m的透反射区域，然后， 第二阶段工艺通过使用平坦化装置cd抛光绝缘层80的表面用于进一步减小绝缘层 80的台阶差，从而有效地形成具有小表面台阶d1的钝化层180。
77.当钝化层180的台阶仅通过使用暴露掩模的透反射区域的第一阶段工艺减 小时，由于暴露掩模的分辨率限制，可能难以仅减小出现台阶的区域的高度。特别地， 随着显示装置的分辨率增加，晶体管的尺寸减小，并且钝化层180的台阶差出现的部 分的宽度变窄，因此，难以通过使用暴露掩模的透反射区域的第一阶段工艺精确地减 小的台阶。
78.另外，当仅通过使用平坦化装置cd抛光绝缘层80的表面来减少绝缘层80 的台阶的第二阶段工艺而减少钝化层180的台阶时，绝缘层80的表面需要长时间抛光 以充分去除堆叠绝缘层80之后形成的第一台阶dd1，从而增加制造成本和制造所需 的时间。
79.在显示装置10的制造工艺的实施方式中，钝化层180的台阶通过使用暴露 掩模的透反射区域的第一阶段工艺被首先减少，然后钝化层180的台阶通过第二阶段 工艺被第二
次减少，在第二阶段工艺期间，绝缘层80的表面通过使用平坦化装置cd 被抛光，使得钝化层180的表面台阶d1可以在短时间内减少，而不增加制造成本。
80.接下来，图1中显示的显示装置10可通过形成阳极191、隔离物350、发 光元件层370和阴极270来形成。
81.尽管未示出，但是可进一步形成封装层或封装基板，并且包括触摸层或触 摸布线的触摸基板可进一步形成在封装层和封装基板上。
82.接下来，参见图2f，描述在显示装置10的制造工艺中使用的平坦化装置 cd和平坦化方法的实施方式。平坦化装置cd包括抛光垫c1、连接到抛光垫c1的 头c3以及设置在抛光垫c1和头c3之间的空气管c2。参见图2f中的(a)，当已经经 历预加工的处理基板100被输送带c4移动时，平坦化装置cd的头c3旋转，因此， 抛光垫c1移动以继续抛光工艺。由于平坦化装置cd的抛光垫c1具有条形，所以可 以进行抛光以减小窄区域中的台阶差。另外，由于抛光工艺可以在处理基板100的线 工艺和被在线方法中进行，所以制造工艺变得简单。
83.显示装置的实施方式在图3中示出。显示装置20包括显示部分1000、触 摸部分2000和抗反射部分3000。触摸部分2000可设置在显示部分1000和抗反射部 分3000之间。显示装置10包括显示区da和外周区pa。
84.显示部分1000包括基板110，并且缓冲层111设置在基板110上。基板110 可包括柔性材料比如可弯曲、折叠或卷起的塑料。缓冲层111可包括硅氧化物、硅氮 化物和硅氮氧化物。缓冲层111设置在基板110和半导体层154之间，以在形成多晶 硅结晶工艺中阻挡来自基板110的杂质，从而提高多晶硅的特性，并且可通过平坦化 基板110来减轻形成在缓冲层111上的半导体层154的应力。
85.半导体层154设置在缓冲层111上。半导体层154可由多晶硅或氧化物半 导体形成。半导体层154包括沟道区域152、源区域151和漏区域153。源区域151 和漏区域153分别设置在沟道区域152的相对侧。沟道区域152为其中不掺杂杂质的 本征半导体，并且源区域151和漏区域153为其中掺杂导电杂质的杂质半导体。半导 体层154可由氧化物半导体形成，并且在这种情况下，可以添加单独的保护层(未显示) 来保护易受外部环境比如高温影响的氧化物半导体材料。
86.栅绝缘层140设置在半导体层154上以覆盖半导体层154。栅绝缘层140 可为包括硅氮化物、硅氧化物和硅氮氧化物等的单层或多层。栅电极155设置在栅绝 缘层140上。栅电极155可为多层，其中堆叠包括铜(cu)、铜合金、铝(al)、铝合金、 钼(mo)和钼合金中的任何一种的金属膜。
87.夹层绝缘层160设置在栅电极155和栅绝缘层140上。夹层绝缘层160可 为包括硅氮化物、硅氧化物和硅氮氧化物等的单层或多层。在夹层绝缘层160中，设 置分别暴露源区域151和漏区域153的开口。
88.源电极61、漏电极62和数据线(未显示)设置在夹层绝缘层160上。源电极 61和漏电极62通过形成在夹层绝缘层160和栅绝缘层140中的开口分别与半导体层 154的源区域151和漏区域153连接。
89.钝化层180设置在夹层绝缘层160、源电极61和漏电极62上。钝化层180 可为有机层。例如，钝化层180可包含有机绝缘材料，比如通用聚合物比如聚甲基丙 烯酸甲酯(pmma)或聚苯乙烯(ps)、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚 胺聚合物、聚酰亚胺、
丙烯酸类聚合物和硅氧烷类聚合物等。
90.钝化层180的表面台阶d2可在约30nm内，更具体地，在约20nm内。 更具体地，在钝化层180中，与源电极61、漏电极62和数据线重叠的部分的表面高 度可高于剩余部分的表面高度，并且这种表面高度差可在约30nm内，更具体地，在 约20nm内。例如，钝化层180的表面台阶d2可为1nm至30nm，更具体地，可为 1nm至20nm。
91.通过将钝化层180的表面台阶d2保持至约30nm或更小，能够防止显示 装置20的显示质量劣化，这种劣化会由于在钝化层180的台阶部分处从外部入射的外 部光的不规则反射而发生。换句话说，通过将钝化层180的表面台阶d2保持至约30nm 或更小，显示装置20的显示质量得以提高。
92.阳极191可设置在钝化层180上。阳极191通过钝化层180的开口连接到 漏电极62。阳极191可为每个像素单独提供。阳极191可含有金属比如银(ag)、锂(li)、 钙(ca)、铝(al)、镁(mg)和金(au)，或透明导电氧化物(tco)比如氧化铟锡(ito)和氧化 铟锌(izo)等。
93.隔离物350可设置在阳极191上。隔离物350可包含有机绝缘材料，比如 通用聚合物比如聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)、具有酚基的聚合物衍生 物、丙烯酸类聚合物、酰亚胺聚合物、聚酰亚胺、丙烯酸类聚合物和硅氧烷类聚合物 等。
94.开口形成在隔离物350中，并且隔离物350的开口可与阳极191重叠。发 光元件层370可设置在隔离物350的开口中。发光元件层370可包括唯一发射基本颜 色比如红色、绿色和蓝色的光的发射层。发射层可具有堆叠发射不同颜色的光的多个 材料层的结构。发光元件层370可由低分子有机材料或聚合物有机材料比如聚(3,4-乙 撑二氧噻吩)(pedot)等形成。另外，发光元件层370可为包括空穴注入层(hil)、空 穴传输层(htl)、电子传输层(etl)和电子注入层(eil)中的一个或多个的多层。
95.阴极270可设置在发光元件层370和隔离物350上。阴极270可共同提供 给所有像素，并且可接收公共电压elvss。阴极270可包括反射金属比如钙(ca)、钡 (ba)、镁(mg)、铝(al)、银(ag)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬 (cr)、锂(li)、钙(ca)，或透明导电氧化物(tco)比如氧化铟锡(ito)和氧化铟锌(izo)。
96.阳极191、发光元件层370和阴极270形成发光二极管led。
97.由栅电极155、半导体层154、源电极61和漏电极62形成的驱动晶体管连 接到阳极191，并且向发光二极管led供应驱动电流。除了所示出的驱动晶体管之外， 根据本实施方式的显示装置可进一步包括连接到数据线并传输响应于扫描信号的数据 电压的开关晶体管(未显示)，以及连接到驱动晶体管并补偿响应于扫描信号的驱动晶 体管的阈值电压的补偿晶体管(未显示)。
98.封装层390设置在阴极270上。封装层390不仅可以覆盖显示层的上表面， 还可以覆盖显示层200的侧表面以密封显示层200。封装层390可设置在显示区da 的前面，并且封装层390的端部可通过从显示区da延伸设置在外周区pa中。
99.因为有机发光元件非常易受水分和氧的影响，封装层390密封显示层200 以阻挡水分和氧气从外部流入。封装层390可包括多个层，并且可形成为包括无机层 和有机层的复合层，并且可形成为三层，其中无机层、有机层和无机层依次形成。
100.触摸部分2000设置在封装层390上。触摸部分2000可包括设置在封装 层390上的无机层410。无机层410可包括金属氧化物、金属氮氧化物、硅氧化物、 硅氮化物和硅氮氧化
物中的至少一种。无机层410覆盖封装层390以保护封装层390 并防止水分渗透。另外，无机层410可用于减少阴极270和触摸电极之间的寄生电容。
101.第一触摸单元连接部分452设置在无机层410上，并且第一平坦化层 420设置在第一触摸单元连接部分452上。
102.第一触摸单元451a设置在第一平坦化层420上。另外，尽管未示出， 但是第二触摸单元和第二触摸单元连接部分可设置在第一平坦化层420上。尽管在本 实施方式中未示出，但是在平面图中，第一触摸单元451和第二触摸单元(未显示)彼 此相邻设置，并且第一触摸单元连接部分452a和第二触摸单元连接部分(未显示)可以 彼此不重叠。
103.触摸单元钝化层430可设置在第一触摸单元451和第二触摸单元(未显 示)上。触摸单元钝化层430防止第一触摸单元451和第二触摸单元(未显示)暴露于外 部，并且可覆盖第一触摸单元451和第二触摸单元(未显示)以保护第一触摸单元451 和第二触摸单元(未显示)。触摸单元钝化层430可包括无机材料，比如硅氮化物(sin
x
) 或硅氧化物(sio
x
)，或者有机材料，比如聚丙烯酸类树脂和聚酰亚胺树脂。
104.抗反射部分3000设置在触摸部分2000上并且可包括阻挡层520和滤色 器530。阻挡层520与显示部分1000的隔离物350重叠并且可比隔离物350窄。阻挡 层520可遍及整个外周区pa设置。阻挡层520具有多个开口521与隔离物350的开 口重叠，并且每个开口521与像素开口365重叠。阻挡层520的开口521的宽度比每 个像素开口365的宽度宽。
105.滤色器530设置在阻挡层520上。每个滤色器530的大部分设置在阻挡 层520的开口521处。第二平坦化层540可设置在多个滤色器530上。
106.抗反射部分3000防止从外部入射的外部光被电线等反射而被视觉识 别。抗反射部分3000的阻挡层520被设置为与外周区pa的边缘和显示区da的发光 区域重叠，并且吸收入射的外部光以减少发光区域上的外部光。因此，可以降低外部 光被反射和视觉识别的程度。
107.抗反射单元3000的滤色器530降低了从外部入射的外部光在被反射后 的可见度。由于滤色器530不完全阻挡光，所以能够防止外部光的反射光被看到，而 不会降低从发光元件层370发射的光的效率。
108.通常，为了防止来自外部光的反射光的可见度，可以使用偏振层，但是 在这种情况下，从有机发射层发射的光的效率降低。然而，根据实施方式，通过抗反 射部分3000，可以防止外部光的反射光被看到，而不会降低从发光元件层370发射的 光的效率。
109.在不使用偏振层的显示装置的情况下，由于钝化层180的表面台阶，从 外部入射的外部光被不规则地反射，因此可以容易地识别显示装置的显示质量劣化。 然而，如前所述，在根据实施方式的显示装置中，在设置在晶体管和发光二极管led 之间的钝化层180中，与源电极61和漏电极62重叠的部分与剩余部分之间的台阶差 小于约30nm，更具体地，在约20nm内，使得设置在钝化层180上的发光二极管led 的阳极191的表面不会受到钝化层180的台阶差的影响，因此，能够防止显示装置的 显示质量劣化，这种劣化可能是由于表面水平差导致的从外部入射的光的不规则反射 而发生的。
110.图4a至图4d以及图3示出了显示装置20的制造工艺的实施方式的各 个步骤的显示装置20。
111.首先，如图4a中显示，形成钝化层180的绝缘层80堆叠在基板110 上，其中形成由
栅电极155、半导体层154、源电极61和漏电极62形成的晶体管。
112.参见图3，形成晶体管可包括在基板上形成多晶半导体，在多晶半导体 上形成栅绝缘层，在栅绝缘层上形成栅电极，在栅电极上形成夹层绝缘层，以及形成 设置在夹层绝缘层上且连接到多晶半导体的源电极和漏电极。
113.绝缘层80可具有光敏性。如附图中显示，堆叠在基板110上的绝缘层 80的与源电极61和漏电极62重叠的部分的表面高度由于设置在其下方的层的台阶差 变高，并且绝缘层80的表面高度的第一台阶dd11大于显示装置的钝化层180的表面 台阶d1。
114.如图4b中显示，通过使用暴露掩模m曝光绝缘层80。取决于曝光期 间照射的光的透射程度，暴露掩模m可被分成第一区域m1、第二区域m2和第三区 域m3。例如，第一区域m1可为通过其完全透射光的透射区域，第二区域m2可为通 过其透射和部分反射一些光的透反射区域，并且第三区域m3可为阻挡光的遮光区 域。
115.绝缘层80可具有正光敏性，暴露掩模m的第一区域m1可以对准成与 钝化层180的开口185要形成的位置重叠，暴露掩模m的第二区域m2可以对准成与 绝缘层80具有较高表面高度的部分(也就是，与源电极61和漏电极62重叠的部分)重 叠，并且暴露掩模m的第三区域m3可以对准成与绝缘层80的剩余部分重叠，不具 有更高的表面高度。
116.当通过使用这种暴露掩模m进行曝光时，如图4c中显示，对应于暴露 掩模m的第一区域m1的绝缘层80被去除，并且对应于暴露掩模m2的第二区域m2 的绝缘层80的一些被去除。因此，绝缘层80的与源电极61和漏电极62重叠的部分 的表面高度和剩余部分的表面高度之间的第二台阶dd22可以小于第一台阶dd11。
117.例如，绝缘层80的第一台阶dd11可为约300nm至约700nm，并且 第二台阶dd22可为约60nm至约90nm。
118.如上所述，绝缘层80被堆叠，并且通过使用第二区域m2可以减少绝 缘层80的表面台阶，第二区域m2是在用于形成钝化层180的开口185的曝光工艺期 间暴露掩模m的透反射区域，从而减少钝化层180的最终表面台阶，而不增加制造成 本。
119.接下来，如图4d中显示，通过使用平坦化装置cd抛光绝缘层80的 表面，以进一步减小绝缘层80的第二台阶dd22，因此，形成具有开口185和在约30 nm内，更具体地在约20nm内的表面台阶d2的钝化层180。例如，表面台阶d2可 为1nm至30nm，更具体地为1nm至20nm。
120.根据显示装置20的制造工艺的实施方式，绝缘层80被堆叠，并且在形 成钝化层180的开口185的曝光工艺中，进行用于通过使用第二区域m2来减少绝缘 层80的表面台阶d2的第一阶段工艺，第二区域m2是暴露掩模m的透反射区域，然 后使用第二阶段工艺，通过使用平面化装置cd抛光绝缘层80的表面，进一步减小绝 缘层80的台阶差，从而有效地形成具有小表面台阶d2的钝化层180。
121.根据显示装置20的制造工艺的实施方式，钝化层180的台阶通过使用 暴露掩模的透反射区域的第一阶段工艺被初步减小，然后钝化层180的台阶通过第二 阶段工艺被二次减小，在第二阶段工艺期间，绝缘层80的表面通过使用平坦化装置 cd被抛光，使得钝化层180的表面台阶可以在短时间内减小，而不增加制造成本。
122.随后，形成阳极191、隔离物350、发光元件层370和阴极270，并且 在其上形成封装层390、触摸部分2000和抗反射部分3000，从而可形成图3中显示的 显示装置20。
123.来自实验例的结果显示在图5a、图5b、图6a和图6b中，它们是电 子显微照片。显微
照片是由显微镜形成的物体的图像的图形复制(例如，由扫描电子显 微镜形成的图像的照片)。在本实验例中，形成了类似于图1的显示装置的显示装置， 并且相对于其中钝化层180的表面台阶为约640nm的第一种情况(a)和其中钝化层180 的表面高度差通过如在根据实施方式的显示装置的制造工艺中的两个阶段减小到约 20nm的第二种情况(b)，测量显示装置的表面上的台阶部分是否可见以及是否由于外 部光的反射而发生颜色扩散，并且测量结果由电子显微照片显示。
124.图5a和图5b为测量是否观察到台阶部分的照片，而图6a和图6b是 测量颜色扩散的照片。图5a和图6a分别示出了第一种情况(a)的结果，图5b和图6b 分别示出了第二种情况(b)的结果。
125.参见图5a和图5b，根据其中钝化层180的台阶未被去除的第一种情 况(a)，在显示装置的上表面处观察到由于比如源电极和漏电极的下布线引起的台阶， 但是如在根据实施方式的显示装置中，根据其中钝化层180的表面高度差减小到约20 nm的第二种情况(b)，在显示装置的上表面处没有观察到由于下布线引起的台阶。
126.另外，参见图6a和图6b，根据其中钝化层180的台阶未被去除的第 一种情况(a)，在宽区域中广泛地发生光泄漏，但是根据其中钝化层180的表面高度差 通过如在实施方式的显示装置中的两个阶段减小到约20nm的第二种情况(b)，几乎不 发生光泄漏。
127.如上所述，根据其中钝化层180的表面高度差通过如实施方式的显示装 置中的两个阶段减小到约20nm的第二种情况(b)，确定可以减小钝化层180下方的台 阶差的影响，并且因此可以防止显示质量劣化。
128.来自实验例的结果显示在图7a、图7b、图8a和图8b中，它们是电 子显微照片。在本实验例中，形成了类似于图3的显示装置的显示装置，并且相对于 其中钝化层180的表面台阶为约640nm的第一种情况(a)和其中钝化层180的表面高 度差通过如在根据实施方式的显示装置的制造工艺中的两个阶段减小到约20nm的第 二种情况(b)，测量显示装置的表面上的台阶部分是否可见以及是否由于外部光的反射 而发生颜色扩散，并且测量结果由电子显微照片显示。
129.图7a和图7b为测量是否观察到台阶部分的照片，图8a和图8b是测 量颜色扩散的照片。图7a和图8a分别示出了第一种情况(a)的结果，图7b和图8b 分别示出了第二种情况(b)的结果。
130.参见图7a和图7b，根据其中钝化层180的台阶未被去除的第一种情 况(a)，在显示装置的上表面处观察到由于比如源电极和漏电极的下布线引起的台阶， 但是如在根据实施方式的显示装置中，根据其中钝化层180的表面高度差减小到约20 nm的第二种情况(b)，在显示装置的上表面处没有观察到由于下布线引起的台阶。
131.另外，参见图8a和图8b，根据其中钝化层180的台阶未被去除的第 一种情况(a)，在宽区域中广泛地发生光泄漏，但是根据其中钝化层180的表面高度差 通过如在实施方式的显示装置中的两个阶段减小到约20nm的第二种情况(b)，几乎不 发生光泄漏。
132.如上所述，根据其中钝化层180的表面高度差通过如实施方式的显示装 置中的两个阶段减小到约20nm的第二种情况(b)，确定可以减小钝化层180下方的台 阶差的影响，并且因此可以防止显示质量劣化。
133.表1中提供了实验例的结果。在本实验例中，形成了比如第一装置至第 三装置的
各种显示装置，并且相对于其中钝化层180的表面台阶约为640nm的第一种 情况(a)和其中钝化层180的表面高度差通过如在根据实施方式的显示装置的制造方法 中的两个阶段减小的第二种情况(b)，测量了根据外部光的反射的颜色偏差，并且结果 显示在表1中。表1
134.在第一装置的情况下，钝化层180的表面台阶在第一种情况(a)中为约 260nm，并且钝化层180的表面台阶在第二种情况(b)中为约40nm。在第二装置的情 况下，钝化层180的表面台阶在第一种情况(a)中为约670nm，并且钝化层180的表 面台阶在第二种情况(b)中为约40nm。
135.在第三装置的情况下，钝化层180的表面台阶在第一种情况(a)中为约 700nm，并且钝化层180的表面台阶在第二种情况(b)中为约34nm。
136.参见表1，在第一装置的情况下，确定外部光反射减少了约34％，在第 二装置的情况下，确定外部光反射改善了约38％，并且在第三装置的情况下，外部光 反射改善了约63％。另外，确定随着钝化层180的表面台阶差降低，外部光反射进一 步降低。
137.如上所述，根据其中钝化层180的表面高度差通过如实施方式的显示装 置中的两个阶段减小到约20nm的第二种情况(b)，确定可以减小钝化层180下方的台 阶差的影响，并且因此可以防止显示质量劣化。
138.来自实验例的结果显示在图9a和图9b中，它们是曲线图。在本实验 例中，形成了显示装置，并在显示装置的表面上照射白光，并且对于其中钝化层180 的表面台阶为约640nm的第一种情况(a)和其中钝化层180的表面高度差通过如在根 据实施方式的显示装置的制造方法中的两个阶段减小到约20nm的第二种情况(b)测量 根据方位角的反射光的颜色坐标，并且结果显示在图9a和图9b的曲线图中。
139.参见图9a和图9b，根据其中钝化层180的台阶未被去除的第一种情 况(a)，确定反射光的颜色坐标根据显示装置的位置的变化大，并且这可以被识别为渗 色。另一方面，如在实施方式的显示装置中，根据其中钝化层180的表面高度差减小 到约20nm的第二种情况(b)，确定反射光的颜色坐标根据显示装置的位置的变化小， 因此，渗色小。
140.如上所述，根据其中钝化层180的表面高度差通过如实施方式的显示装 置中的两个阶段减小到约20nm的第二种情况(b)，确定可以减小钝化层180下方的台 阶差的影响，并且因此可以防止显示质量劣化。
141.虽然已经结合目前被认为是实用的实施方式描述了本公开，但是应当理 解，本发
明不限于所公开的实施方式。相反，旨在覆盖包括在所附权利要求范围内的 各种修改和等同布置。