显示基板及其制备方法、显示装置与流程

1.本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，简称oled)和量子点发光二极管(quantum-dot light emitting diodes，简称qled)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以oled或qled为发光器件、由薄膜晶体管(thin film transistor，简称tft)进行信号控制的显示装置已成为目前显示领域的主流产品。
3.经本技术发明人研究发现，现有oled或qled显示装置的制备工艺存在良品率低等问题。


技术实现要素：

4.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
5.本公开所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，解决现有制备工艺存在的良品率低等问题。
6.本公开提供了一种显示基板，包括在基底上依次设置的第一电极、阻挡电极和第二电极，所述第二电极通过连接过孔与所述第一电极连接，所述阻挡电极在所述基底上的正投影与所述连接过孔在所述基底上的正投影至少部分交叠，所述阻挡电极被配置为使所述连接过孔的孔壁为台阶结构。
7.在示例性实施方式中，所述显示基板还包括：设置在所述第一电极和阻挡电极之间的第一复合绝缘层，设置在所述阻挡电极和第二电极之间的第二复合绝缘层；所述连接过孔包括相互连通的第一子孔、第二子孔和第三子孔，所述第一子孔为设置在所述第一复合绝缘层上的过孔，所述第二子孔为设置在所述阻挡电极上的过孔，所述第三子孔为设置在所述第二复合绝缘层上的过孔。
8.在示例性实施方式中，所述第一子孔在基底上的正投影位于所述第二子孔在基底上的正投影的范围之内，所述第二子孔在基底上的正投影位于所述第三子孔在基底上的正投影的范围之内。
9.在示例性实施方式中，所述第二子孔和第三子孔的交界处形成台阶，所述第三子孔暴露出所述第二子孔和所述阻挡电极远离基底一侧的表面。
10.在示例性实施方式中，在垂直于基底的平面内，所述第一子孔、第二子孔和第三子孔的截面形状为倒梯形状。
11.在示例性实施方式中，所述第三子孔的孔壁坡度角大于所述第一子孔的孔壁坡度角，所述第一子孔的孔壁坡度角大于所述第二子孔的孔壁坡度角，所述孔壁坡度角为孔的内壁与基底平面之间的夹角。
12.在示例性实施方式中，所述第一子孔的孔壁坡度角为55
°
至75
°
。
13.在示例性实施方式中，所述第二子孔的孔壁坡度角为25
°
至45
°
。
14.在示例性实施方式中，所述第三子孔的孔壁撒坡度角为55
°
至80
°
。
15.在示例性实施方式中，在平行于基底的平面内，所述阻挡电极的形状为圆形环状、椭圆形环状、矩形环状、五边形环状或者六边形环状。
16.在示例性实施方式中，在垂直于基底的平面内，所述阻挡电极的截面形状为梯形状，所述阻挡电极位于环形外侧的侧边坡度角为25
°
至45
°
，所述侧边坡度角为所述阻挡电极的侧边与基底平面之间的夹角。
17.在示例性实施方式中，所述显示基板包括在基底上依次设置的第一导电层、第一绝缘层、半导体层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层和第四导电层，所述第一电极设置在所述第一导电层中，所述第二电极设置在所述第四导电层中，所述阻挡电极设置在所述第二导电层和/或第三导电层中。
18.在示例性实施方式中，所述第一电极为遮挡电极，所述第二电极为晶体管的源电极。
19.本公开还提供了一种显示装置，包括前述的显示基板。
20.本公开还提供了一种显示基板的制备方法，包括：
21.在基底上依次形成第一电极、阻挡电极和第二电极，所述第二电极通过连接过孔与所述第一电极连接，所述阻挡电极在所述基底上的正投影与所述连接过孔在所述基底上的正投影至少部分交叠，所述阻挡电极被配置为使所述连接过孔的孔壁为台阶结构。
22.本公开示例性实施例公开了一种显示基板及其制备方法、显示装置，通过设置阻挡电极，将连接第一电极和第二电极的连接过孔设置成台阶结构，提高了过孔内的膜层沉积质量，有效解决了现有制备工艺存在良品率低等问题，提高了良品率。
23.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
24.附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
25.图1为一种显示装置的结构示意图；
26.图2为一种显示基板的平面结构示意图；
27.图3为一种显示基板的剖面结构示意图；
28.图4为一种像素驱动电路的等效电路示意图；
29.图5为一种像素驱动电路的工作时序图；
30.图6为本公开示例性实施例一种显示基板的剖面结构示意图；
31.图7为本公开示例性实施例形成第一导电层图案后的示意图；
32.图8为本公开示例性实施例形成半导体图案后的示意图；
33.图9为本公开示例性实施例形成第二导电层图案后的示意图；
34.图10为本公开示例性实施例一种阻挡电极的平面结构示意图；
35.图11为本公开示例性实施例一种阻挡电极的剖面结构示意图；
36.图12为本公开示例性实施例形成第三导电层图案后的示意图；
37.图13为本公开示例性实施例形成第四绝缘层图案后的示意图；
38.图14为本公开示例性实施例一种第三过孔的剖面结构示意图；
39.图15为本公开示例性实施例形成第四导电层图案后的示意图；
40.图16为本公开示例性实施例一种源电极与遮挡电极连接的结构示意图；
41.图17为本公开示例性实施例另一种显示基板的剖面结构示意图；
42.图18为本公开示例性实施例另一种第三过孔的剖面结构示意图；
43.图19为本公开示例性实施例又一种显示基板的剖面结构示意图；
44.图20为本公开示例性实施例又一种第三过孔的剖面结构示意图。
45.附图标记说明:
46.10—基底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11—第一绝缘层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
12—第二绝缘层；
47.13—第三绝缘层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
14—第四绝缘层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
21—遮挡电极；
48.22—有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
23—栅电极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
24—源电极；
49.25—漏电极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30—阻挡电极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30a—第一阻挡电极；
50.30b—第二阻挡电极；
ꢀꢀꢀꢀ
31—第一侧边；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
32—第二侧边；
51.41—第一极板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
42—第二极板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
51—第一子层；
52.52—第二子层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
53—第三子层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101—晶体管；
53.101a—存储电容；
ꢀꢀꢀꢀꢀꢀꢀ
102—驱动电路层；
ꢀꢀꢀꢀꢀꢀ
103—发光结构层；
54.104—封装结构层；
ꢀꢀꢀꢀꢀꢀꢀ
301—阳极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
302—像素定义层；
55.303—有机发光层；
ꢀꢀꢀꢀꢀꢀꢀ
304—阴极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
401—第一封装层；
56.401—第二封装层；
ꢀꢀꢀꢀꢀꢀ
403—第三封装层。
具体实施方式
57.为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
58.本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
59.本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
60.在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的
位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
61.在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
62.在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
63.在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
64.在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
65.在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态，因此，也包括该角度为-5
°
以上且5
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态，因此，也包括85
°
以上且95
°
以下的角度的状态。
66.在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
67.在本说明书中，所采用的“同层设置”是指两种(或两种以上)结构通过同一次图案化工艺得以图案化而形成的结构，它们的材料可以相同或不同。例如，形成同层设置的多种结构的前驱体的材料是相同的，最终形成的材料可以相同或不同。
68.本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
69.本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
70.图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(d1到dn)连接，扫描驱动器分别与多个扫描信号线(s1到sm)连接，发光驱动器分别与多个发光信号线(e1到eo)连接。像素阵列可以包括多个子像素pxij，i和j可以是自然数，至少一个子像素pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格
的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线d1、d2、d3、
……
和dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线d1至dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线s1、s2、s3、
……
和sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线s1至sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线e1、e2、e3、
……
和eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线e1至eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
71.图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元p，多个像素单元p的至少一个包括出射第一颜色光线的第一子像素p1、出射第二颜色光线的第二子像素p2和出射第三颜色光线的第三子像素p3，第一子像素p1、第二子像素p2和第三子像素p3均包括像素驱动电路和发光器件。第一子像素p1、第二子像素p2和第三子像素p3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一子像素p1、第二子像素p2和第三子像素p3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
72.在示例性实施方式中，第一子像素p1可以是出射红色(r)光线的红色子像素、第二子像素p2可以是出射蓝色(b)光线的蓝色子像素，第三子像素p3可以是出射绿色(g)光线的绿色子像素。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形等，可以采用水平并列、竖直并列或者品字等方式排列。
73.在示例性实施方式中，像素单元可以包括四个子像素，四个子像素可以采用水平并列、竖直并列正方形或钻石形等方式排列，本公开在此不做限定。
74.图3为一种显示基板的剖面结构示意图，示意了oled显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面内，显示基板可以包括设置在基底10上的驱动电路层102、设置在驱动电路层102远离基底10一侧的发光结构层103以及设置在发光结构层103远离基底10一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
75.在示例性实施方式中，基底10可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容，图3中仅以像素驱动电路包括一个晶体管101和一个存储电容101a作为示例。发光结构层103可以包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装
层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
76.在示例性实施方式中，有机发光层303可以包括发光层(eml)以及如下任意一层或多层：空穴注入层hil)、空穴传输层(htl)、电子阻挡电极(ebl)、空穴阻挡电极(hbl)、电子传输层(etl)和电子注入层(eil)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡电极、空穴阻挡电极、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的。
77.图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3t1c、4t1c、5t1c、5t2c、6t1c或7t1c结构。如图4所示，像素驱动电路可以包括7个晶体管(晶体管t1到第七晶体管t7)、1个存储电容c，像素驱动电路可以与7个信号线(数据信号线d、第一扫描信号线s1、第二扫描信号线s2、发光信号线e、初始信号线init、第一电源线vdd和第二电源线vss)连接。
78.在示例性实施方式中，像素驱动电路可以包括第一节点n1、第二节点n2和第三节点n3。其中，第一节点n1分别与第三晶体管t3的第一极、第四晶体管t4的第二极和第五晶体管t5的第二极连接，第二节点n2分别与晶体管的第二极、第二晶体管t2的第一极、第三晶体管t3的控制极和存储电容c的第二端连接，第三节点n3分别与第二晶体管t2的第二极、第三晶体管t3的第二极和第六晶体管t6的第一极连接。
79.在示例性实施方式中，存储电容c的第一端与第一电源线vdd连接，存储电容c的第二端与第二节点n2连接，即存储电容c的第二端与第三晶体管t3的控制极连接。
80.晶体管t1的控制极与第二扫描信号线s2连接，晶体管t1的第一极与初始信号线init连接，晶体管的第二极与第二节点n2连接。当导通电平扫描信号施加到第二扫描信号线s2时，晶体管t1将初始化电压传输到第三晶体管t3的控制极，以使第三晶体管t3的控制极的电荷量初始化。
81.第二晶体管t2的控制极与第一扫描信号线s1连接，第二晶体管t2的第一极与第二节点n2连接，第二晶体管t2的第二极与第三节点n3连接。当导通电平扫描信号施加到第一扫描信号线s1时，第二晶体管t2使第三晶体管t3的控制极与第二极连接。
82.第三晶体管t3的控制极与第二节点n2连接，即第三晶体管t3的控制极与存储电容c的第二端连接，第三晶体管t3的第一极与第一节点n1连接，第三晶体管t3的第二极与第三节点n3连接。第三晶体管t3可以称为驱动晶体管，第三晶体管t3根据其控制极与第一极之间的电位差来确定在第一电源线vdd与第二电源线vss之间流动的驱动电流的量。
83.第四晶体管t4的控制极与第一扫描信号线s1连接，第四晶体管t4的第一极与数据信号线d连接，第四晶体管t4的第二极与第一节点n1连接。第四晶体管t4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线s1时，第四晶体管t4使数据信号线d的数据电压输入到像素驱动电路。
84.第五晶体管t5的控制极与发光信号线e连接，第五晶体管t5的第一极与第一电源线vdd连接，第五晶体管t5的第二极与第一节点n1连接。第六晶体管t6的控制极与发光信号线e连接，第六晶体管t6的第一极与第三节点n3连接，第六晶体管t6的第二极与发光器件的第一极连接。第五晶体管t5和第六晶体管t6可以称为发光晶体管。当导通电平发光信号施
加到发光信号线e时，第五晶体管t5和第六晶体管t6通过在第一电源线vdd与第二电源线vss之间形成驱动电流路径而使发光器件发光。
85.第七晶体管t7的控制极与第一扫描信号线s1连接，第七晶体管t7的第一极与初始信号线init连接，第七晶体管t7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线s1时，第七晶体管t7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
86.在示例性实施方式中，发光器件的第二极与第二电源线vss连接，第二电源线vss的信号为低电平信号，第一电源线vdd的信号为持续提供高电平信号。第一扫描信号线s1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线s2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线s1为s(n)，第二扫描信号线s2为s(n-1)，本显示行的第二扫描信号线s2与上一显示行像素驱动电路中的第一扫描信号线s1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
87.在示例性实施方式中，第一晶体管t1到第七晶体管t7可以是p型晶体管，或者可以是n型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，晶体管t1到第七晶体管t7可以包括p型晶体管和n型晶体管。
88.在示例性实施方式中，第一晶体管t1到第七晶体管t7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(low temperature poly-silicon，简称ltps)，氧化物薄膜晶体管的有源层采用氧化物(oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点。在示例性实施方式中，可以将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(low temperature polycrystalline oxide，简称ltpo)显示基板，可以利用两者的优势，可以实现高分辨率(pixel per inch，简称ppi)，低频驱动，可以降低功耗，可以提高显示品质。
89.在示例性实施方式中，第一扫描信号线s1、第二扫描信号线s2、发光信号线e和初始信号线init可以沿水平方向延伸，第二电源线vss、第一电源线vdd和数据信号线d可以沿竖直方向延伸。
90.在示例性实施方式中，发光器件可以是有机电致发光二极管(oled)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
91.图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(晶体管t1到第七晶体管t7)和1个存储电容c，7个晶体管均为p型晶体管。
92.在示例性实施方式中，像素驱动电路的工作过程可以包括：
93.第一阶段a1，称为复位阶段，第二扫描信号线s2的信号为低电平信号，第一扫描信号线s1和发光信号线e的信号为高电平信号。第二扫描信号线s2的信号为低电平信号，使晶体管t1导通，初始信号线init的信号提供至第二节点n2，对存储电容c进行初始化，清除存储电容中原有数据电压。第一扫描信号线s1和发光信号线e的信号为高电平信号，使第二晶体管t2、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7断开，此阶段oled不
发光。
94.第二阶段a2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线s1的信号为低电平信号，第二扫描信号线s2和发光信号线e的信号为高电平信号，数据信号线d输出数据电压。此阶段由于存储电容c的第二端为低电平，因此第三晶体管t3导通。第一扫描信号线s1的信号为低电平信号使第二晶体管t2、第四晶体管t4和第七晶体管t7导通。第二晶体管t2和第四晶体管t4导通使得数据信号线d输出的数据电压经过第一节点n1、导通的第三晶体管t3、第三节点n3、导通的第二晶体管t2提供至第二节点n2，并将数据信号线d输出的数据电压与第三晶体管t3的阈值电压之差充入存储电容c，存储电容c的第二端(第二节点n2)的电压为vd-|vth|，vd为数据信号线d输出的数据电压，vth为第三晶体管t3的阈值电压。第七晶体管t7导通使得初始信号线init的初始电压提供至oled的第一极，对oled的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保oled不发光。第二扫描信号线s2的信号为高电平信号，使晶体管t1断开。发光信号线e的信号为高电平信号，使第五晶体管t5和第六晶体管t6断开。
95.第三阶段a3、称为发光阶段，发光信号线e的信号为低电平信号，第一扫描信号线s1和第二扫描信号线s2的信号为高电平信号。发光信号线e的信号为低电平信号，使第五晶体管t5和第六晶体管t6导通，第一电源线vdd输出的电源电压通过导通的第五晶体管t5、第三晶体管t3和第六晶体管t6向oled的第一极提供驱动电压，驱动oled发光。
96.在像素驱动电路驱动过程中，流过第三晶体管t3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点n2的电压为vdata-|vth|，因而第三晶体管t3的驱动电流为：
97.i＝k*(vgs-vth)2＝k*[(vdd-vd |vth|)-vth]2＝k*[(vdd-vd]2[0098]
其中，i为流过第三晶体管t3的驱动电流，也就是驱动oled的驱动电流，k为常数，vgs为第三晶体管t3的栅电极和第一极之间的电压差，vth为第三晶体管t3的阈值电压，vd为数据信号线d输出的数据电压，vdd为第一电源线vdd输出的电源电压。
[0099]
经本技术发明人研究发现，现有制备工艺存在良品率低等问题，在一定程度上是由于连接两个电极的过孔深度较大造成的。例如，对于设置遮挡电极的双栅结构晶体管，由于源电极与遮挡电极之间设置有第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层，因而连接源电极与遮挡电极的过孔为深孔。由于过孔深度较大，过孔深度约大于1μm，过孔侧壁的坡度角较大，约为75
°
至85
°
左右，使得过孔内导电材料的沉积效果较差，导致良品率降低。经本技术发明人进一步研究发现，对于三层结构的第一源漏金属层，沉积效果较差主要体现在：(1)深孔内沉积的顶层不能对中层进行完全包覆，存在因中层裸露导致的氧化和腐蚀风险，导致显示基板不合格；(2)深孔侧壁和深孔底部的中层厚度较小，存在因孔内毛刺导致的刺穿风险，导致显示基板不合格。
[0100]
为了解决现有制备工艺存在良品率低等问题，本公开示例性实施例提供了一种显示基板。在示例性实施方式中，显示基板可以包括在基底上依次设置的第一电极、阻挡电极和第二电极，所述第二电极通过连接过孔与所述第一电极连接，所述阻挡电极在所述基底上的正投影与所述连接过孔在所述基底上的正投影至少部分交叠，所述阻挡电极被配置为使所述连接过孔的孔壁为台阶结构。本公开示例性实施例通过形成台阶结构的连接过孔，提高了过孔内的膜层沉积质量，有效解决了现有制备工艺存在良品率低等问题，提高了良
品率。
[0101]
图6为本公开示例性实施例一种显示基板的剖面结构示意图，示意了一个晶体管和一个存储电容的结构。如图6所示，在垂直于显示基板的平面内，显示基板可以包括基底10以及在基底10依次设置的第一导电层、第一绝缘层11、半导体层、第二绝缘层12、第二导电层、第三绝缘层13、第三导电层、第四绝缘层14和第四导电层。其中，第一导电层可以包括作为本公开第一电极的遮挡电极21，半导体层可以包括有源层22，第二导电层可以包括栅电极23、阻挡电极30和第一极板41，第三导电层可以包括第二极板42，第四导电层可以包括漏电极25和作为本公开的第二电极的源电极24，源电极24可以通过第一过孔和第三过孔分别与有源层22和遮挡电极21连接，漏电极25可以通过第二过孔与有源层22连接。
[0102]
在示例性实施方式中，阻挡电极30和作为第一电极的遮挡电极21之间设置有第一绝缘层11和第二绝缘层12，第一绝缘层11和第二绝缘层12可以作为本公开的第一复合绝缘层，阻挡电极30和作为第二电极的源电极24之间设置有第三绝缘层13和第四绝缘层14，第三绝缘层13和第四绝缘层14可以作为本公开的第二复合绝缘层，连接源电极24和遮挡电极21的第三过孔可以作为本公开的连接过孔。
[0103]
在示例性实施方式中，连接源电极24和遮挡电极21的第三过孔可以包括相互连通的第一子孔、第二子孔和第三子孔，第一子孔为贯通第一绝缘层11和第二绝缘层12上的过孔，第二子孔为设置在阻挡电极30上的过孔，第三子孔为贯通第三绝缘层13和第四绝缘层14的过孔。
[0104]
在示例性实施方式中，第一子孔在基底上的正投影可以位于第二子孔在基底上的正投影的范围之内，第二子孔在基底上的正投影可以位于第三子孔在基底上的正投影的范围之内。
[0105]
在示例性实施方式中，第二子孔和第三子孔的交界处形成台阶，第三子孔暴露出第二子孔和阻挡电极30远离基底一侧的表面。
[0106]
在示例性实施方式中，在垂直于基底的平面内，第一子孔、第二子孔和第三子孔的截面形状可以为倒梯形。
[0107]
在示例性实施方式中，在平行于基底的平面内，阻挡电极30的形状可以为圆形环状、椭圆形环状、矩形环状、五边形环状或者六边形环状。
[0108]
在示例性实施方式中，在垂直于基底的平面内，阻挡电极30的截面形状可以为梯形状。
[0109]
在示例性实施方式中，第四导电层可以采用多层复合结构，包括叠设的第一子层、第二子层和第三子层。在示例性实施方式中，第一子层和第三子层可以采用钛(ti)，第二子层可以采用铝(al)，构成底层和顶层为钛、中层为铝的ti/al/ti三层结构。
[0110]
在示例性实施方式中，阻挡电极30与晶体管的栅电极23同层设置，且通过同一次图案化工艺同时形成。
[0111]
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将
某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“a和b同层设置”是指，a和b通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“b的正投影位于a的正投影的范围之内”或者“a的正投影包含b的正投影”是指，b的正投影的边界落入a的正投影的边界范围内，或者a的正投影的边界与b的正投影的边界重叠。
[0112]
在示例性实施方式中，显示基板的制备过程可以包括如下操作。
[0113]
(1)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在基底10上沉积第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成设置在基底10上的第一导电层图案，第一导电层图案至少包括遮挡电极21，如图7所示。
[0114]
在示例性实施方式中，遮挡电极21一方面被配置为作为晶体管的遮挡电极，另一方面被配置为作为下晶体管的栅极。
[0115]
在示例性实施方式中，第一导电层可以采用金属材料，如银(ag)、铜(cu)、铝(al)、钛(ti)和钼(mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(alnd)或钼铌合金(monb)，可以是单层结构，或者多层复合结构等，第一导电层可以称为遮挡(ls)层。
[0116]
(2)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在形成前述图案的基底上，依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖第一导电层图案的第一绝缘层11，以及设置在第一绝缘层11上的半导体层图案，半导体层图案至少包括有源层22，有源层22的位置与遮挡电极21的位置相对应，有源层22在基底上的正投影位于遮挡电极21在基底上的正投影的范围之内，如图8所示。
[0117]
在示例性实施方式中，半导体薄膜可以采用单晶硅、多晶硅或者氧化物，本公开在此不做限定。
[0118]
(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层12，以及设置在第二绝缘层12上的第二导电层图案，如图9所示。
[0119]
在示例性实施方式中，第二导电层图案至少包括栅电极23、阻挡电极30和第一极板41。
[0120]
在示例性实施方式中，栅电极23的位置与有源层22的位置相对应，栅电极23在基底上的正投影位于有源层22在基底上的正投影的范围之内。
[0121]
在示例性实施方式中，阻挡电极30的位置与后续形成的第三过孔的位置相对应，阻挡电极30在基底上的正投影位于遮挡电极21在基底上的正投影的范围之内，阻挡电极30在基底上的正投影与有源层22在基底上的正投影没有交叠。在示例性实施方式中，第三过孔是连接源电极和遮挡电极的过孔。
[0122]
在示例性实施方式中，第一极板41设置在第二绝缘层12远离基底的一侧，第一极板41被配置为作为像素驱动电路中存储电容的一个极板。
[0123]
图10为本公开示例性实施例一种阻挡电极的平面结构示意图。如图10所示，在示例性实施方式中，在平行于基底的平面内，阻挡电极30的形状可以是圆形环状。在一些可能的实施方式中，阻挡电极30的形状还可以是椭圆形环状、矩形环状、五边形环状或者六边形环状等。
[0124]
图11为本公开示例性实施例一种阻挡电极的剖面结构示意图。如图11所示，在示例性实施方式中，在垂直于基底的平面内，阻挡电极30的截面形状可以是梯形状。
[0125]
在示例性实施方式中，梯形状的阻挡电极30可以包括靠近基底一侧的下边、远离基底一侧的上边以及位于下边和上边之间的侧边，侧边可以包括位于环形内侧的第一侧边31和位于环形外侧的第二侧边32。
[0126]
在示例性实施方式中，可以采用干刻工艺形成第二导电层图案，使得第一侧边31的侧边坡度角α可以约为25
°
至45
°
，侧边坡度角α可以是阻挡电极30的侧边与基底平面之间的夹角，侧边坡度角α被配置为控制后续形成的第三过孔的孔壁坡度角。
[0127]
在示例性实施方式中，第一侧边31的侧边坡度角α可以约为30
°
至40
°
。例如，侧边坡度角α可以约为35
°
。
[0128]
在示例性实施方式中，第二侧边32的侧边坡度角可以与第一侧边31的侧边坡度角α相同或相近。
[0129]
在示例性实施方式中，第二导电层可以采用金属材料，如银(ag)、铜(cu)、铝(al)、钛(ti)和钼(mo)中的任意一种，第二导电层可以称为第一栅金属(gate1)层。例如，第二导电层可以采用钼。
[0130]
在示例性实施方式中，在本次图案化工艺后，可以利用第二导电层的遮挡，对半导体层进行导体化处理，未被第二导电层遮挡的半导体层被导体化，形成导体化的源极区域和导体化的漏极区域，源极区域和漏极区域配置为连接后续形成的源电极和漏电极。
[0131]
在一些可能的实施方式中，本次工艺可以通过图案化工艺同时对第二绝缘薄膜和第二导电薄膜进行图案化，使得第二导电层和第二绝缘层的图案基本上相同，本公开在此不做限定。
[0132]
(4)形成第三导电层图案。在示例性实施方式中，形成第三导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，形成覆盖第二导电层图案的第三绝缘层13，以及设置在第三绝缘层13上的第三导电层图案，如图12所示。
[0133]
在示例性实施方式中，第三导电层图案至少包括第二极板42，第二极板42的位置与第一极板41的位置相对应，第二极板42在基底上的正投影与第一极板41在基底上的正投影至少部分交叠。
[0134]
在示例性实施方式中，第二极板42设置在第三绝缘层13远离基底的一侧，第二极板42被配置为作为像素驱动电路中存储电容的另一个极板，第一极板41和第二极板42构成像素驱动电路的存储电容。
[0135]
在示例性实施方式中，第三导电层可以采用金属材料，如银(ag)、铜(cu)、铝(al)、钛(ti)和钼(mo)中的任意一种，第三导电层可以称为第二栅金属(gate2)层。例如，第三导电层可以采用钼。
[0136]
在一些可能的实施方式中，本次工艺可以通过图案化工艺同时对第三绝缘薄膜和
第三导电薄膜进行图案化，使得第三导电层和第三绝缘层的图案基本上相同，本公开在此不做限定。
[0137]
(5)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第三导电层图案的第四绝缘层14图案，如图13所示。
[0138]
在示例性实施方式中，第四绝缘层14图案至少包括第一过孔k1、第二过孔k2和第三过孔k3。
[0139]
在示例性实施方式中，第一过孔k1在基底上的正投影可以位于有源层22的源极区域在基底上的正投影的范围之内，第一过孔k1内的第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出有源层22的源极区域的表面，第一过孔k1被配置为使后续形成的源电极通过该过孔与有源层22的源极区域连接。
[0140]
在示例性实施方式中，第二过孔k2在基底上的正投影可以位于有源层22的漏极区域在基底上的正投影的范围之内，第二过孔k2内的第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出有源层22的漏极区域的表面，第二过孔k2被配置为使后续形成的漏电极通过该过孔与有源层22的漏极区域连接。
[0141]
在示例性实施方式中，第三过孔k3在基底上的正投影可以位于遮挡电极21在基底上的正投影的范围之内，第三过孔k3内的第四绝缘层14、第三绝缘层13、第二绝缘层12和第一绝缘层11被刻蚀掉，暴露出遮挡电极21的表面，第三过孔k3被配置为使后续形成的源电极通过该过孔与遮挡电极21连接。
[0142]
图14为本公开示例性实施例一种第三过孔的剖面结构示意图。如图14所示，在垂直于基底的平面内，第三过孔可以包括相互连通的第一子孔k11、第二子孔k12和第三子孔k13，第一子孔k11、第二子孔k12和第三子孔k13构成台阶结构的第三过孔。
[0143]
在示例性实施方式中，第一子孔k11可以为在第二绝缘层12和第一绝缘层11上开设的过孔，第一子孔k11内的第二绝缘层12和第一绝缘层11被刻蚀掉，暴露出遮挡电极21的表面，第一绝缘层11和第二绝缘层12可以作为本示例性实施例的第一复合绝缘层。
[0144]
在示例性实施方式中，第二子孔k12可以为设置在阻挡电极30上的过孔，第二子孔k12暴露出第一子孔k11，第一子孔k11在基底上的正投影可以位于第二子孔k12在基底上的正投影的范围之内。
[0145]
在示例性实施方式中，第三子孔k13可以为在第四绝缘层14和第三绝缘层13上开设的过孔，第三子孔k13内的第四绝缘层14和第三绝缘层13被刻蚀掉，暴露出第二子孔k12和阻挡电极30远离基底一侧的部分表面，第二子孔k12在基底上的正投影可以位于第三子孔k13在基底上的正投影的范围之内，第三绝缘层13和第四绝缘层14可以作为本示例性实施例的第二复合绝缘层。
[0146]
在示例性实施方式中，第二子孔k12和第三子孔k13的交界处形成台阶，第三子孔k13暴露出第二子孔k12和阻挡电极30远离基底一侧的表面，即台阶结构中的台阶为阻挡电极30远离基底一侧的表面。
[0147]
在示例性实施方式中，在垂直于基底的平面内，第一子孔k11的截面形状可以为倒梯形，第一子孔k11的孔壁的第一孔壁坡度角θ1可以约为55
°
至75
°
。
[0148]
在示例性实施方式中，在垂直于基底的平面内，第二子孔k12的截面形状可以为倒
梯形，第二子孔k12的孔壁即为阻挡电极30的第一侧边31，第二子孔k12的孔壁的第二孔壁坡度角θ2即为阻挡电极30第一侧边31的侧边坡度角α，第二孔壁坡度角θ2可以约为25
°
至45
°
。
[0149]
在示例性实施方式中，在垂直于基底的平面内，第三子孔k13的截面形状可以为倒梯形，第三子孔k13的孔壁的第三孔壁坡度角θ3可以约为55
°
至80
°
。
[0150]
在示例性实施方式中，孔壁坡度角可以是孔的内壁与基底平面之间的夹角。
[0151]
在示例性实施方式中，第三孔壁坡度角θ3可以大于第一孔壁坡度角θ1，第一孔壁坡度角θ1可以大于第二孔壁坡度角θ2。
[0152]
在示例性实施方式中，第一孔壁坡度角θ1可以约为55
°
至70
°
。例如，第一孔壁坡度角θ1可以约为60
°
。
[0153]
在示例性实施方式中，第二孔壁坡度角θ2可以约为30
°
至40
°
。例如，第二孔壁坡度角θ2可以约为35
°
。
[0154]
在示例性实施方式中，第三孔壁坡度角θ3可以约为60
°
至80
°
。例如，第三孔壁坡度角θ3可以约为70
°
。
[0155]
在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜后，先涂覆一层光刻胶，利用普通掩膜板对光刻胶进行曝光，显影后形成光刻胶图案，光刻胶图案包括曝光区域和未曝光区域，曝光区域分别为第一过孔k1、第二过孔k2和第三过孔k3所在区域，曝光区域的光刻胶被去除，暴露出第四绝缘薄膜的表面，未曝光区域的光刻胶被保留。然后，采用干法刻蚀工艺对曝光区域进行刻蚀，分别形成第一过孔k1、第二过孔k2和第三过孔k3。最后，剥离剩余的光刻胶。
[0156]
在示例性实施方式中，在形成第三过孔k3过程中，刻蚀掉第四绝缘薄膜和第三绝缘薄膜后，会暴露出阻挡电极30，形成第二子孔k12和第三子孔k13，第二子孔k12位于第三子孔k13内，第二子孔k12在基底上的正投影位于第三子孔k13在基底上的正投影的范围之内。随后，利用阻挡电极30作为掩膜(hard mask)，对第二子孔k12内未被阻挡电极30遮挡的第二绝缘层12和第一绝缘层11进行刻蚀，形成暴露出遮挡电极21的第一子孔k11，第一子孔k11位于第二子孔k12内，第一子孔k11在基底上的正投影位于第二子孔k12在基底上的正投影的范围之内，形成台阶结构第三过孔k3。
[0157]
在示例性实施方式中，由于形成第三子孔k13过程中由光刻胶作为掩膜，因而采用干法刻蚀工艺刻蚀的第三子孔k13的孔壁具有较大的孔壁坡度角。由于形成第二子孔k12过程中有阻挡电极30阻挡，对阻挡电极30的刻蚀程度较小，因而第二子孔k12的孔壁坡度角与阻挡电极30第一侧边31的侧边坡度角基本上相同或相近，且形成台阶结构的平台，平台为阻挡电极30远离基底一侧的表面。由于形成第一子孔k11过程中由阻挡电极30的第一侧边31作为掩膜，且第一侧边31的侧边坡度角约为25
°
至45
°
，所刻蚀出的第一子孔k11的孔壁坡度角比侧边坡度角大20
°
至25
°
左右，因而第一子孔k11的孔壁坡度角可以约为55
°
至75
°
左右，孔壁坡度角较小。相对于现有结构，本公开第一子孔的孔壁坡度角可以降低15
°
至25
°
左右，有利于后续第四导电薄膜的膜层沉积质量，提高良品率。
[0158]
(6)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，在第四绝缘层14上形成第四导电层图案，如图15所示。在示例性实施方式中，第四导电
层可以称为第一源漏金属(sd1)层。
[0159]
在示例性实施方式中，第四导电层图案至少包括源电极24和漏电极25，源电极24一方面通过第一过孔k1与有源层22的源极区域连接，另一方面通过第三过孔k3与遮挡电极21连接，漏电极25通过第二过孔k2与有源层22的漏极区域连接。
[0160]
图16为本公开示例性实施例一种源电极与遮挡电极连接的结构示意图。如图16所示，在示例性实施方式中，第四导电层可以采用多层复合结构，包括叠设的第一子层51、第二子层52和第三子层53，第一子层51设置在第四绝缘层14远离基底的一侧，第二子层52设置在第一子层51远离基底的一侧，第三子层53设置在第二子层52远离基底的一侧。
[0161]
在示例性实施方式中，第一子层51和第三子层53可以采用钛(ti)，第二子层52可以采用铝(al)，构成ti/al/ti的三层结构。
[0162]
在示例性实施方式中，由于第三过孔为台阶结构，台阶结构将第三过孔分割为相互连通的第一子孔、第二子孔和第三子孔，因而对于沉积第四导电薄膜，相当于在第一子孔、第二子孔和第三子孔中分别沉积，最大限度地降低了孔内沉积的深度。也就是说，沉积方式是在具有第一深度的第一子孔、具有第二深度的第二子孔和具有第三深度的第三子孔中分别沉积第四导电薄膜，而不是在具有第一深度 第二深度 第三深度的过孔中沉积第四导电薄膜，因而保证了过孔底部铝层的厚度，最大限度地降低了因孔内毛刺导致的刺穿风险。
[0163]
在示例性实施方式中，由于第三过孔k3为台阶结构，有效减小了第三过孔整体的孔壁坡度角，第一子层可以较好地覆盖第一子孔、第二子孔和第三子孔的侧壁，第三子层可以较好地覆盖铝层，实现了钛层对铝层的覆盖和包覆，最大限度地降低了因铝层裸露导致的氧化和腐蚀风险。
[0164]
至此，在基底上形成了包含晶体管和存储电容的驱动电路层，存储电容可以包括第一极板41和第二极板42，双栅结构的晶体管可以包括同沟道的下晶体管和上晶体管，上晶体管可以包括有源层22、栅电极23、源电极24和漏电极25，下晶体管可以包括有源层22、遮挡电极21、源电极24和漏电极25。由于下晶体管的栅极(遮挡电极)的信号电压值小于上晶体管的栅极(栅电极)的信号电压值，因而下晶体管的阈值电压负偏程度小于上晶体管的阈值电压负偏程度，可以降低晶体管整体的负偏程度，保证晶体管的稳定性，保证晶体管电学特性的均一性。
[0165]
后续制备工艺可以包括形成第一平坦层、第二源漏金属(sd2)、第二平坦层、发光结构层和封装结构层等过程，这里不再赘述。
[0166]
在示例性实施方式中，基底可以是刚性基底或者柔性基底，刚性基底可以是玻璃或者石英，柔性基底可以是包括柔性材料层的单层结构或叠层结构。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(siox)、硅氮化物(sinx)和氮氧化硅(sion)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(buffer)层，第二绝缘层和第三绝缘层可以称为栅绝缘层(gi)，第四绝缘层可以称为层间绝缘(ild)层。
[0167]
通过本公开示例性实施例显示基板的结构以及制备过程可以看出，本公开示例性实施例通过设置阻挡电极，将连接源电极和遮挡电极的第三过孔设置成台阶结构，从整体上降低了第三过孔的孔壁坡度角，不仅保证了过孔底部铝层的厚度，最大限度地降低了因
孔内毛刺导致的刺穿风险，而且保证了顶层的钛层对铝层的覆盖和包覆，最大限度地降低了因铝层裸露导致的氧化和腐蚀风险，提高了过孔内的膜层沉积质量，有效解决了现有制备工艺存在良品率低等问题，提高了良品率。
[0168]
本公开示例性实施例通过在第二导电层中设置阻挡电极，阻挡电极与栅电极同层设置且通过同一次图案化工艺同步形成，不仅没有额外增加图案化工艺，而且制备过程工艺简单，工艺兼容性好，有利于保证工艺质量，有利于降低生产成本。
[0169]
图17为本公开示例性实施例另一种显示基板的剖面结构示意图，图18为本公开示例性实施例另一种第三过孔的剖面结构示意图。如图17和图18所示，本示例性实施例显示基板的主体结构与前述实施例相近，显示基板可以包括基底10以及在基底10依次设置的第一导电层、第一绝缘层11、半导体层、第二绝缘层12、第二导电层、第三绝缘层13、第三导电层、第四绝缘层14和第四导电层。与前述示例性实施例不同的是，本示例性实施例的阻挡电极30设置在第三导电层中。
[0170]
在示例性实施方式中，在垂直于基底的平面内，第三过孔可以包括相互连通的第一子孔k11、第二子孔k12和第三子孔k13，第一子孔k11、第二子孔k12和第三子孔k13构成台阶结构的第三过孔。
[0171]
在示例性实施方式中，第一子孔k11可以为在第三绝缘层13、第二绝缘层12和第一绝缘层11上开设的过孔，第一子孔k11内的第三绝缘层13、第二绝缘层12和第一绝缘层11被刻蚀掉，暴露出遮挡电极21的表面，第一绝缘层11、第二绝缘层12和第三绝缘层13可以作为本示例性实施例的第一复合绝缘层。
[0172]
在示例性实施方式中，第二子孔k12可以为设置在阻挡电极30上的过孔，第二子孔k12暴露出第一子孔k11，第一子孔k11在基底上的正投影可以位于第二子孔k12在基底上的正投影的范围之内。
[0173]
在示例性实施方式中，第三子孔k13可以为在第四绝缘层14上开设的过孔，第三子孔k13内的第四绝缘层14被刻蚀掉，暴露出第二子孔k12和阻挡电极30远离基底一侧的部分表面，第二子孔k12在基底上的正投影可以位于第三子孔k13在基底上的正投影的范围之内，第四绝缘层14可以作为本本示例性实施例的第二复合绝缘层。
[0174]
在示例性实施方式中，第二子孔k12和第三子孔k13的交界处形成台阶，第三子孔k13暴露出第二子孔k12和阻挡电极30远离基底一侧的表面，即台阶结构中的台阶为阻挡电极30远离基底一侧的表面。
[0175]
在示例性实施方式中，阻挡电极30、第一子孔k11、第二子孔k12和第三子孔k13的截面形状和坡度角等参数可以与前述实施例基本上相同或相近。
[0176]
在示例性实施方式中，本示例性实施例显示基板的制备过程可以与前述实施例基本上相近，所不同的是，在形成的第二导电层图案中没有阻挡电极，而在形成第三导电层图案时，同时形成阻挡电极和第二极板，阻挡电极的位置与后续形成的第三过孔的位置相对应，阻挡电极在基底上的正投影位于遮挡电极在基底上的正投影的范围之内，阻挡电极在基底上的正投影与有源层在基底上的正投影没有交叠。在形成第四绝缘层图案中，利用阻挡电极形成台阶结构的第三过孔。
[0177]
本示例性实施例显示基板同样可以提高过孔内的膜层沉积质量，有效解决了现有制备工艺存在良品率低等问题。由于阻挡电极与第二极板同层设置且通过同一次图案化工
艺同步形成，不仅没有额外增加图案化工艺，而且制备过程工艺简单，工艺兼容性好，有利于保证工艺质量，有利于降低生产成本。
[0178]
图19为本公开示例性实施例又一种显示基板的剖面结构示意图，图20为本公开示例性实施例又一种第三过孔的剖面结构示意图。如图19和图20所示，本示例性实施例显示基板的主体结构与前述实施例相近，显示基板可以包括基底10以及在基底10依次设置的第一导电层、第一绝缘层11、半导体层、第二绝缘层12、第二导电层、第三绝缘层13、第三导电层、第四绝缘层14和第四导电层。与前述示例性实施例不同的是，本示例性实施例包括设置在第二导电层中的第一阻挡电极30a和设置在第三导电层中中的第二阻挡电极30b。
[0179]
在示例性实施方式中，在垂直于基底的平面内，第三过孔可以包括相互连通的第一子孔k11、第二子孔k12、第四子孔k14、第五子孔k15和第三子孔k13，第一子孔k11、第二子孔k12、第四子孔k14、第五子孔k15和第三子孔k13构成台阶结构的第三过孔。
[0180]
在示例性实施方式中，第一子孔k11可以为在第二绝缘层12和第一绝缘层11上开设的过孔，第一子孔k11内的第二绝缘层12和第一绝缘层11被刻蚀掉，暴露出遮挡电极21的表面，第一绝缘层11和第二绝缘层12可以作为本示例性实施例的第一复合绝缘层。
[0181]
在示例性实施方式中，第二子孔k12可以为设置在第一阻挡电极30a上的过孔，第二子孔k12暴露出第一子孔k11，第一子孔k11在基底上的正投影可以位于第二子孔k12在基底上的正投影的范围之内。
[0182]
在示例性实施方式中，第四子孔k14可以为在第三绝缘层13上开设的过孔，第四子孔k14内的第三绝缘层13被刻蚀掉，暴露出第二子孔k12和第一阻挡电极30a远离基底一侧的部分表面，第二子孔k12在基底上的正投影可以位于第四子孔k14在基底上的正投影的范围之内。
[0183]
在示例性实施方式中，第五子孔k15可以为设置在第二阻挡电极30b上的过孔，第五子孔k15暴露出第四子孔k14，第四子孔k14在基底上的正投影可以位于第五子孔k15在基底上的正投影的范围之内。
[0184]
在示例性实施方式中，第三子孔k13可以为在第四绝缘层14上开设的过孔，第三子孔k13内的第四绝缘层14被刻蚀掉，暴露出第五子孔k15和第二阻挡电极30b远离基底一侧的部分表面，第五子孔k15在基底上的正投影可以位于第三子孔k13在基底上的正投影的范围之内，第四绝缘层14可以作为本本示例性实施例的第二复合绝缘层。
[0185]
在示例性实施方式中，第二子孔k12和第四子孔k14的交界处形成一个台阶，第四子孔k14暴露出第二子孔k12和第一阻挡电极30a远离基底一侧的表面，即台阶结构中的一个台阶为第一阻挡电极30a远离基底一侧的表面。
[0186]
在示例性实施方式中，第五子孔k15和第三子孔k13的交界处形成另一个台阶，第三子孔k13暴露出第五子孔k15和第二阻挡电极30b远离基底一侧的部分表面，即台阶结构中的另一个台阶为第二阻挡电极30b远离基底一侧的表面。
[0187]
在示例性实施方式中，第一阻挡电极30a和第二阻挡电极30b的截面形状和坡度角等参数可以与前述实施例中阻挡电极的截面形状和坡度角等参数基本上相同或相近，第一子孔k11、第二子孔k12和第三子孔k13的截面形状和孔壁坡度角参数可以与前述实施例基本上相同或相近。
[0188]
在示例性实施方式中，在垂直于基底的平面内，第四子孔k14和第五子孔k15的截
面形状可以为倒梯形，第四子孔k14的孔壁的第四孔壁坡度角可以约为55
°
至75
°
，第五子孔k15的孔壁的第五孔壁坡度角可以约为25
°
至45
°
。
[0189]
在示例性实施方式中，第四孔壁坡度角可以小于第三孔壁坡度角，第四孔壁坡度角可以大于第一孔壁坡度角。
[0190]
在示例性实施方式中，第二子孔k12的孔壁可以为第一阻挡电极30a的侧边，第二子孔k12的孔壁的第二孔壁坡度角可以为第一阻挡电极30a的侧边坡度角。第五子孔k15的孔壁可以为第二阻挡电极30b的侧边，第五子孔k15的孔壁的第五孔壁坡度角可以为第二阻挡电极30b的侧边坡度角。
[0191]
在示例性实施方式中，本示例性实施例显示基板的制备过程可以与前述实施例基本上相近，所不同的是，在形成的第二导电层图案中形成第一阻挡电极，且在形成的第三导电层图案中形成第二阻挡电极，第一阻挡电极和第二阻挡电极的位置与后续形成的第三过孔的位置相对应，第一阻挡电极和第二阻挡电极在基底上的正投影位于遮挡电极在基底上的正投影的范围之内，第一阻挡电极和第二阻挡电极在基底上的正投影与有源层在基底上的正投影没有交叠。在形成第四绝缘层图案中，利用第一阻挡电极和第二阻挡电极形成具有台阶结构的第三过孔。
[0192]
本示例性实施例显示基板同样可以提高过孔内的膜层沉积质量，有效解决了现有制备工艺存在良品率低等问题。由于第一阻挡电极与栅电极同层设置且通过同一次图案化工艺同步形成，第二阻挡电极与第二极板同层设置且通过同一次图案化工艺同步形成，不仅没有额外增加图案化工艺，而且制备过程工艺简单，工艺兼容性好，有利于保证工艺质量，有利于降低生产成本。
[0193]
本公开示例性实施例所示结构及其制备过程仅仅是一种示例性说明，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。
[0194]
本公开显示基板可以应用于具有像素驱动电路的显示装置中，如oled、qled、发光二极管显示(micro led或mini led)或量子点发光二极管显示(qdled)等，还可以应用于其它显示装置中，如液晶显示、等离子体显示或者电泳显示等，本公开在此不做限定。
[0195]
本公开还提供了一种显示基板的制备方法，在示例性实施方式中，所述制备方法可以包括：
[0196]
在基底上依次形成第一电极、阻挡电极和第二电极，所述第二电极通过连接过孔与所述第一电极连接，所述阻挡电极在所述基底上的正投影与所述连接过孔在所述基底上的正投影至少部分交叠，所述阻挡电极被配置为使所述连接过孔的孔壁为台阶结构。
[0197]
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
[0198]
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本技术的专利保护范围，仍须以所附的权利要求书所界定的范围为准。