半导体结构及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺寸也不断减小。且随着半导体器件向高密度和小尺寸发展，金属氧化物半导体器件(metal oxide semiconductor，mos)成为集成电路中的主要驱动力，mos晶体管的性能直接影响集成电路整体性能，并且在mos结构的各项参数内，阈值电压(vt)是mos晶体管的重要控制参数。
3.为了调节晶体管的阈值电压，半导体技术在晶体管形成过程中，在栅介质层和栅极之间引入了功函数层，所述功函数层能够调节晶体管的功函数，从而调节晶体管的阈值电压。通常形成所述功函数层之前，先沉积阻挡层；在所述阻挡层表面沉积pmos功函数层或者nmos功函数层。所述阻挡层能够减少后续工艺对功函数层造成影响。
4.然而，现有方法形成的半导体结构的性能较差。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
6.为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底上具有介质层，所述介质层内具有开口；位于所述开口底部的功函数层；位于所述功函数层上的第一导电层，所述第一导电层内具有掺杂离子，且所述掺杂离子具有第一浓度；位于所述第一导电层上的第二导电层，所述第二导电层内具有掺杂离子，所述掺杂离子具有第二浓度，且所述第一浓度小于所述第二浓度。
7.可选的，还包括：位于所述第一导电层和功函数层之间的阻挡层。
8.可选的，所述阻挡层的材料具有第一电阻率，所述第一导电层的材料具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
9.可选的，所述第二导电层的材料具有第三电阻率，且所述第三电阻率小于所述第二电阻率。
10.可选的，所述掺杂离子包括氟离子。
11.可选的，所述第二浓度的范围为0.1％至10％，所述第一浓度的范围为0至0.1％。
12.可选的，所述第一导电层的材料包括：钨及钨的化合物。
13.可选的，所述第二导电层的材料包括：钨及钨的化合物。
14.可选的，所述阻挡层的材料包括：氮化钛、氮化钽或者钛硅氮化合物。
15.可选的，沿垂直于开口侧壁方向上，所述开口的尺寸范围为15纳米至25纳米。
16.可选的，所述阻挡层的厚度范围为10埃至40埃。
17.可选的，所述第一导电层的厚度范围为10埃至40埃。
18.可选的，所述第二导电层的厚度范围为0埃至200埃。
19.可选的，当所述半导体结构为p型器件时，所述功函数层的材料包括：tin、tan、tial、tialc、taaln、tialn、tacn和aln中的一种或多种组合；所述功函数层的厚度范围为50埃至100埃。
20.可选的，当所述半导体结构为n型器件时，所述功函数层的材料包括：tin、tan、tial、tialc、taaln、tialn、tacn和aln中的一种或多种组合；所述功函数层的厚度范围为20埃至60埃。
21.可选的，所述功函数层还位于所述开口侧壁表面。
22.相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有介质层，所述介质层内具有开口；在所述开口底部和介质层表面形成功函数材料膜；在所述功函数材料膜上形成第一导电材料膜，所述第一导电材料膜内具有掺杂离子，且所述掺杂离子具有第一浓度；在所述第一导电材料膜上形成第二导电材料膜，所述第二导电材料膜内具有掺杂离子，所述掺杂离子具有第二浓度，且所述第一浓度小于所述第二浓度；平坦化所述功函数材料膜、第一导电材料膜以及第二导电材料膜，直至暴露出介质层表面，使所述功函数材料膜形成功函数层，使所述第一导电材料膜形成第一导电层，使所述第二导电材料膜形成第二导电层。
23.可选的，还包括：形成所述功函数材料膜之后，形成所述第一导电材料膜之前，在所述功函数材料膜表面形成阻挡材料膜；平坦化所述功函数材料膜、第一导电材料膜以及第二导电材料膜的过程，还使所述阻挡材料膜形成阻挡层。
24.可选的，所述阻挡材料膜的材料具有第一电阻率，所述第一导电材料膜的材料具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
25.可选的，所述第二导电材料膜的材料具有第三电阻率，且所述第三电阻率小于所述第二电阻率。
26.可选的，所述第一导电材料膜的材料包括：钨及钨的化合物。
27.可选的，所述第一导电材料膜的形成工艺包括：化学气相沉积工艺或者原子层沉积工艺。
28.可选的，所述第一导电材料膜的材料为钨时，所述沉积工艺的参数包括：工艺气体包括含钨氯化物、氢气和氩气，反应温度400摄氏度至500摄氏度。
29.可选的，所述第二导电材料膜的材料包括：钨及钨的化合物。
30.可选的，所述第二导电材料膜的形成工艺包括：化学气相沉积工艺或者原子层沉积工艺。
31.可选的，所述第二导电材料膜的材料为钨时，所述沉积工艺的参数包括：工艺气体包括含钨氟化物、硅烷、磷化氢、硼烷和氩气，反应温度200摄氏度至400摄氏度。
32.可选的，所述阻挡层的材料包括：氮化钛、氮化钽或者钛硅氮化合物。
33.与现有技术相比，本发明的技术方案具有以下有益效果：
34.本发明技术方案提供的半导体结构中，由于所述第一导电层内的掺杂离子具有第一浓度，所述第二导电层内的掺杂离子具有第二浓度，且所述第一浓度小于第二浓度，掺杂离子浓度较小的所述第一导电层，有利于减少甚至避免所述第二导电层内的掺杂离子进入功函数层，进而对功函数层造成影响，所述第一导电层有利于所述器件的阈值电压保持不
变，有利于提高形成的半导体结构的稳定性。
35.进一步，所述半导体结构还包括：位于功函数层和第一导电层之间的阻挡层，所述阻挡层能够增加第一导电层与功函数层之间的粘附性，从而提高位于开口内的栅极结构的性能。并且，所述阻挡层的材料具有第一电阻率，位于所述阻挡层表面的第一导电层的材料具有第二电阻率，且所述第二电阻率小于所述第一电阻率，从而所述第一导电层有利于降低形成的器件的电阻，有利于提高形成的半导体结构的性能。
36.进一步，由于所述第二导电层的材料具有第三电阻率，且所述第三电阻率小于第二电阻率，使得所述第二导电层能够进一步降低所述器件的电阻，有利于提高形成的半导体结构的性能。
37.本发明技术方案提供的半导体结构的形成方法中，在所述功函数材料膜上形成第一导电材料膜，在所述第一导电材料膜上形成第二导电材料膜，由于所述第一导电材料膜内的掺杂离子具有第一浓度，所述第二导电材料膜内的掺杂离子具有第二浓度，且所述第一浓度小于第二浓度，平坦化工艺之后，形成的掺杂离子浓度较小的第一导电层，有利于减少甚至避免形成的第二导电层内的掺杂离子进入功函数层，进而对功函数层造成影响，所述第一导电层有利于所述器件的阈值电压保持不变，有利于提高形成的半导体结构的稳定性。
38.进一步，所述半导体结构的形成方法还包括：形成所述功函数材料膜之后，形成所述第一导电材料膜之前，在所述功函数材料膜表面形成阻挡材料膜，所述阻挡材料膜能够增加第一导电材料膜与功函数材料膜之间的粘附性，从而提高位于开口内的栅极结构的性能。并且，所述阻挡材料膜的材料具有第一电阻率，位于所述阻挡材料膜表面的第一导电材料膜的材料具有第二电阻率，且所述第二电阻率小于所述第一电阻率，从而所述第一导电材料膜有利于降低形成的器件的电阻，有利于提高形成的半导体结构的性能。
39.进一步，所述第一导电材料膜的形成工艺包括：化学气相沉积工艺，所述工艺参数包括：工艺气体包括含钨氯化物、氢气和氩气，通过所述工艺形成的第一导电材料膜内不掺杂氟离子，使得第一导电材料膜有利于减少甚至避免第二导电材料膜内的掺杂离子进入功函数材料膜内，从而有利于提高形成的半导体结构的稳定性。
附图说明
40.图1是一种半导体结构的结构示意图；
41.图2至图7是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
42.需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
43.首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1是一种现有半导体结构的结构示意图。
44.请参考图1，所述半导体结构包括：基底100，所述基底100内具有开口(图中未示出)；位于所述开口底部和侧壁表面的功函数层110；位于所述功函数层110表面的阻挡层120，所述阻挡层120填充满所述开口。
45.上述结构中，位于所述功函数层110表面的所述阻挡层120，用于阻挡后续形成的膜层对功函数层110造成离子干扰，从而避免对器件的阈值电压造成影响。
46.然而，通常所述阻挡层120的材料为氮化钛，所述氮化钛的电阻率较大，导致形成的器件的电阻较大，不利于所述半导体结构的性能。
47.为了解决所述技术问题，本发明实施例提供一种半导体结构及其形成方法，其中结构包括：位于所述功函数层上的第一导电层，所述第一导电层内具有掺杂离子，且所述掺杂离子具有第一浓度；位于所述第一导电层上的第二导电层，所述第二导电层内具有掺杂离子，所述掺杂离子具有第二浓度，且所述第一浓度小于所述第二浓度，掺杂离子浓度较小的所述第一导电层，有利于减少甚至避免所述第二导电层内的掺杂离子进入功函数层，进而对功函数层造成影响，所述第一导电层有利于所述器件的阈值电压保持不变，有利于提高形成的半导体结构的稳定性。
48.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
49.图2至图7是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
50.请参考图2，提供基底200，所述基底200上具有介质层210，所述介质层210内具有开口220。
51.具体的，在本实施例中，所述开口220暴露出所述基底200表面。
52.所述开口220为后续形成材料膜提供空间。
53.在本实施例中，所述开口220用于形成栅极结构。
54.在本实施例中，所述基底200为平面衬底。
55.所述基底200材料可以是单晶硅、多晶硅或非晶结构的硅或硅锗，也可以是绝缘体上硅(soi)，还可以包括其他的材料(例如砷化镓等三五族化合物)。
56.在其他实施例中，所述基底包括：衬底和位于衬底表面的鳍部，所述开口暴露出部分鳍部的顶部表面和侧壁表面以及部分基底表面，且所述开口横跨所述鳍部。
57.所述介质层210的材料为介质材料，所述介质材料包括：氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述介质层210的材料为氧化硅。
58.沿垂直于开口220侧壁方向上，所述开口220的尺寸范围为15纳米至25纳米。
59.请参考图3，在所述开口220底部和介质层210表面形成功函数材料膜230。
60.所述功函数材料膜230用于形成功函数层，从而调节形成的栅极结构的阈值电压。
61.具体的，所述功函数材料膜230还位于所述开口220的侧壁表面。
62.所述功函数材料膜230的形成工艺包括：化学气相沉积工艺或者原子层沉积工艺。
63.在本实施例中，形成所述功函数材料膜230之前，还包括：在所述开口220底部和侧壁表面形成栅介质材料膜(图中未示出)。
64.所述栅介质材料膜用于形成栅介质层。
65.所述栅介质材料膜的材料包括：氧化硅或者高k介质材料。
66.所述高k介质材料指的介电常数大于3.9的材料。
67.在本实施例中，形成所述栅介质材料膜之前，还包括：在所述开口220底部和侧壁表面形成界面材料膜(图中未示出)。
68.所述界面材料膜用于形成界面层，所述界面层能够改善基底200和功函数材料膜230之间的界面态，从而提高形成的栅极结构的性能。
69.所述界面层的材料包括：氧化硅。
70.在本实施例中，所述半导体结构为n型器件，所述功函数材料膜230的材料包括：tin、tan、tial、tialc、taaln、tialn、tacn和aln中的一种或多种组合；所述功函数材料膜230的厚度范围为20埃至60埃。在本实施例中，所述功函数材料膜230的材料为tial。
71.在其他实施例中，所述半导体结构为p型器件，所述功函数材料膜的材料包括：tin、tan、tial、tialc、taaln、tialn、tacn和aln中的一种或多种组合；所述功函数材料膜的厚度范围为50埃至100埃。
72.请参考图4，在所述功函数材料膜230表面形成阻挡材料膜240。
73.所述阻挡材料膜240为后续形成阻挡层提供材料。
74.所述阻挡材料膜240的作用在于，一方面，用于增加功函数材料膜230和后续形成的膜层之间的粘附层，另一方面，用于减少后续形成的膜层内的离子或原子进入所述功函数材料膜230内，导致对形成的器件的阈值电压产生影响。
75.所述阻挡材料膜240的材料具有第一电阻率。
76.所述阻挡材料膜240的材料包括：氮化钛、氮化钽或者钛硅氮化合物，在本实施例中，所述阻挡材料膜的240材料为氮化钛。
77.所述阻挡材料膜240的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
78.通过在形成所述功函数材料膜230之后，在所述功函数材料膜230表面形成阻挡材料膜240，所述阻挡材料膜240能够增加后续第一导电材料膜与功函数材料膜230之间的粘附性，从而提高位于开口220内的栅极结构的性能。
79.请参考图5，在所述功函数材料膜240上形成第一导电材料膜250，所述第一导电材料膜250内具有掺杂离子，且所述掺杂离子具有第一浓度。
80.所述第一导电材料膜250为后续形成第一导电层提供材料。
81.需要说明的是，所述第一导电材料膜250能够作为后续形成第二导电材料膜的种子层。
82.具体的，在本实施例中，在所述阻挡材料膜250表面形成所述第一导电材料膜250。
83.所述第一导电材料膜250的材料包括：钨及钨的化合物。在本实施例中，所述第一导电材料膜250的材料为钨。
84.在本实施例中，所述掺杂离子为氟离子。
85.所述第一导电材料膜250的材料为钨时，所述沉积工艺的参数包括：工艺气体包括含钨氯化物、氢气和氩气，反应温度400摄氏度至500摄氏度。
86.所述第一浓度的范围为0至0.1％。
87.在本实施例中，所述第一浓度的数值为0，即，所述第一导电材料膜250内不掺杂氟离子。
88.所述第一导电材料膜250的厚度范围为10埃至40埃。
89.所述第一导电材料膜250的形成工艺包括：化学气相沉积工艺，所述工艺参数包括：工艺气体包括含钨氯化物、氢气和氩气，通过所述工艺形成的第一导电材料膜250内不
掺杂氟离子，使得第一导电材料膜250，有利于减少甚至避免后续形成的第二导电材料膜内的掺杂离子进入功函数材料膜230内，从而有利于提高形成的半导体结构的稳定性。
90.所述阻挡材料膜240的材料具有第一电阻率，在所述阻挡材料膜240表面形成的第一导电材料膜250的材料具有第二电阻率，且所述第二电阻率小于所述第一电阻率，从而所述第一导电材料膜250有利于降低形成的器件的电阻，有利于提高形成的半导体结构的性能。
91.请参考图6，在所述第一导电材料膜250上形成第二导电材料膜260，所述第二导电材料膜260内具有掺杂离子，所述掺杂离子具有第二浓度，且所述第一浓度小于所述第二浓度。
92.所述第二导电材料膜260为后续形成第二导电层提供材料。
93.需要说明的是，所述第二导电材料膜260填充满所述开口220。
94.所述第二导电材料膜260的材料具有第三电阻率，且所述第三电阻率小于所述第二电阻率。
95.所述第二导电材料膜260的材料包括：钨及钨的化合物。在本实施例中，所述第二导电材料膜260的材料为钨。
96.所述第二导电材料膜260的形成工艺包括：化学气相沉积工艺或者原子层沉积工艺。。
97.在本实施例中，所述第二导电材料膜260的材料为钨，所述沉积工艺的参数包括：工艺气体包括含钨氟化物、硅烷、磷化氢、硼烷和氩气，反应温度200摄氏度至400摄氏度。
98.所述第二浓度的范围为0.1％至10％。
99.所述第二导电材料膜260的厚度范围为0埃至200埃。
100.由于所述第二导电材料膜260的材料具有第三电阻率，且所述第三电阻率小于第二电阻率，使得所述第二导电材料膜260能够进一步降低所述器件的电阻，有利于提高形成的半导体结构的性能。
101.在另一实施例中，所述半导体结构为p型器件，且所述第一导电材料膜填充满所述开口，从而不会在所述开口内形成第二导电材料膜。
102.请参考图7，平坦化所述功函数材料膜230、第一导电材料膜250以及第二导电材料膜260，直至暴露出介质层210表面，使所述功函数材料膜230形成功函数层231，使所述第一导电材料膜250形成第一导电层251，使所述第二导电材料膜260形成第二导电层261。
103.所述功函数层231、第一导电层251以及第二导电层261构成栅极结构。
104.在本实施例中，平坦化所述功函数材料膜230、第一导电材料膜250以及第二导电材料膜260的过程，还使所述阻挡材料膜240形成阻挡层241。
105.在本实施例中，平坦化所述功函数材料膜230、第一导电材料膜250以及第二导电材料膜260的过程，还使所述栅介质材料膜形成栅介质层(图中未示出)，使所述界面材料膜形成界面层(图中未示出)。
106.在本实施例中，所述栅极结构包括：位于开口220底部和侧壁表面的界面层；位于所述界面层表面的栅介质层；位于所述栅介质层表面的功函数层231；位于所述功函数层231表面的阻挡层241；位于所述阻挡层241表面的第一导电层251；位于所述第一导电层251表面的第二导电层261，且所述第二导电层261填充满所述开口220。
107.通过在所述功函数材料膜230上形成所述第一导电材料膜250，在所述第一导电材料膜250上形成第二导电材料膜260，由于所述第一导电材料膜250内的掺杂离子具有第一浓度，所述第二导电材料膜260内的掺杂离子具有第二浓度，且所述第一浓度小于第二浓度，使得平坦化工艺之后，形成的掺杂离子浓度较小的第一导电层251，有利于减少甚至避免形成的第二导电层261内的掺杂离子进入功函数层231，进而对功函数层231造成影响，所述第一导电层251有利于使所述器件的阈值电压保持不变，有利于提高形成的半导体结构的稳定性。
108.相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图7，包括：基底200，所述基底200上具有介质层210，所述介质层210内具有开口220(图2中所示)；位于所述开口220底部的功函数层231；位于所述功函数层231上的第一导电层251，所述第一导电层251内具有掺杂离子，且所述掺杂离子具有第一浓度；位于所述第一导电层251上的第二导电层261，所述第二导电层261内具有掺杂离子，所述掺杂离子具有第二浓度，且所述第一浓度小于所述第二浓度。
109.由于所述第一导电层251内的掺杂离子具有第一浓度，所述第二导电层261内的掺杂离子具有第二浓度，且所述第一浓度小于第二浓度，掺杂离子浓度较小的所述第一导电层251，有利于减少甚至避免所述第二导电层261内的掺杂离子进入功函数层231，进而对功函数层231造成影响，所述第一导电层251有利于所述器件的阈值电压保持不变，有利于提高形成的半导体结构的稳定性。
110.以下结合附图进行详细说明。
111.在本实施例中，所述半导体结构还包括：位于所述第一导电层251和功函数层231之间的阻挡层241。
112.所述阻挡层241的材料具有第一电阻率，所述第一导电层251的材料具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
113.由于所述半导体结构还包括：位于功函数层231和第一导电层251之间的阻挡层241，所述阻挡层241能够增加第一导电层251与功函数层231之间的粘附性，从而提高位于开口220内的栅极结构的性能。并且，所述阻挡层241的材料具有第一电阻率，位于所述阻挡层241表面的第一导电层251的材料具有第二电阻率，且所述第二电阻率小于所述第一电阻率，从而所述第一导电层251有利于降低形成的器件的电阻，有利于提高形成的半导体结构的性能。
114.所述第二导电层261的材料具有第三电阻率，且所述第三电阻率小于所述第二电阻率。
115.由于所述第二导电层261的材料具有第三电阻率，且所述第三电阻率小于第二电阻率，使得所述第二导电层261能够进一步降低所述器件的电阻，有利于提高形成的半导体结构的性能。
116.在本实施例中，所述掺杂离子为氟离子。
117.在其他实施例中，所述掺杂离子还可以为其他离子，例如钽离子。
118.所述第二浓度的范围为0.1％至10％，所述第一浓度的范围为0至0.1％。
119.所述第一导电层251的材料包括：钨及钨的化合物。在本实施例中，所述第一导电层251的材料为钨。
120.所述第二导电层261的材料包括：钨及钨的化合物。在本实施例中，所述第二导电层261的材料为钨。
121.所述阻挡层241的材料包括：氮化钛、氮化钽或者钛硅氮化合物。在本实施例中，所述阻挡层241的材料为氮化钛。
122.沿垂直于开口220侧壁方向上，所述开口220的尺寸范围为15纳米至25纳米。
123.所述阻挡层241的厚度范围为10埃至40埃。
124.所述第一导电层251的厚度范围为10埃至40埃。
125.所述第二导电层261的厚度范围为0埃至200埃。
126.在本实施例中，所述半导体结构为n型器件，所述功函数层231的材料包括：tin、tan、tial、tialc、taaln、tialn、tacn和aln中的一种或多种组合；所述功函数层231的厚度范围为0埃至60埃。
127.在其他实施例中，所述半导体结构为p型器件，所述功函数层的材料包括：tin、tan、tial、tialc、taaln、tialn、tacn和aln中的一种或多种组合；所述功函数层的厚度范围为50埃至100埃。
128.在本实施例中，所述半导体结构为n型器件，所述开口220内有所述第一导电层251和所述第二导电层261，且所述第二导电层261填充满所述开口220。
129.在其他实施例中，所述半导体结构为p型器件，所述开口内仅有第一导电层，且所述第一导电层填充满所述开口。
130.在其他实施例中，所述半导体结构为p型器件，所述开口220内有所述第一导电层和所述第二导电层，且所述第二导电层261填充满所述开口。
131.所述功函数层231还位于所述开口220侧壁表面。
132.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。