扇出型晶圆级封装结构的封装方法与流程

1.本发明属于半导体封装技术领域，特别是涉及一种扇出型晶圆级封装结构的封装方法。


背景技术：

2.随着集成电路制造业的快速发展，人们对集成电路的封装技术的要求也不断提高，现有的封装技术包括球栅阵列封装(bga)、芯片尺寸封装(csp)、圆片级封装(wlp)、三维封装(3d)和系统封装(sip)等。其中，圆片级封装(wlp)由于其出色的优点逐渐被大部分的半导体制造者所采用，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。圆片级封装(wlp)具有其独特的优点：
①
封装加工效率高，可以多个圆片同时加工；
②
具有倒装芯片封装的优点，即轻、薄、短、小；
③
与前工序相比，只是增加了引脚重新布线(rdl)和凸点制作两个工序，其余全部是传统工艺；
④
减少了传统封装中的多次测试。因此世界上各大型ic封装公司纷纷投入这类wlp的研究、开发和生产。
3.扇出型晶圆级封装由于具有小型化、低成本和高集成度等优点，在移动设备厂商等制造商中，具有较高的关注度。扇出型晶圆级封装目前最适合高要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。
4.现有的扇出型晶圆级封装工艺，一般是先将半导体芯片粘贴于支撑衬底的粘合层，然后采用塑封材料进行塑封，塑封过程中是通过将塑封材料加热为液态，并在高温环境下实施压合，该过程会导致晶圆片的翘曲，一般为向上翘曲(如图1所示)，当晶圆片发生翘曲后将会对后续的封装工艺提出严峻的考验，例如，在后续形成重新布线层(rdl)时，由于晶圆片存在翘曲，在对重新布线层的介质层进行光刻时，会使介质层的通孔形貌劣化，提高后续形成的重新布线层与半导体芯片接触不良的风险，从而影响晶圆封装的成品率。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型晶圆级封装结构的封装方法，用于解决现有技术中扇出型晶圆级封装在半导体芯片塑封后晶圆片发生翘曲，使后续形成的重新布线层与半导体芯片产生接触不良的风险，从而影响晶圆封装的成品率等的问题。
6.为实现上述目的及其他相关目的，本发明提供一种扇出型晶圆级封装结构的封装方法，所述封装方法包括：
7.提供两片以上具有焊垫的半导体芯片，并将所述半导体芯片粘合于粘合层上，形成扇出型晶圆阵列；
8.采用塑封层封装所述半导体芯片；
9.去除所述粘合层，并于所述半导体芯片上形成重新布线层，以实现各半导体芯片之间的互连；所述重新布线层包括至少一层依次层叠的子重新布线层，形成每层所述子重
新布线层的方法包括：于所述半导体芯片上形成介质层；采用光刻工艺在所述介质层中形成通孔；对形成有所述通孔的介质层进行烘烤，消除所述通孔周围的所述介质层的翘曲；对所述扇出型晶圆阵列进行固化；于所述通孔中及所述介质层上形成与所述通孔对应的图形化的金属布线层；
10.于所述重新布线层上形成金属凸块。
11.可选地，所述粘合层粘合于支撑基底上；形成所述重新布线层前，同时去除所述支撑基底及所述粘合层。
12.可选地，所述介质层的材料包括pi、pbo中的一种或两种的组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
13.可选地，所述介质层的材料为pi材料，在介于120℃～150℃之间的温度下对所述介质层烘烤80s～120s，在介于220℃～260℃之间的温度下对所述扇出型晶圆阵列固化110min～130min。
14.可选地，在120℃的温度下对所述介质层烘烤100s，在240℃的温度下对所述扇出型晶圆阵列固化120min。
15.可选地，所述粘合层包括胶带、通过旋涂工艺制作的粘合胶或环氧树脂中的一种。
16.可选地，所述塑封层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
17.可选地，形成最下层所述子重新布线层的所述通孔的方法包括：于所述半导体芯片上形成介质层，将所述介质层划分为两个以上介质层刻蚀单元；采用光刻工艺逐一刻蚀所有所述介质层刻蚀单元，以在所述介质层中形成裸露出每个所述半导体芯片的所述焊垫的所述通孔，其中，每次刻蚀所述介质层刻蚀单元时重新调整光刻工艺的光刻曝光方向。
18.可选地，所述金属凸块包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属凸块包括金属柱，以及形成于所述金属柱上的焊球。
19.可选地，所述金属柱的材料包括铜或镍。
20.如上所述，本发明的扇出型晶圆级封装结构的封装方法，在形成重新布线层的介质层时，通过光刻工艺在介质层中形成通孔后，对所述形成有通孔的介质层进行烘烤并固化，从而有效改善通孔周围的介质层的形貌，消除通孔周围介质层的翘起，提高后续形成的重新布线层与半导体芯片的电连接性能，提高晶圆片封装的成品率；且该方法只需要增加烘烤与固化过程即可实现，方法简单可行，可操作性强。
附图说明
21.图1显示为现有的扇出型晶圆级封装在半导体芯片塑封后发生翘曲和漂移的立体示意图。
22.图2显示为现有的扇出型晶圆级封装在形成重新布线层时，介质层发生翘起的截面示意图。
23.图3～图16显示为本发明的扇出型晶圆级封装结构的封装方法各步骤所呈现的截面结构示意图。
24.元件标号说明
25.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
晶圆
26.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质层
27.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
通孔
28.200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体芯片
29.201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
焊垫
30.202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
粘合层
31.203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
扇出型晶圆阵列
32.204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体芯片单元
33.205
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
塑封层
34.206
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质层
35.207
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质层刻蚀单元
36.208
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
重新布线层
37.209
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
具有屏蔽结构的光罩
38.210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
通孔
39.211
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
图形化的介质层
40.212
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
图形化的金属布线层
41.213
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
子重新布线层
42.214
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
支撑基底
43.215
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属凸块
具体实施方式
44.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
45.请参阅图2至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
46.如图1所示，现有的扇出型晶圆级封装工艺，在对半导体芯片塑封以后，整个晶圆100会发生翘曲，这将给扇出型晶圆级封装的后段工艺提出了严峻的考验。如图2所示，在形成重新布线层的介质层的过程中，由于晶圆100发生了翘曲，当对介质层进行光刻工艺时，介质层受热不均匀，介质层曝光显影挥发程度不一致，显影后介质层中形成的通孔102形貌会劣化，例如通孔周围的介质层会发生翘起的现象，致使后续形成的重新布线层与半导体芯片接触不良，影响晶圆封装的成品率。
47.发明人发现上述问题，并基于该问题从封装的各个环节详细分析了各种因素，综合提出了一种扇出型晶圆级封装结构的封装方法。该封装方法从半导体芯片塑封后的后段工艺着手，在形成重新布线层的介质层时，通过光刻工艺在介质层中形成通孔后，对所述形成有通孔的介质层进行烘烤并固化，从而有效改善通孔周围的介质层的形貌，消除通孔周围介质层的翘起，提高后续形成的重新布线层与半导体芯片的电连接性能，提高晶圆片封装的成品率；且该方法只需要增加烘烤与固化过程即可实现，方法简单可行，可操作性强。
48.如图3至图16所示，所述封装方法包括：
49.如图3及图4所示，首先进行步骤1)，提供两片以上具有焊垫201的半导体芯片200。
50.所述半导体芯片200可以是现有的任意适于封装的半导体芯片，可以是独立功能芯片，例如存储芯片、电路芯片等，也可以是集成功能芯片，例如apu芯片、gpu芯片等，在此不做限制。所述半导体芯片200中的所述焊垫201的材料包括金属铝，为铝焊垫。制备所述焊垫201时，为了提高焊垫的电学性能及与半导体芯片200的粘接性能等，还可在所述焊垫201下形成粘接层，在所述焊垫201上形成抗反射层。
51.如图3及图4所示，然后进行步骤2)，将所述半导体芯片200粘合于粘合层202上，形成扇出型晶圆阵列203。
52.这里需要说明的是，基于封装效率、封装尺寸等的要求，所述扇出型晶圆阵列203上一般会粘合有多片半导体芯片200，大多情况下，会粘合远多于两片所述半导体芯片200。所述半导体芯片200上具有的焊垫201的数量不限于图中所示的2个，具体数量根据具体半导体芯片200进行设定。
53.如图4所示，作为示例，所述半导体芯片200仅粘合于所述粘合层202上，形成所述扇出型晶圆阵列203。该方法成本较低，但后续塑封后更容易发生翘曲与漂移。所述粘合层202可以为如胶带、通过旋涂形成的uv粘合胶或者环氧树脂等材料，在本实施例中，所述粘合层202为通过旋涂形成的uv粘合胶，该uv粘合胶在紫外光照射下黏性会降低。
54.如图3所示，作为示例，所述粘合层202粘合于支撑基底214上，通过所述支撑基底214形成所述扇出型晶圆阵列203。所述支撑基底214可以为玻璃、陶瓷、金属、聚合物等材料，在本实施例中，所述支撑基底214包括玻璃、透明半导体材料、以及透明聚合物中的一种，以使得后续可以从支撑基底214的背面对上述的uv粘合胶进行曝光操作，大大简化后续的剥离工艺。
55.所述半导体芯片200粘合于粘合层202上时，将半导体芯片200制作有所述焊垫201的一面朝向所述粘合层粘合，后续去除该粘合层后及形成重新布线层前，将半导体芯片倒置过来，从而便于重新布线层形成于半导体芯片上。
56.如图3及图4所示，作为示例，可将所述扇出型晶圆阵列203划分为两个以上半导体芯片单元204，且定义每个所述半导体芯片200具有各自的初始位置。该划分方式是为了提供一种较佳的形成重新布线层的方法，该方法将在后续的步骤中详细阐述。这里需要说明的是每个所述半导体芯片单元204中所述半导体芯片200的数量可以根据后续半导体芯片塑封后的所述半导体芯片单元204中的所述半导体芯片200的最大偏移距离确定。所述扇出型晶圆阵列203划分的所述半导体芯片单元204的数量为两个以上，即可以为两个或更多个，本实施例中为便于理解，图中以一列排列的所述半导体芯片200为一个所述半导体芯片单元204，所以截面图中所述半导体芯片单元204仅能显示一个所述半导体芯片200，图中以两个按此排列方式的所述半导体芯片单元204为例进行说明。
57.如图5所示，接着进行步骤3)，采用塑封层205封装所述半导体芯片200。
58.塑封后的所述半导体芯片200将会发生偏移，此时每个所述半导体芯片200具有各自的偏移位置，所述偏移位置相对于所述初始位置具有偏移距离。塑封时，塑封材料加热为液态，并在高温环境下实施压合，由于所有半导体芯片200是一个一个重新粘合形成的晶圆阵列，所以在此压合压力下会产生翘曲，半导体芯片200会产生漂移，即塑封后的半导体芯
片200在晶圆阵列中所处的偏移位置相对于其初始在晶圆阵列中所处的位置(初始位置)会产生偏移距离，且由于每个半导体芯片200在晶圆阵列中所处的位置不同，其偏移的方向以及偏移的程度也不同，相应地，半导体芯片上的焊垫也会发生偏移。
59.作为示例，所述塑封层205的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。其中，所述塑封层205添通过添加剂而形成不透光材料。
60.作为示例，对所述半导体芯片200进行塑封采用的工艺包括：注塑工艺、压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺以及旋涂工艺中的一种。在本实施例中，通过注塑工艺对各半导体芯片200进行塑封，所述塑封层205为不透光的硅胶。
61.如图6至图15所示，接着进行步骤4)，去除所述粘合层202(如图6所示)，并于所述半导体芯片200上形成重新布线层208(如图15所示)，以实现各半导体芯片200之间的互连；所述重新布线层208包括至少一层依次层叠的子重新布线层213，形成每层所述子重新布线层213的方法包括：于所述半导体芯片200上形成介质层206(如图7所示)；采用光刻工艺在所述介质层206中形成通孔210(如图10及图14所示)；对形成有所述通孔210的介质层206进行烘烤，消除所述通孔周围的所述介质层的翘曲(如图11及图12所示)；对所述扇出型晶圆阵列进行固化；于所述通孔210中及所述介质层206上形成与所述通孔210对应的图形化的金属布线层212(如图13及图15所示)。
62.所述重新布线层208中的所述子重新布线层213的层数以具体封装要求进行设定，可以为一层，也可以是两层、三层或更多层，例如图15中示出了两层。如图7至图10所示，作为一较佳示例，示出了一种形成最下层所述子重新布线层213的所述通孔210的方法，即直接与所述半导体芯片200的所述焊垫201接触的子重新布线层213的所述通孔210的方法，包括：于所述半导体芯片200上形成介质层206，将所述介质层206划分为两个以上介质层刻蚀单元207(如图7所示)，该介质层刻蚀单元207的区域通过上述半导体芯片单元204来定义；采用光刻工艺直接逐一刻蚀所有所述介质层刻蚀单元207(如图8至图10所示)，以在所述介质层206中形成裸露出每个所述半导体芯片200的所述焊垫201的所述通孔210，其中，每次刻蚀所述介质层刻蚀单元207时重新调整光刻工艺的光刻曝光方向，作为示例，使用具有屏蔽结构的光罩209曝光所述介质层206，使左边的所述介质层刻蚀单元207被曝光(如图8所示)，以在左边的所述介质层刻蚀单元207中形成通孔210，该通孔210裸露出左边的半导体芯片单元204中半导体芯片200上的焊垫201；接着调整具有屏蔽结构的光罩209与所述介质层刻蚀单元207之间的相对方向，然后使用具有屏蔽结构的光罩209曝光所述介质层206(如图9所示)，以在右边的所述介质层刻蚀单元207中形成通孔210，该通孔210裸露出右边的半导体芯片单元204中半导体芯片200上的焊垫201。通过划单元的方式，将扇出型晶圆阵列203划分为多个曝光刻蚀单元，逐一对每个介质层刻蚀单元207单元进行刻蚀开窗，以形成裸露半导体芯片焊垫的通孔，在每次刻蚀开窗时均重新调整光刻工艺中的光刻曝光方向，相当于将一次对准曝光分解为多次对准曝光，每次对准曝光根据其所在刻蚀单元的半导体芯片的偏移距离及偏移方向调整曝光方向，有效提高了形成重新布线层时的光刻工艺的对准精度，以此高精度的光刻对准效果为基础可有效提高后续形成的重新布线层的对准精度，从而有效提高晶圆片封装的成品率；且该方法只需要在光刻的光罩上设置光屏蔽结构即可实现，方法简单可行，可操作性强。
63.当所述扇出型晶圆阵列203通过粘合层202及支撑基底214形成时，去除粘合层202时同时去除支撑基底214。
64.如图10所示，采用光刻工艺图形化所述介质层206形成图形化的介质层211后，所述图形化的介质层211中的通孔210由于扇出型晶圆阵列203塑封后产生翘曲，其形貌也会劣化产生翘起的现象(如图11所示，为图10中虚线框a的放大图)，通过对形成有通孔的介质层进行烘烤，改善通孔周围劣化的介质层形貌(如图12所示，为图10中虚线框a的放大图)，使翘起的介质层与下层材料结合，再通过固化过程使修复后的介质层形貌定型，从而有效提高后续形成的重新布线层与半导体芯片的电连接性能，提高晶圆片封装的成品率；且该方法只需要增加烘烤与固化过程即可实现，方法简单可行，可操作性强。
65.作为示例，所述介质层206的材料包括pi、pbo中的一种或两种的组合。本实施例中优选选择所述介质层206的材料为pi材料，当所述介质层206的材料为pi材料时，使所述介质层206在120℃～150℃之间的温度下烘烤80s～120s，然后在介于220℃～260℃之间的温度下固化110min～130min，可有效改善和固化通孔周围的介质层的劣化形貌，本实施例中选择在120℃的温度下对所述介质层206烘烤100s并在240℃的温度下固化120min，对通孔周围的介质层206的形貌修复效果达到最佳。
66.如图13及图15所示，作为示例，采用化学气相沉积工艺、物理气相沉积工艺、溅射工艺、电镀工艺或化学镀工艺于所述通孔210中及所述图形化的介质层211表面形成金属布线层，并对所述金属布线层进行刻蚀形成图形化的金属布线层212。所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
67.如图16所示，最后进行步骤5)，于所述重新布线层208上形成金属凸块215。
68.作为示例，所述金属凸块215包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述金属凸块215包括金属柱，以及形成于所述金属柱上的焊球，较佳地，所述金属柱为铜柱或镍柱。在本实施例中，所述金属凸块215为金锡焊球，其制作步骤包括：首先于所述重新布线层208表面形成金锡层，然后采用高温回流工艺使所述金锡层回流成球状，降温后形成金锡焊球；或者采用植球工艺形成金锡焊球。
69.综上所述，本实施例提供一种扇出型晶圆级封装结构的封装方法，在形成重新布线层的介质层时，通过光刻工艺在介质层中形成通孔后，对所述形成有通孔的介质层进行烘烤并固化，从而有效改善通孔周围的介质层的形貌，消除通孔周围介质层的翘起，提高后续形成的重新布线层与半导体芯片的电连接性能，提高晶圆片封装的成品率；且该方法只需要增加烘烤与固化过程即可实现，方法简单可行，可操作性强。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
70.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。