半导体制作工艺的良率预测方法、系统与模型训练装置与流程

1.本发明涉及一种良率预测方法、良率预测系统与模型训练装置，且特别是涉及一种半导体制作工艺的良率预测方法、良率预测系统与模型训练装置。


背景技术：

2.随着科技的发展，各式半导体装置不断推陈出新。半导体装置的内部电路设计越来越复杂，制造过程也变得相当繁复。一颗芯片可能需要上万道制作工艺才可完成。一但任何一道制作工艺有缺陷，就可能造成芯片/晶片的报废。
3.一般而言，半导体厂必须在半导体装置制造完成后，进行电性检测，以确认是否有发生任何功能错误。然而，这个电性检测的步骤是执行于半导体装置制造完成后，徒然耗费的制作工艺成本与时间已无法挽回。


技术实现要素：

4.本发明是有关于一种半导体制作工艺的良率预测方法、良率预测系统与模型训练装置，其利用识别模型来识别制作工艺中的半成品。一但任何一道制作工艺有缺陷点，就能够立即预测出成品的功能错误的发生机率。如此一来，成品的良率能够预测且能够立即断定是否要中断接下来的制作工艺，以避免制作工艺成本与时间的耗费。
5.根据本发明的第一方面，提出一种半导体制作工艺的良率预测方法。半导体制作工艺的良率预测方法包括以下步骤。建构半导体装置的一电路图网表的一电路路径与一集成电路版图的一对应关系。获得半导体装置于数个堆叠层的数个缺陷点。依据此些缺陷点，训练电路路径发生一故障的一识别模型。依据识别模型，识别一半导体半成品于各个堆叠层导致电路路径发生故障的一发生机率。依据发生机率，预测半导体半成品的良率。
6.根据本发明的第二方面，提出一种半导体制作工艺的良率预测系统。半导体制作工艺的良率预测系统包括一模型训练装置及一预测装置。模型训练装置包括一建构单元、一数据提取单元及一机器学习单元。建构单元用以建构半导体装置的一电路图网表的一电路路径与一集成电路版图的一对应关系。数据提取单元用以获得半导体装置于数个堆叠层的数个缺陷点。机器学习单元用以依据此些缺陷点，训练电路路径发生一故障的一识别模型。预测装置包括一识别单元及一预测单元。识别单元用以依据识别模型，识别一半导体半成品于各个堆叠层导致电路路径发生故障的一发生机率。预测单元用以依据发生机率，预测半导体半成品的该良率。
7.根据本发明的第三方面，提出一种模型训练装置。模型训练装置包括一建构单元、一数据提取单元及一机器学习单元。建构单元用以建构半导体装置的一电路图网表的一电路路径与一集成电路版图的一对应关系。数据提取单元用以获得半导体装置于数个堆叠层的数个缺陷点。机器学习单元用以依据此些缺陷点，训练电路路径发生一故障的一识别模型。
8.为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详
细说明如下：
附图说明
9.图1为一实施例的半导体制作工艺的良率预测系统的示意图；
10.图2为一实施例的半导体制作工艺的良率预测方法的流程图；
11.图3为一实施例的一电路图网表(net-list,netlist)与一集成电路版图(integrated circuit layout)；
12.图4为一实施例的半导体装置的某一堆叠层的示意图；
13.图5为缺陷点对应于集成电路版图的位置的示意图；
14.图6为示例说明造成桥接故障的缺陷点的示意图；
15.图7为示例说明造成固定型故障的缺陷点的示意图；
16.图8为示例说明桥接故障或固定型故障发生于相邻两层堆叠层的示意图；
17.图9为示例说明一半导体半成品的示意图。
具体实施方式
18.请参照图1，其绘示根据一实施例的半导体制作工艺的良率预测系统1000的示意图。良率预测系统1000包括一模型训练装置100及一预测装置200。模型训练装置100用以进行识别模型md的建立。预测装置200用以利用识别模型md进行制作工艺上的预测。在本实施例中，识别模型md识别的对象是制作工艺中的半成品，而不是成品。一但任何一道制作工艺有缺陷，就能够立即预测出成品的功能错误的发生机率。如此一来，成品的良率能够预测且能够立即断定是否要中断接下来的制作工艺，以避免制作工艺成本与时间的耗费。
19.模型训练装置100包括一建构单元110、一数据提取单元120及一机器学习单元130及一数据库140。预测装置200包括一识别单元210及一预测单元220。建构单元110、数据提取单元120及机器学习单元130、识别单元210及预测单元220例如是电路、芯片、电路板、或存储程序代码的存储装置。数据库140例如是存储器、硬盘、或云端存储中心。以下更通过流程图详细说明上述各项元件的运作方式。
20.请参照图2，其绘示根据一实施例的半导体制作工艺的良率预测方法的流程图。半导体制作工艺的良率预测方法包括模型训练程序pd1与预测程序pd2。模型训练程序pd1为事先/离线的准备程序。通过模型训练程序pd1可以利用历史数据训练出识别模型md。预测程序pd2则为即时/线上的执行程序。通过预测程序pd2可以依据识别模型md对制作工艺中即时采集到的数据进行识别，以预测最终成品的良率。
21.模型训练程序pd1包括步骤s110～s130。请参照图3，其绘示根据一实施例的一电路图网表(net-list,netlist)nl与一集成电路版图(integrated circuit layout)icl。在步骤s110中，建构单元110建构半导体装置的电路图网表nl的一电路路径ph与集成电路版图icl的一对应关系rs。电路图网表nl又称为连线表。电路图网表nl在电子设计自动化中，是指用基础的逻辑栅来描述数字电路连接情况的描述方式。电路图网表nl传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。
22.举例来说，如图3所示，电路图网表nl包含反及闸na～nf。发生「反及闸ne输出错误」的问题时，可以反推出在电路路径ph(粗线部分)上发生了桥接故障(bridging fault)
或固定型故障(stuck fault,stuck-at fault)。桥接故障是线路发生短路等故障型态。固定型故障又称为黏着性故障，固定型故障是信号或是针脚固定在逻辑的高电位、低电位，或是高阻态的故障模型。
23.如图3所示，集成电路版图icl是对真实集成电路物理情况的平面几何形状描述。集成电路版图icl是集成电路设计中的物理设计，该物理设计对电路图网表nl进行布局、布线。集成电路版图icl包含了各个硬件单元在芯片上的形状、面积和位置信息。集成电路版图icl例如是利用不同的颜色表示不同的材质与堆叠层。在图3中，以不同网底表示不同的材质与堆叠层。
24.建构单元110能够在电路图网表nl与集成电路版图icl找出对应的硬件单元。因此，建构单元110能够建构出电路路径ph与集成电路版图icl的对应关系rs。此对应关系rs例如是描述出每一堆叠层对应到电路路径ph的硬件单元的位置、形状与面积。
25.接着，在步骤s120中，数据提取单元120依据获得半导体装置于数个堆叠层lr的数个缺陷点df。请参照图4，其绘示根据一实施例的半导体装置的某一堆叠层lr。如图4所示，晶片在各种制作工艺(例如蚀刻、沉积、抛光等)中，会不断的通过扫描电子显微镜(scanning electron microscope,sem)对堆叠层lr进行检测。倘若发现硬件单元的位置偏移、面积不符标准、或形状不符标准等情况，则视为缺陷点df。这些缺陷点df的位置、形状、面积均被记录下来。这些缺陷点df有可能造成最终成品发生功能错误，也可能不会造成最终成品发生功能错误。
26.请参照图5，其绘示缺陷点df对应于集成电路版图icl的位置。集成电路版图icl描述的是多层堆叠层lr(标示于图4)的设计。图4的某一堆叠层lr的缺陷点df在集成电路版图icl上有其对应的位置。随着制作工艺的进展，在每一堆叠层lr所发现的缺陷点df均会被记录下来。
27.接着，在步骤s130中，机器学习单元130依据这些缺陷点df，训练电路路径ph发生故障的识别模型md。缺陷点df可能会造成电路路径ph的故障包含桥接故障及固定型故障。桥接故障或固定型故障可能发生于同一层堆叠层lr。举例来说，请参照图6，其示例说明造成桥接故障的缺陷点df。缺陷点df可能是两条平行金属线路l1、l2的接触，而造成短路的桥接故障。或者，请参照图7，其示例说明造成固定型故障的缺陷点df。缺陷点df可能是金属线路l3过细，而导致阻抗过高的固定型故障。
28.桥接故障或固定型故障也有可能发生于相邻两层堆叠层lr。举例来说，请参照图8，其示例说明桥接故障或固定型故障发生于相邻两层堆叠层lr1、lr2。微粒的缺陷点df可能落于堆叠层lr1的某一位置，缺陷点df并未落于堆叠层lr1的金属线路l4上，但造成后续堆叠层lr2的线路隆起，使得堆叠层lr2的金属线路l5发生断线，而发生固定型故障。
29.因此，步骤s130所学习的识别模型md能够识别出缺陷点df不仅可学习当前堆叠层是否可能造成电路路径ph的故障，更可学习未来形成的堆叠层是否可能造成电路路径ph的故障。
30.在各个堆叠层lr发现缺陷点df时，往往无法得知是否会造成电路路径ph的故障。通常电路路径ph的故障是在半导体成品才能检测出来。在本实施例中，在每一半导体成品完成时，各个堆叠层lr的缺陷点df与电路路径ph的故障均会被记录下来。机器学习单元130可以根据这些足量的缺陷点df与其是否造成电路路径ph的故障等信息进行机器学习，以训
练出识别模型md。一旦在半导体半成品发现缺陷点df，即可利用识别模型md在当下立即识别出是否有可能使电路路径ph发生故障。无需完成所有制作工艺，即可立即识别。
31.在本实施例中，识别模型md的训练例如是采用卷积神经网络演算法(convolutional neural networks)、k-means分群演算或决策树(decision tree)。通过上述步骤s110～s130即完成模型训练程序pd1。
32.接着，进入预测程序pd2。预测程序pd2为即时/线上的执行程序。预测程序pd2包括步骤s210、s220。在步骤s210中，识别单元210依据识别模型md，识别一半导体半成品于各个堆叠层导致电路路径ph发生故障的一发生机率。举例来说，请参照图9，其示例说明一半导体半成品900。通过扫描电子显微镜(sem)对半导体半成品900取得sem图像im。将sem图像im输入识别模型md，即可分析出导致电路路径ph发生故障的发生机率pb。如图9所示，缺陷点df1为金属线路l5发生断线。缺陷点df2为金属线路l6偏移造成后续要形成的导电柱无法与金属线路l6连接。由于识别模型md已经学习过各种可能导致电路路径ph发生故障的缺陷点。因此，此阶段无需通过人力去检测出缺陷点df1、df2，只需将sem图像im输入识别模型md即可分析出导致电路路径ph发生故障的发生机率pb。
33.此外，人力检测并不容易发现缺陷点df2会导致电路路径ph发生故障。本实施例通过机器学习技术让所有的可能导致电路路径ph发生故障的情况都能够即早被发现。
34.然后，在步骤s220中，预测单元220依据发生机率pb，预测半导体半成品900的良率yd。预测单元220可以汇整导致电路路径ph发生故障的发生机率pb，预测半导体半成品900最后完成成品时的良率yd。倘若发现良率yd过低，即可立即断定是否要中断接下来的制作工艺。
35.通过上述实施例，识别模型md识别的对象是制作工艺中的半成品，而不是成品。一但任何一道制作工艺有缺陷点df，就能够立即预测出成品的功能错误的发生机率pb。如此一来，成品的良率yd能够预测且能够立即断定是否要中断接下来的制作工艺，以避免制作工艺成本与时间的耗费。
36.综上所述，虽然结合以上实施例公开了本发明，然而其并非用以限定本发明。本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应当以附上的权利要求所界定的为准。