半导体结构及其制造方法与流程

1.本技术涉及半导体技术领域，具体涉及一种半导体结构及其制造方法。


背景技术：

2.为了制作随着大容量化发展出的高集成的ulsi，元件大小缩减至nm级以下，元件间的物理距离也变近，相邻元件间逐渐产生干涉问题，尤其是由数据储存装置电容器制作的dram有须在一定时间内进行数据刷新的特性，特定字线在单元数据刷新间隔内反复进行激活，临接单元因干涉导致的漏电，数据保留时间比刷新周期(例如32或者64ms)短，数据刷新前就已经读取数据。在dram控制器使用专用计数器，追踪行激活数量，特定字线的反复访问发生时，将刷新间隔缩短，控制不良发生的方法；在dram控制器使用专用计数器，追踪行的激活数量，特定字线的反复访问发生时，只进行邻接行的刷新，控制不良发生的方法。如图1所示为现有技术的掩埋栅极晶体管结构。这两种方法是现有技术中ddr4以后的存储系统使用的方法，为了追踪行的活性化数量，有需将该计数器用为专用，以及在存储系统占据一定的面积且引发电流overhead的缺点。反复接收特定行地址的话，就会发生邻接的行的数据产生变化或是无法判读的问题，使信赖度降低。原因是随着制造工艺微细化，导致存储单元间的干扰误差发生，这样的现象随着工艺微细化将会变得更加严重。如果特定字线反复激活，即字线电压反复切换的话，因为开启关闭产生的电子因高电位水平可能会流往受损行，导致邻接受损行的部分单元比预期更快地漏出电荷。


技术实现要素：

3.本技术的目的是提供一种半导体结构及其制造方法。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
4.根据本技术实施例的一个方面，提供一种半导体结构，为轴对称结构，包括：
5.一有源区；所述有源区的中部形成有凹陷部，所述凹陷部的两侧分别形成一凸起部；
6.一漏极，位于所述凹陷部的底部；
7.一数据线接触件，位于所述漏极上；所述半导体结构的对称轴穿过所述有源区、所述漏极和所述数据线接触件；
8.两个栅极层，分别位于同侧所述栅极边墙层的远离对称轴的一侧；
9.两个字线，分别位于同侧所述栅极层上方；
10.两个源极，分别位于同侧所述凸起部上。
11.根据本技术实施例的另一个方面，提供一种半导体结构的制造方法，包括：
12.提供一轴对称结构；所述轴对称结构包括有源区；
13.在所述有源区的中间部位形成第一沟槽，在所述有源区上位于所述第一沟槽的两
侧分别形成凸起部；
14.在所述第一沟槽底部形成栅极氧化物层；
15.在所述栅极氧化物层上形成栅极层；
16.形成贯穿所述栅极层和所述栅极氧化物层的第二沟槽；
17.向所述有源区注入n型掺杂物，在所述有源区的位于所述第二沟槽正下方的部位形成漏极，在所述凸起部上形成源极；
18.在所述第二沟槽内、所述漏极的正上方形成数据线接触件；
19.在所述栅极氧化物层和所述栅极层上形成字线。
20.根据本技术实施例的另一个方面，提供一种电子设备，包括上述的半导体结构。
21.本技术实施例的其中一个方面提供的技术方案可以包括以下有益效果：
22.本技术实施例提供的半导体结构，能够减少制造工艺微细化导致的存储单元间干涉的干扰误差，防止行间耦合导致的特性变化(劣化)等问题,能有效提升高集成度半导体产品的可信赖度。
23.本技术的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本技术实施例了解。本技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
24.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1示出了现有技术的掩埋栅极晶体管结构；
26.图2示出了本技术实施例提供的结构；
27.图3示出了在图2所示结构的基础上刻蚀出第一沟槽后的结构；
28.图4示出了在图3所示结构的基础上形成栅极氧化物层和栅极层后的结构；
29.图5示出了在图4所示结构的基础上涂覆第一sin层和第二掩模层后的结构；
30.图6示出了在图5所示结构的基础上刻蚀出第二沟槽后的结构；
31.图7示出了在图6所示结构基础上注入n型掺杂物后的结构；
32.图8示出了在图7所示结构的基础上形成数据线接触件、字线和存储结接触件后的结构。
具体实施方式
33.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
34.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的
各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
35.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
36.如图2-图8所示，本技术的一个实施例提供了一种半导体结构的制造方法，包括：
37.s10、提供一结构，该结构包括有源区5、位于该有源区5两侧的隔离结构6以及覆盖有源区5和隔离结构6顶面的第一掩模层2，如图2所示。
38.隔离结构6的顶面可以与有源区5的顶面相齐平，也可以略低于有源区5的顶面，具体可根据实际需要进行设置，本实施例中所采用的技术方案为隔离结构6的顶面与有源区5的顶面相齐平。在该有源区5和隔离结构6上覆盖有第一掩模层2，该掩模层用于刻蚀有源区5。
39.具体地，首先形成有源区5，然后在有源区5两侧形成隔离结构6，最后在有源区5和隔离结构6上形成完全覆盖有源区5顶面和隔离结构6顶面的第一掩模层2。
40.在某些实施方式中，形成有源区5的步骤包括：提供一半导体衬底；用热氧化法在半导体衬底上形成氧化硅材料的垫氧化层；用化学气相沉积法在垫氧化层上形成氮化硅材料的腐蚀阻挡层；用旋涂法在腐蚀阻挡层上形成光刻胶层，经过曝光显影工艺，定义有源区图形；以光刻胶层为掩膜，用干法刻蚀法刻蚀腐蚀阻挡层、垫氧化层和半导体衬底，形成沟槽，去除剩余的垫氧化层和剩余的腐蚀阻挡层，相邻两沟槽之间的区域即为有源区5。第一掩模层2可以为氧化物层，例如氧化硅层。
41.s20、在有源区5上刻蚀出第一沟槽1。
42.依次刻蚀第一掩模层2和有源区5，在有源区5上刻蚀出第一沟槽1，有源区5上位于第一沟槽1两侧分别形成一凸起部17，如图3所示。
43.s30、在第一沟槽1内形成栅极氧化物层3和栅极层4。
44.首先在第一沟槽1内沉积氧化物形成氧化物层，该氧化物层的顶面低于有源区5的凸起部17的顶面，然后在氧化物层上刻蚀出一凹槽，在该凹槽内沉积形成栅极层4，栅极层4的顶面与该氧化物层的顶面相齐平，如图4所示。
45.s40、涂覆第一sin层7和第二掩模层8。
46.第一sin层7覆盖在栅极氧化物层3和栅极层4顶面上，第一sin层7的顶面与有源区5的顶面相平齐。第二掩模层8覆盖有源区5的顶面、隔离结构6的顶面和第一sin层7的顶面，如图5所示。
47.s50、由上往下依次刻蚀第二掩模层8、第一sin层7、栅极层4和栅极氧化物层3得到第二沟槽9。
48.第二沟槽9的中轴线与有源区5的中轴线重合。第二掩模层8、第一sin层7、栅极层4和栅极氧化物层3分别被第二沟槽9分为关于有源区5的中轴线对称的两部分，如图6所示。
49.s60、去除第二掩模层8，然后向有源区5注入n型掺杂物，在有源区5位于第一沟槽1底部的部位上形成漏极(n型)11，在有源区5的凸起部17上形成源极(n型)10，在第二沟槽9
两侧分别形成栅极边墙层12。凸起部17的上部分被注入n型掺杂物之后形成源极(n型)10。其中，漏极(n型)11位于第二沟槽9的正下方。源极(n型)10位于第一sin层7和隔离结构6之间、有源区5上部。两个栅极边墙层12分别位于第二沟槽9两侧，且栅极边墙层12与栅极氧化物层3、栅极层4和第一sin层7相接触，如图7所示。
50.s70、形成数据线接触件14、字线16和存储结接触件13。
51.在第二沟槽9内形成数据线接触件14。向上延长第一sin层7形成字线16。在字线16一侧、源极(n型)10上方形成存储结接触件13。在存储接触件13一侧、隔离结构6上方形成第二氮化硅层15，如图8所示。
52.该半导体结构的横截面为轴对称图形。该半导体结构包括一个有源区5、一个漏极(n型)11、一个数据线接触件14，以及分别关于有源区5的中轴线互相对称的两个栅极边墙层12、两个栅极层4、两个栅极氧化物层3、两个字线16、两个源极(n型)10、两个隔离结构6、两个第二氮化硅层15和两个存储接触件13。有源区5、漏极(n型)11和数据线接触件14的中轴线重合。
53.有源区5的中部形成有凹陷部(即第一沟槽1)，凹陷部的两侧分别形成一凸起部(即凸起部17)。
54.漏极(n型)11位于有源区5凹陷部内的底部。数据线接触件14位于漏极(n型)11上。两个栅极边墙层12分别位于数据线接触件14的两侧，且与数据线接触件14的两侧相接触。
55.中轴线的两侧的结构是互相对称的，中轴线的两侧分别称为第一侧和第二侧。在中轴线的第一侧(例如可以为右侧)，栅极层4和栅极氧化物层3位于栅极边墙层12的远离中轴线侧。栅极层4的底面和远离中轴线侧面均与栅极氧化物层3相接触。栅极层4和栅极氧化物层3的顶面相齐平。栅极层4和栅极氧化物层3位于有源区5的凹陷部分内。栅极氧化物层3的外侧面与有源区5相接触。字线16位于栅极层4和栅极氧化物层3正上方。字线16的靠近中轴线侧上部分与数据线接触件14相接触，字线16的靠近中轴线侧下部分与栅极边墙层12相接触。源极(n型)10位于有源区5的远离中轴线侧凸起部上部，源极(n型)10的靠近中轴线侧为字线16，源极(n型)10的远离中轴线侧为隔离结构6。存储接触件13位于源极(n型)10顶面上。第二氮化硅层15位于存储接触件13远离中轴线侧、隔离结构6顶面上。在中轴线的第二侧的结构与第一侧的结构关于中轴线对称。
56.如图8所示，本实施例还提供了一种半导体结构，其为轴对称结构，包括：
57.一有源区5；有源区5的中部形成有凹陷部，该凹陷部的两侧分别形成一凸起部17；
58.一漏极11，位于凹陷部的底部；
59.一数据线接触件14，位于漏极11上；该半导体结构的对称轴l穿过有源区5、漏极11和数据线接触件14；
60.栅极边墙层12，位于数据线接触件14的一侧；
61.两个隔离结构6，分别位于有源区5的两侧；
62.两个栅极层4，分别位于同侧栅极边墙层12的远离对称轴l的一侧；
63.两个字线16，分别位于同侧栅极层4上方；
64.两个源极10，分别位于同侧凸起部17上。
65.该半导体结构还包括：两个栅极氧化物层3，分别位于同侧栅极层4的外侧与有源区5之间。
66.该半导体结构还包括：
67.两个存储接触件13，分别位于同侧源极10的顶面上。
68.该所述半导体结构还包括：
69.两个氮化物层，分别位于同侧隔离结构6的顶面上，该氮化物层可以为第二氮化硅层15。
70.该隔离结构6为场氧化层或浅沟槽隔离。
71.该栅极层4可以为多晶硅栅极层或金属栅极层。
72.本实施例中的氮化硅层也可以替换为其他氮化物层。
73.本技术实施例提供的半导体结构，能够减少制造工艺微细化导致的存储单元间干涉的干扰误差，防止行间耦合导致的特性变化(劣化)等问题,能有效提升高集成度半导体产品的可信赖度。
74.本技术实施例使用只将漏极区域开放的掩模，进行p型离子注入，将邻接字线之间做成深的n类型，截断漏电路径。在分享有源区5的两个字线16之间形成较深的数据线接触件14。形成晶体管漏极部分的n类型区域后，可以阻断临近字线间的电子信号干涉。能够减少制造工艺微细化导致的存储单元间干涉的干扰误差，防止行间耦合导致的特性变化(劣化)等问题，能有效改善高集成产品的低信赖度的方法。
75.本技术实施例的方法中形成掩埋沟道阵列晶体管时，用同一个图案来整合制作共用同一有源区5的两个字线16。根据栅极通道长度设定有源区5上凹陷部(即第一沟槽1)的深度。在分离的两字线侧壁上分别形成栅极边墙，并以此为基础制作自对准好的数据线接触件。
76.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
77.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。