集成组件和形成集成组件的方法与流程

1.形成集成组件(例如，集成存储器装置)的方法。集成组件。


背景技术：

2.存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可使bios存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
3.nand可以是快闪存储器的基本架构，且可配置成包括竖直堆叠的存储器单元。
4.在具体地描述nand之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号wl0到wlm的字线)；以及第一数据线1006(例如，用以传导信号bl0到bln的位线)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元1003传送信息。行解码器1007和列解码器1008解码地址线1009上的地址信号a0到ax以确定待存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。i/o电路1017在存储器阵列1002与输入/输出(i/o)线1005之间传送信息的值。i/o线1005上的信号dq0到dqn可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过i/o线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制待对存储器单元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号vcc和vss。装置1000包含选择电路1040和输入/输出(i/o)电路1017。选择电路1040可经由i/o电路1017对信号csel1到cseln作出响应以选择第一数据线1006和第二数据线1013上的信号，所述信号可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值。列解码器1008可基于地址线1009上的a0到ax地址信号而选择性地激活csel1到cseln信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间在存储器阵列1002与i/o电路1017之间实现通信。
5.图1的存储器阵列1002可以是nand存储器阵列，且图2示出可用于图1的存储器阵列1002的三维nand存储器装置200的示意图。装置200包括多个电荷存储装置串。在第一方向(z-z')上，每一电荷存储装置串可包括例如彼此上下堆叠的三十二个电荷存储装置，其中每一电荷存储装置对应于例如三十二排(例如，排0到排31)中的一个。相应串的电荷存储装置可共享共同沟道区，例如形成在相应半导体材料(例如，多晶硅)柱中的共同沟道区，电荷存储装置串围绕所述半导体材料柱形成。在第二方向(x-x')上，例如多个串的十六个第一群组中的每一第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全局控制栅
的漏极连接到对应nand串2061的电荷存储晶体管2081的源极。源极选择装置210连接到源极选择线214。
12.每一漏极选择装置212的漏极在漏极触点处连接到位线(即，数字线)228。举例来说，漏极选择装置2121的漏极连接到位线2281。每一漏极选择装置212的源极连接到对应nand串206的最后一个电荷存储晶体管208的漏极。举例来说，漏极选择装置2121的源极连接到对应nand串2061的电荷存储晶体管208n的漏极。
13.电荷存储晶体管208包含源极230、漏极232、电荷存储区234和控制栅极236。电荷存储晶体管208的控制栅极236耦合到字线202。电荷存储晶体管208的列是在耦合到给定位线228的nand串206内的那些晶体管。电荷存储晶体管208的行是通常耦合到给定字线202的那些晶体管。
14.可通过以下来对三维nand架构的竖直堆叠的存储器单元进行块擦除：在其下面产生空穴载流子，且接着利用电场来沿着存储器单元向上扫掠所述空穴载流子。
15.可利用晶体管的选通结构(gating structure)来提供栅致漏极泄漏(gidl)，其产生用于存储器单元的块擦除的空穴。晶体管可以是上文所描述的源极侧选择(sgs)装置。与存储器单元串相关联的沟道材料可配置为沟道材料柱，且这类柱的区可以选通方式与sgs装置耦合。沟道材料柱的以选通方式耦合的部分是与sgs装置的栅极重叠的部分。
16.可需要重掺杂沟道材料柱的以选通方式耦合的部分中的至少一些。在一些应用中，可需要所述以选通方式耦合的部分包含重掺杂下部区和轻掺杂上部区两者；其中两个区与sgs装置的栅极重叠。具体地说，与轻掺杂区重叠为sgs装置提供非漏“关(off)”特性，且与重掺杂区重叠为sgs装置提供漏gidl特性。术语“重掺杂”和“轻掺杂”相对于彼此而非相对于特定常规含义来利用。因此，“重掺杂”区比相邻“轻掺杂”区掺杂得重，且可以或可以不包括常规意义上的重掺杂。类似地，“轻掺杂”区比相邻“重掺杂”区掺杂得轻，且可以或可以不包括常规意义上的轻掺杂。在一些应用中，术语“轻掺杂”是指具有小于或等于约10
18
个原子/cm3的掺杂剂的半导体材料，且术语“重掺杂”是指具有大于或等于约10
22
个原子/cm3的掺杂剂的半导体材料。
17.可最初将沟道材料掺杂到轻掺杂水平，且接着可通过从相邻掺杂半导体材料向外扩散来形成重掺杂区。
18.期望研发形成存储器装置的新方法，且研发新存储器装置。


技术实现要素：

19.本公开的一个方面提供一种形成集成组件的方法，其中所述方法包括：在导电结构上方形成横向交替的第一条带和第二条带，第一条带包括第一牺牲材料且第二条带包括第二牺牲材料；在条带上方形成竖直交替的第一层级和绝缘第二层级的堆叠，第一层级包括第一材料且绝缘第二层级包括绝缘第二材料；使开口形成为延伸穿过堆叠且穿过条带中的至少一些；在开口内形成单元材料柱；使狭缝形成为延伸穿过堆叠且穿过条带，条带沿着第一方向延伸，且狭缝沿着与第一方向交叉的第二方向延伸；用第一导电材料替换第一牺牲材料，且接着用第二导电材料替换第二牺牲材料；以及用第三导电材料替换堆叠的第一材料中的至少一些，由此使堆叠形成为包括与绝缘第二层级竖直交替的导电第一层级。
20.本公开的另一方面提供一种集成组件，其包括：导电阔区；交替的第一结构和第二
结构，其处于导电阔区上方，第一结构和第二结构沿着第一水平方向延伸且沿着第二水平方向彼此交替，第一结构与第二结构之间的界面为能够检测到的边界区；堆叠，其处于交替结构上方且包括沿着竖直方向与绝缘第二层级交替的导电第一层级；单元材料柱，其穿过堆叠且穿过结构延伸到导电阔区；以及存储器单元，其沿着导电第一层级且包括单元材料柱的区。
21.本公开的另一方面提供一种集成组件，其包括：存储器块区，其处于一对板条之间，板条沿着第一水平方向延伸；导电阔区，其处于板条下方且直接抵靠板条的下部区；层压体，其处于导电阔区上方且处于板条之间，层压体包括沿着横向方向与第二结构交替的第一结构，第一结构和第二结构沿着与第一水平方向基本上正交的第二水平方向延伸，第一结构与第二结构之间的界面为能够检测到的边界区；堆叠，其处于层压体上方且包括沿着竖直方向与绝缘第二层级交替的导电第一层级；单元材料柱，其穿过堆叠且穿过层压体延伸到导电阔区；以及存储器单元，其沿着导电第一层级且包括单元材料柱的区。
附图说明
22.图1示出具有具备存储器单元的存储器阵列的现有技术存储器装置的框图。
23.图2示出呈3d nand存储器装置形式的图1的现有技术存储器装置的示意图。
24.图3示出x-x'方向上的图2的现有技术3d nand存储器装置的横截面图。
25.图4为现有技术nand存储器阵列的示意图。
26.图5到16为在用于形成实例存储器装置的实例实施例方法的实例依序处理阶段处的实例集成组件的示意性俯视图。
27.图5a到16a分别为沿着图5到16的线a-a的示意性横截面侧视图。
28.图5a-1和16a-1分别为图5a和16a的实例实施例的替代实例实施例的示意性横截面侧视图。
29.图5b到16b分别为沿着图5到16的线b-b的示意性横截面侧视图。
30.图11c到14c为分别沿着图11a到14a的线c-c且分别沿着图11b到14b的线c-c的示意性横截面俯视图。
具体实施方式
31.一些实施例包含使用两种不同牺牲材料来支援交替的第一和第二层级的堆叠的方法。使沟道材料柱形成为延伸穿过堆叠且穿过牺牲材料。随后，分别用第一和第二导电材料依序替换第一和第二牺牲材料。第一和第二导电材料可以或可以不在组成上彼此相同。第一和第二导电材料并入到源极结构中。
32.参考图5到16描述实例实施例。图5到16描述实例方法的实例依序步骤，其中图16示出可由实例方法形成的实例结构。
33.参考图5到5b，实例集成组件10包含导电阔区14上方的层12，且包含层12上方的交替条带16和18。
34.导电阔区14可由底层半导体基底(未示出)支撑。基底可包括半导体材料，且可例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。可将基底称为半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含但不限于块状半导体材料，例如(单独或在
包括其它材料的组件中的)半导体晶片，以及(单独或在包括其它材料的组件中的)半导体材料层。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。
35.导电阔区14包括导电材料20。导电材料20可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。在一些实施例中，导电材料20可包括含金属材料，例如各种金属(例如，钛、钨、钴、镍、铂、钌等)和/或含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)中的一或多个。在一些实施例中，导电材料20可包括wsi、主要由wsi组成或由wsi组成，其中化学式指示基本组分而非特定化学计量。wsi可替代地称为wsix，其中x是大于零的数目。
36.层12包括材料22。在一些实施例中，材料22可包括导电掺杂(例如，重掺杂)半导体材料。半导体材料可包括任何合适的组合物；且在一些实施例中可包括以下各项中的一或多个、主要由其组成或由其组成：硅、锗、iii/v半导体材料(例如，磷化镓)、半导体氧化物等；其中术语iii/v半导体材料是指包括选自周期表的第iii和第v族(其中第iii和第v族是旧命名法，且现称为第13和第15族)的元素的半导体材料。在一些实施例中，材料22可包括掺杂硅。
37.层12可形成到任何合适的竖直厚度。举例来说，在一些实施例中，层12可形成为厚度在约10纳米(nm)到约20nm范围内、在约10nm到约50nm范围内等。在一些实施例中，可省略层12。
38.条带16和18分别包括材料24和26。在一些实施例中，可将条带16和18分别称为第一和第二条带，且可将材料24和26分别称为第一和第二材料。材料24和26最终被去除且用其它材料替换，且因此可称为牺牲材料。在一些实施例中，可将材料24和26分别称为第一牺牲材料和第二牺牲材料。
39.材料24和26可包括任何合适的组合物，且可相对于彼此以及相对于层12和阔区14的材料而选择性去除。在一些实施例中，材料24可包括二氧化硅、主要由二氧化硅组成或由二氧化硅组成；且材料26可包括氮化硅、主要由氮化硅组成或由氮化硅组成。
40.条带16和18沿着第一水平方向(所说明的x轴方向)延伸，且沿着第二水平方向(所说明的y轴方向)彼此交替。在一些实施例中，可将条带16和18视为彼此横向交替。虽然条带16和18示出为沿着x轴方向笔直，但在其它实施例中，条带可为弯曲的、波状的等。
41.图5a的实施例示出条带16和18具有彼此大致相同的横向厚度。在其它实施例中，条带16和18可具有相对于彼此不同的横向厚度。举例来说，图5a-1示出类似于图5a的实例实施例的实例实施例，但其中条带16和18具有相对于彼此不同的横向厚度。
42.交替条带16和18可由任何合适的方法形成。举例来说，在一些实施例中，材料24和26中的一个可形成并图案化为由间隙(沟槽)彼此间隔开的条带，且接着材料24和26中的另一个可形成在沟槽内。
43.平坦化表面25形成为跨材料24和26延伸。平坦化表面可由包含例如化学机械抛光(cmp)的任何合适的处理形成。
44.材料24和26可具有任何合适的竖直厚度。在一些实施例中，这种竖直厚度可在约10nm到约50nm范围内、在约10nm到约100nm范围内等。
45.参考图6到6b，层28形成在交替条带16和18上方，且具体地说，形成在平坦化表面
25上。层28包括材料30。材料30可为导电的，且可例如包括导电掺杂半导体材料。在一些实施例中，层28的材料30可与层12的材料22一致。在其它实施例中，层28的材料30可相对于层12的材料22在组成上不同。在一些实施例中，层28可为绝缘的(例如，材料30可包括氧化铝、氧化铪等)。
46.可将层28称为第二层以与第一层12区分开。层28可形成到与层12相同的竖直厚度，或可形成到与层12不同的竖直厚度。在一些实施例中，层28可形成为厚度在约10nm到约20nm范围内、在约10nm到约50nm范围内等。在一些实施例中，可省略层28。
47.交替的第一层级(排)34和第二层级(排)36的堆叠32形成在层28上方。堆叠32可包括任何合适数目的交替层级34和36。层级34最终成为存储器布置的导电层级。可存在任何合适数目个层级34以形成所需数目个导电层级。在一些实施例中，可存在至少8、16、32、64等个层级34。
48.第一层级34包括第一材料38。这类第一材料可包括任何合适的组合物，且在一些实施例中可包括氮化硅、主要由氮化硅组成或由氮化硅组成。材料38随后被去除且用其它材料替换，且因此可称为牺牲材料。
49.第二层级36包括绝缘第二材料40，且可称为绝缘第二层级。材料40可包括任何合适的组合物。在一些实施例中，材料40可包括二氧化硅、主要由二氧化硅组成或由二氧化硅组成。
50.层级34和36可具有任何合适的厚度；且可具有彼此相同的厚度，或可具有相对于彼此不同的厚度。在一些实施例中，层级34和36可具有在约10nm到约400nm范围内的竖直厚度。
51.参考图7到7b，开口(第一开口，单元材料开口)42形成为穿过堆叠32且穿过条带16和18中的至少一些延伸到导电材料20的上部表面。开口42可以按严密封装布置形成，所述严密封装布置例如密排六方(hcp)布置。开口42可以或可以不穿透到导电材料20中。
52.开口42具有侧壁表面，所述侧壁表面沿着堆叠32的材料38和40延伸。在所示出的实施例中，这些侧壁表面为基本竖直笔直的，其中术语“基本竖直笔直”意指在制造和测量的合理容差内竖直笔直。在其它实施例中，开口42的侧壁表面可为锥形的。
53.参考图8到8b，单元材料柱44形成在开口42(图7到7b)内。柱44中的每一个包含半导体材料(沟道材料)46、在半导体材料46的一侧上的介电材料48以及在半导体材料46的相对侧上的区50。用点画示出半导体材料46以辅助读者识别这类材料。
54.半导体材料46可包括任何合适的组合物；且在一些实施例中可包括以下各项中的一或多个、主要由其组成或由其组成：硅、锗、iii/v半导体材料(例如，磷化镓)、半导体氧化物(例如，氧化铟镓锌)等。在一些实施例中，半导体材料46可包括适当掺杂的硅、主要由适当掺杂的硅组成或由适当掺杂的硅组成。半导体材料(沟道材料)46形成沟道材料柱52。
55.在所说明的实施例中，沟道材料柱52配置为环状环(如图8的俯视图中所示出)，其中这些环状环包围绝缘材料48。可将沟道材料柱的这种配置视为对应于“中空”沟道配置，其中介电材料48设置在沟道材料柱的空洞内。在其它实施例中，沟道材料可配置为实心柱，而非配置为所说明的中空柱。
56.绝缘材料48可包括任何合适的组合物，且在一些实施例中可包括二氧化硅、主要由二氧化硅组成或由二氧化硅组成。
57.区50包括一或多个单元材料(存储器单元材料)，其中这些单元材料通常在沟道材料46之前形成在开口42(图7到7b)内。区50的单元材料可包括隧穿材料、电荷存储材料和电荷阻挡材料。隧穿材料(也称为栅极介电材料)可包括任何合适的组合物；且在一些实施例中可包括二氧化硅、氧化铝、氧化铪、氧化锆等中的一或多个。电荷存储材料可包括任何合适的组合物；且在一些实施例中可包括电荷捕获材料(例如，氮化硅、氮氧化硅、导电纳米点等中的一或多个)。电荷阻挡材料可包括任何合适的组合物；且在一些实施例中可包括二氧化硅、氧化铝、氧化铪、氧化锆等中的一或多个。
58.在一些实施例中，沟道材料46可称为第一单元材料，且区50内的单元材料可称为额外单元材料。
59.参考图9到9b，狭缝(第二开口)54形成为穿过堆叠32，穿过条带16和18的材料24和26且到达导电阔区14。狭缝54可以或可以不穿透到导电阔区14的材料20中。
60.在一些实施例中，第一开口42是圆柱形开口(如参考图7的俯视图和图9的俯视图可理解)且狭缝54是沿着所说明的y轴方向延伸的沟槽(如参考图9的俯视图可理解)。
61.在一些实施例中，可将条带16和18视为沿着第一方向(x轴方向，如参考图5的俯视图可理解)延伸，且可将狭缝54视为沿着第二方向(y轴方向，如参考图9的俯视图可理解)延伸。第二方向与第一方向交叉，且在所说明的实施例中，与第一方向基本上正交(其中术语“基本上正交”意指在制造和测量的合理容差内正交)。
62.狭缝54具有侧壁表面53，其沿着堆叠32的材料38和40延伸。在所示出的实施例中，侧壁表面53为基本竖直笔直的。在其它实施例中，侧壁表面53可为锥形的。
63.参考图10到10b，沿着狭缝54的侧壁表面53形成保护材料56，以加衬狭缝54的上部部分55，但暴露狭缝的下部部分57。暴露的下部部分57沿着条带16和18的材料24和26。在所说明的实施例中，保护材料56也跨堆叠32的顶部延伸。
64.保护材料56可包括任何合适的组合物。在一些实施例中，保护材料56可包括硅、主要由硅组成或由硅组成；且具体地说，可包括实际上未掺杂的硅(例如，仅包括本征掺杂剂浓度，且在一些实施例中包括小于或等于约10
16
原子/cm3的掺杂剂浓度)。
65.参考图11到11c，相对于材料20、22、24、30和56选择性地去除条带18(图5、5a和10a)的牺牲材料26。这形成第一管道(第一空隙)58，其处于第一层12与第二层28之间且沿着条带16。在所说明的实施例中，管道58沿着单元材料柱44的下部区延伸穿过单元材料，以暴露沟道材料柱52的半导体材料(沟道材料)46的侧壁表面59。
66.在一些实施例中，牺牲材料26可包括二氧化硅，且可利用氢氟酸用湿式蚀刻来去除。在一些实施例中，牺牲材料26可包括氮化硅，且可利用磷酸用湿式蚀刻来去除。
67.参考图12到12c，替换材料60形成在管道58(图11到11c)内。替换材料60可为导电掺杂半导体材料，且可包括与沟道材料46相同的半导体材料。在一些实施例中，替换材料60可包括导电掺杂硅、主要由导电掺杂硅组成或由导电掺杂硅组成。替换材料60可以是导电材料，且在一些实施例中可称为形成在条带的层级62内的第一导电材料(其中在图12a和12b中标注这一层级62)。
68.可将导电材料60视为配置为导电结构(导电条带)64，其中这些导电结构沿着x轴方向线性地延伸。虽然导电结构64示出为沿着x轴方向笔直，但在其它实施例中，结构64可为弯曲的、波状的等。
69.在所说明的实施例中，替换材料60形成为直接抵靠沟道材料柱52的下部区的侧壁表面59。
70.可将图11和12的处理视为用替换材料60替换牺牲材料26(图10a)。在一些实施例中，可将图11和12的处理视为用第一替换材料(60)替换第一牺牲材料(26)。
71.参考图13到13c，相对于材料20、22、30、56和60选择性地去除条带16(图5到5b和12a到12c)的牺牲材料24。这形成第二管道(第二空隙)68，其处于第一层12与第二层28之间且沿着导电结构(条带)64。在所说明的实施例中，管道68沿着单元材料柱44的下部区延伸穿过单元材料，以暴露沟道材料柱52的半导体材料(沟道材料)46的侧壁表面59。
72.在一些实施例中，牺牲材料24可包括二氧化硅，且可利用氢氟酸用湿式蚀刻来去除。在一些实施例中，牺牲材料24可包括氮化硅，且可利用磷酸用湿式蚀刻来去除。
73.参考图14到14c，替换材料70形成在管道68(图13到13c)内。替换材料70可为导电掺杂半导体材料，且可包括与沟道材料46相同的半导体材料。在一些实施例中，替换材料70可包括导电掺杂硅、主要由导电掺杂硅组成或由导电掺杂硅组成。替换材料70可以是导电材料，且在一些实施例中可称为形成在层级62内的第二导电材料。
74.可将导电材料70视为配置为导电结构(导电条带)74，其中这些导电结构沿着x轴方向线性地延伸。虽然导电结构74示出为沿着x轴方向笔直，但在其它实施例中，结构74可为弯曲的、波状的等。
75.在所说明的实施例中，替换材料70形成为直接抵靠沟道材料柱52的下部区的侧壁表面59，如图14b和14c中所示出。
76.可将图13和14的处理视为用替换材料70替换牺牲材料24(图12到12c)。在一些实施例中，可将图13和14的处理视为用第二替换材料(70)替换第二牺牲材料(24)。
77.图14c示出导电结构64和74沿着所说明的x轴方向延伸，且沿着所说明的y轴方向彼此交替。x轴方向或y轴方向中的任一个可称为第一水平方向(或第一横向方向)，且另一个可称为第二水平方向(或第二横向方向)。
78.在一些实施例中，可将狭缝54视为沿着第一水平方向延伸，且可将导电结构64和74视为沿着与第一水平方向基本上正交的第二水平方向延伸。
79.导电结构64和74沿着界面72(在图14c中标注)彼此接合。这些界面可以是结构64与74之间的可检测到的边界区。在一些实施例中，结构64和74可包括相对于彼此不同的组合物(即，组合物60可不同于组合物70)。举例来说，组合物60和70可包括彼此相同的半导体材料，但可包括相对于彼此不同程度的掺杂。替代地，组合物60和70可包括相对于彼此不同的半导体材料。在一些实施例中，结构64和74可包括彼此相同的组合物。举例来说，组合物60和70均可包括重掺杂硅。重掺杂硅可包括例如一或多个n型掺杂剂(例如，磷、砷等中的一或多个)。
80.在组合物60与70彼此相同的实施例中，可检测到的边界72可对应于组合物60与70之间的可检测到的缝隙，其由组合物60和70相对于彼此依序形成而产生。缝隙可以是其中晶粒边界在定向、大小等方面发生改变的区；其中空隙或其它微小缺陷出现的区等。在一些实施例中，组合物60和70可分别称为第一和第二导电材料，且这些第一和第二导电材料可具有彼此基本上相同的组合物。术语“基本上相同”意指在制造和测量的合理容差内相同。
81.在一些实施例中，可将导电结构64和74视为一起形成层压体76。层压体76的区78
在狭缝54之间延伸。
82.在一些实施例中，导电结构64和74可并入到存储器装置的导电源极结构80中。导电源极结构包含导电结构64和70，以及导电阔区20。在图14a和14b的所说明的实施例中，导电源极结构80还包含层12的材料22。在其它实施例中，可省略层12。另外，如果层28的材料30为导电的，那么导电源极结构80可包含这类材料。在其它实施例中，可省略层28或层28可为绝缘的。
83.在所说明的实施例中，导电材料60和70直接抵靠沟道材料柱52的表面59。在一些实施例中，导电材料60和70可包括导电掺杂半导体材料。掺杂剂可从材料60和70向外扩散到沟道材料(半导体材料)46中，以形成半导体材料46的重掺杂下部部分。半导体材料46的重掺杂下部部分的上部边界可沿着层级38中的一个，其中这些上部边界示意性地说明为图14a和14b的横截面图内的位置79。从掺杂材料60和70到半导体材料46中的向外扩散可利用任何合适的处理来实现，所述合适的处理包含例如合适的热处理。
84.参考图15到15b，去除保护材料56(图14a到14b)。另外，去除第一层级34的材料38(图14a和14b)以保留沿着第一层级34的空隙82。可用流动到狭缝54中的一或多个蚀刻剂来去除材料38。举例来说，在一些实施例中，材料38可包括氮化硅，且可用流动到狭缝54中的磷酸来去除。
85.参考图16到16b，介电阻隔材料84和导电材料86形成在空隙82(图15a和15b)内。
86.介电阻隔材料84可包括任何合适的组合物，且在一些实施例中可包括一或多个高k材料。术语“高k”意指大于二氧化硅的介电常数(即，大于约3.9)的介电常数。实例高k材料包含氧化铝、氧化铪、氧化锆等。
87.导电材料86可包括任何合适的组合物；且在一些实施例中可包括至少部分地由氮化钛包围的钨芯。导电材料86可称为第三导电材料，以将其与用图11到14的处理形成的第一导电材料60和第二导电材料70区分开。
88.在一些实施例中，可将导电材料86视为至少部分地填充空隙82(图15a和15b)。在一些实施例中，可将导电材料86视为替换牺牲材料38(图14a和14b)中的至少一些。
89.可将图16到16b的堆叠32视为包括导电第一层级34，其沿着竖直方向(所说明的z轴方向)与绝缘第二层级36交替。在所说明的实施例中，可将介电阻隔材料84的一些区视为与层级36相关联，且可将其它区视为与层级34相关联。替代地，尽管材料84自身并不导电，但可将整个介电阻隔材料84视为与导电层级34相关联。
90.在材料84和86形成在空隙82内之后，可用一或多个材料填充狭缝54以在狭缝内形成板条88。在所说明的实施例中，板条88包括绝缘材料90。绝缘材料90可包括任何合适的组合物，且在一些实施例中可包括二氧化硅、主要由二氧化硅组成或由二氧化硅组成。虽然板条88示出为包括单个均质材料，但在其它实施例中，板条可包括两个或更多个不同材料的层压体。举例来说，板条88可包括横向包夹在一对绝缘材料(例如，包括二氧化硅的材料)之间的导电材料(例如，导电掺杂硅)。
91.可将图16到16b的组件10视为配置为包括存储器单元92和选择装置(例如，源极侧选择装置、sgs装置)94的存储器装置。导电层级34的最下部标注为34a，且通过到沟道材料柱的下部部分中的向外扩散(上文参考图14到14b所描述)而形成的掺杂区的顶部79延伸到导电层级34a。导电层级34a包括sgs装置94。在所示出的实施例中，沟道材料46内的掺杂剂
跨层级34a部分地延伸，以实现sgs装置的非漏“关”特性与sgs装置的漏gidl特性之间的所需平衡。虽然示出导电层级34中的仅一个并入到源极侧选择装置中，但在其它实施例中，多个导电层级可并入到源极侧选择装置中。导电层级可彼此电耦合(联合在一起)，以一起并入到长沟道源极侧选择装置中。如果导电层级中的多个并入到源极侧选择装置中，那么向外扩散的掺杂剂可跨并入到源极侧选择装置中的导电层级34中的两个或更多个向上延伸。
92.存储器单元92(例如，nand存储器单元)竖直堆叠在一起。存储器单元92沿着第一层级(导电层级)34。存储器单元中的每一个包括半导体材料(沟道材料)46的区，且包括导电层级34的区(控制栅极区)。可将未由存储器单元92包括的导电层级的区视为字线区(或布线区)，其将控制栅极区与驱动电路和/或与其它合适的电路耦合。存储器单元92还包括区50内的单元材料(例如，隧穿材料、电荷存储材料和电荷阻挡材料)。
93.在一些实施例中，与存储器单元92相关联导电层级34可称为字线/控制栅极层级(或存储器单元层级)，因为其包含与nand串的竖直堆叠存储器单元相关联的字线和控制栅极。nand串可包括任何合适数目的存储器单元层级。举例来说，nand串可具有8个存储器单元层级、16个存储器单元层级、32个存储器单元层级、64个存储器单元层级、512个存储器单元层级、1024个存储器单元层级等。
94.导电材料20、60和70一起形成存储器装置的源极结构80。这些源极结构可进一步包含层12和28中的一个或两个。源极结构可类似于“背景技术”章节中描述的源极结构216。源极结构示出为与控制电路(例如，cmos)耦合。控制电路可在源极结构80(例如，可与上文参考图5所描述的基底相关联)下方或可处于任何其它合适的位置中。
95.在一些实施例中，可将沟道材料柱52视为表示跨存储器装置10延伸的大量基本上一致的沟道材料柱；其中术语“基本上一致”意指在制造和测量的合理容差内一致。图16的俯视图示出布置在矩阵内的柱56(其中柱56在所说明的实施例中为六方封装的)，且示出沿着沟道材料柱的矩阵的外边缘延伸的狭缝54。在一些实施例中，狭缝54可定义块区(存储器块区)96，其中这类块区处于板条88之间。因此，可将存储器单元92视为处于由狭缝54定义的块区96内。块区96可类似于上文在本公开的“背景技术”章节中描述的块(或子块)。
96.图16a示出导电结构64和74具有彼此大致相同的横向宽度的实施例。在其它实施例中，结构64和74可具有相对于彼此不同的横向宽度。举例来说，可利用上文参考图5a-1所描述的组件而非图5a的组件来产生结构64和74。图16a-1示出类似于图16a的组件的组件10，但其中结构64和74具有相对于彼此不同的横向宽度。可通过针对本文中所描述的处理利用图5a-1的组件替代图5a的组件来形成图16a-1的组件。
97.本文中所描述的处理的优势在于在层压结构76(即，导电结构64和74的层压体)的制造期间良好地支撑堆叠32的重量。具体地说，由于一次一个地替换牺牲结构16和18(图5a)以形成层压结构76，堆叠32在形成层压结构76的整个过程期间具有显著支撑。常规过程可形成类似于层压结构的均质材料，其中这类均质材料在单个制造步骤中形成。这些常规过程遇到的困难是堆叠32可能在过程的一或多个阶段处仅由单元材料柱44支撑，且这可能并不足以避免堆叠32的区的屈曲、弯曲和/或甚至收缩。
98.虽然本文中所描述的实施例利用两个不同牺牲材料(24和26)的依序替换来形成具有呈交替(重复)布置的两个不同导电结构(64和74)的层压结构76，但应理解，在其它实施例中，可依序替换多于两个不同牺牲材料。用这类其它实施例形成的层压结构(类似于结
构76)可包括呈交替(重复)布置的两个不同导电结构，或可包括呈布置(例如，重复布置)的多于两个不同导电结构。
99.上文所论述的组件和结构可以在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；且可并入到电子系统中。这类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
100.除非另外指定，否则本文中所描述的各种材料、物质、组合物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。
101.术语“介电”及“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本公开中被视为同义的。术语“介电”在一些情况下和术语“绝缘”(或“电绝缘”)在其它情况下可用于在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
102.术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义。在一些情况下利用一个术语且在其它情况下利用另一术语可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础。
103.图中各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所示定向旋转。本文中所提供的描述和所附权利要求书涉及在各种特征之间具有所描述关系的任何结构，无关于结构是处于图的特定定向还是相对于这类定向旋转。
104.除非另外规定，否则附图说明的横截面图仅示出横截面的平面内的特征，且不示出横截面的平面后面的材料，以便简化图式。
105.当结构被称为“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中间结构。相反地，当结构被称为“直接在另一结构上”、“与另一结构直接相邻”或“直接抵靠另一结构”时，不存在中间结构。术语“正下方”、“正上方”等不指示直接物理接触(除非另外明确地陈述)，而是替代地指示直立对准。
106.结构(例如层、材料等)可称为“竖直地延伸”，以指示结构通常从底层基底(例如衬底)向上延伸。竖直延伸的结构可以或可以不相对于基底的上部表面基本上正交延伸。
107.一些实施例包含一种形成集成组件的方法。在导电结构上方形成第一和第二牺牲材料的交替条带。在交替条带上方形成交替的第一层级和绝缘第二层级的堆叠。所述第一层级包含第一材料且所述第二层级包含绝缘第二材料。使单元材料开口形成为延伸穿过堆叠且穿过条带中的至少一些。在单元材料开口内形成单元材料柱。使狭缝形成为延伸穿过堆叠且穿过条带。条带沿着第一方向延伸，且狭缝沿着与第一方向交叉的第二方向延伸。用第一导电材料替换所述第一牺牲材料，且接着用第二导电材料替换所述第二牺牲材料。用第三导电材料替换堆叠的第一材料中的至少一些，由此使堆叠形成为具有与绝缘第二层级交替的导电第一层级。
108.一些实施例包含一种集成组件，其具有导电阔区且具有导电阔区上方的交替的第一和第二条带。第一和第二条带沿着第一方向延伸。第一与第二条带之间的界面为可检测
到的边界区。具有与绝缘第二层级交替的导电第一层级的堆叠处于条带上方。单元材料柱穿过堆叠且穿过条带延伸到导电阔区。存储器单元沿着导电第一层级且包含单元材料柱的区。
109.一些实施例包含一种集成组件，其具有处于一对板条之间的存储器块区。板条沿着第一方向延伸。导电阔区处于板条下方且直接抵靠板条的下部区。层压体处于导电阔区上方且处于板条之间。层压体包括交替的第一和第二结构。第一和第二结构沿着与第一方向基本上正交的第二方向延伸。第一与第二结构之间的界面为可检测到的边界区。堆叠处于层压体上方且包括与绝缘第二层级交替的导电第一层级。单元材料柱穿过堆叠且穿过层压体延伸到导电阔区。存储器单元沿着导电第一层级且包括单元材料柱的区。
110.根据规定，已经就结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所示出和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。