半导体器件的制作方法

1.本技术涉及半导体制作技术领域，尤其是涉及一种半导体器件。


背景技术：

2.随着集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因元器件的高密度、小尺寸引发的各种效应对半导体器件的制造工艺过程影响也日益突出，常需要针对小尺寸元器件进行新的工艺改进。
3.金属氧化物半导体晶体管(即mos晶体管)是集成电路中一种重要的基本元器件，其主要由半导体衬底、第一层多晶硅、第二层多晶硅、第一层多晶硅的侧壁间隔层、源/漏掺杂区和隔离区组成。现有技术中，mos器件中的多个mos单元均位于同一平面，可靠性差。


技术实现要素：

4.有鉴于此，本实用新型提供了一种半导体器件，不仅可以大幅度减小占用面积，还可以解决传统平面双mos管电流路径90
°
转角导致的电流密度不均匀等问题，并且制作成本低，可靠性高。
5.为了实现上述目的，本技术提供如下技术方案：
6.一种半导体器件，所述半导体器件包括：
7.相对固定的第一mos单元以及第二mos单元；
8.所述第一mos单元朝向所述第二mos单元的一侧具有第一漏极，背离所述第二mos单元的一侧具有第一栅极和第一源极；
9.所述第二mos单元朝向所述第一mos单元的一侧具有第二漏极，背离所述第一mos单元的一侧具有第二栅极和第二源极；
10.其中，所述第一漏极与所述第二漏极相对连接固定。
11.优选的，在上述的半导体器件中，所述第一漏极与所述第二漏极均为金属；
12.所述第一漏极与所述第二漏极通过共晶键合固定或是回流焊键合固定。
13.优选的，在上述的半导体器件中，所述第一mos单元包括：第一半导体衬底；位于所述第一半导体衬底一侧的所述第一漏极；位于所述第一半导体衬底另一侧的第一外延层；位于所述第一外延层背离所述第一半导体衬底一侧表面内的所述第一栅极以及所述第一源极；
14.所述第二mos单元包括：第二半导体衬底；位于所述第二半导体衬底一侧的所述第二漏极；位于所述第二半导体衬底另一侧的第二外延层；位于所述第二外延层背离所述第二半导体衬底一侧表面内的所述第二栅极以及所述第二源极。
15.优选的，在上述的半导体器件中，所述第一mos单元为nmos，所述第一半导体衬底与所述第一外延层均为n型掺杂；
16.或，所述第一mos单元为pmos，所述第一半导体衬底与所述第一外延层均为p型掺杂。
17.优选的，在上述的半导体器件中，所述第二mos单元为nmos，所述第二半导体衬底与所述第二外延层均为n型掺杂；
18.或，所述第二mos单元为pmos，所述第二半导体衬底与所述第二外延层均为p型掺杂。
19.优选的，在上述的半导体器件中，所述第一栅极具有两个第一子栅极；所述第一外延层背离所述第一半导体衬底的表面具有两个第一沟槽；所述第一沟槽内分别设置有一个所述第一子栅极，所述第一子栅极与所述第一沟槽之间具有第一栅介质层；两个所述第一沟槽之间具有第一盲孔，所述第一源极位于所述第一盲孔内；
20.所述第二栅极具有两个第二子栅极；所述第二外延层背离所述第二半导体衬底的表面具有两个第二沟槽；所述第二沟槽内分别设置有一个所述第二子栅极，所述第二子栅极与所述第二沟槽之间具有第二栅介质层；两个所述第二沟槽之间具有第二盲孔，所述第二源极位于所述第二盲孔内。
21.优选的，在上述的半导体器件中，两个所述第一子栅极对称的设置在所述第一源极两侧；
22.两个所述第二子栅极对称的设置在所述第二源极两侧。
23.通过上述描述可知，本实用新型技术方案提供的半导体器件中，通过设计3d双mos堆叠结构，将第一mos单元和第二mos单元相对连接固定，并通过共晶键合或回流焊键合等方式将第一漏极和第二漏极相对连接固定，使得双mos漏端电流路径相互垂直。相对于现有技术，本实用新型技术方案不仅可以大幅度减小占用面积，还可以解决传统平面双mos管电流路径90
°
转角导致的电流密度不均匀等问题，并且制作成本低，可靠性高。
附图说明
24.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
25.本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的技术内容得能涵盖的范围内。
26.图1为一种平面双mos管的切面图；
27.图2为图1所示双mos管的等效电路图；
28.图3为本实用新型实施例提供的一种半导体器件的结构示意图；
29.图4本实用新型实施例提供的一种半导体器件的制作方法流程图；
30.图5-图8为本实用新型实施例提供的一种形成第一mos单元的工艺流程图；
31.图9-图12为本实用新型实施例提供的一种形成第二mos单元的工艺流程图；
32.图13为本实用新型实施例提供的第一晶圆和第二晶圆连接固定后的切面图。
具体实施方式
33.下面将结合本技术实施例中的附图，对本技术中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
34.共晶技术是指一定成分的合金液体在共晶反应温度下，冷却、凝固、结晶为两种或更多致密晶体混合物。简单二元系合金可用通式la β表示。偏离共晶成分的合金组织为亚共晶或过共晶。共晶采取互激生核，先从液体中析出树枝状的先共晶组织，然后在枝晶间的液体凝固成共晶组织，通过分枝搭桥交替生长，形成层片状；由短程分离扩散、长大，典型共晶组织为层片状或棒状；添生组织形态为条带状、点状或螺旋状；非典型共晶为两项独立生核界面结枃与生长方式有关，有初生相容易产生离异共晶，即共晶中一相弧立地长在初生相周围，共晶合金熔点低，易于流动、铸造；压力加工和焊接性能较差，切削性能好。
35.回流焊工艺流程是，当印刷好锡膏贴片好元件的线路板进入回流焊炉膛内，线路板由回流焊导轨运输链条带动依次经过回流焊的预热区、保温区、焊接区、冷却区，在经过回流焊这四个温区的温度变化后完成了线路板的回流焊焊接流程。
36.目前市场上双mos管设计尚未发现有“背靠背”3d结构做法，同一mos器件中多个mos单元均位于同一平面，可靠性较差。
37.目前技术普遍使用图1所示平面双mos管，图1为一种平面双mos管的切面图。如图1所示，该平面双mos管包括第一mos单元m1以及第二mos单元m2，所述第一mos单元m1和所述第二mos单元m2位于同一平面。
38.所述第一mos单元m1包括第一半导体衬底01，位于第一半导体衬底01一侧的第一漏极02，位于第一半导体衬底01另一侧的第一外延层09，该第一外延层09背离第一半导体衬底01的一侧表面内具有第一栅极03以及第一源极04，其中所述第一栅极03具有两个第一子栅极，所述第一源极04位于两个第一子栅极之间。
39.所述第二mos单元m2包括第二半导体衬底05，位于第二半导体衬底05一侧的第二漏极06，位于第二半导体衬底05另一侧的第二外延层00，该第二外延层00背离第二半导体衬底05的一侧表面内具有第二栅极07以及第二源极08，其中所述第二栅极07具有两个第二子栅极，所述第二源极08位于两个第二子栅极之间。
40.其中，所述第一漏极02与所述第二漏极06为一体结构，为同一金属层的不同部分；第一半导体衬底01和第二半导体衬底05为一体结构，为同一半导体衬底的不同部分；第一外延层09和第二外延层00为一体结构，为同一外延层的不同部分，基于两个mos单元的类型，进行对应的离子掺杂。图1中所示箭头为电流走向。
41.图1所示方式中，第二mos单元m2漏端电流往第一mos单元m1漏端流动过程中经由外延层的等效电阻、衬底的等效电阻和背面漏极金属的等效电阻三者并联抵达第一mos单元m1漏极完成前半程路径，此时由于三个电阻率分布的差异性造成阻值差异引发电流分布的不均匀。当电流抵达第一mos单元m1区域后与前半程电流效果相逆，总漏端电流按路径最短原则在第一mos单元m1的各元胞沟道和源极进行再分布。整个过程电流将经历前后两个半程90
°
的转折和因为并联电阻差异造成的电流密度不均匀，积累效果体现在导通电阻rdson变大，偏离理论值，同时也会伴随局部电流集中，引发局部热量集中导致的一系列可
靠性问题，使可靠性能下降。
42.如图2所示，图2为图1所示双mos管的等效电路图，图2中s1是第一源极，s2是第二源极，g1是第一栅极，g2是第二栅极，rg是栅极驱动电阻，表示集成连接在mos管栅极的电阻，多个二极管是mos管中的等效二极管，第一mos单元m1和第二mos单元m2的漏极连接区域即图2中虚线圆所示区域，该区域电流路径效率较低，存在上述电流转折、等效电阻的电阻率分布差异以及电流局部集中这些问题。
43.因此，为了解决上述问题，本实用新型提供了一种半导体器件及其制作方法，所述半导体器件包括：
44.相对固定的第一mos单元以及第二mos单元；
45.所述第一mos单元朝向所述第二mos单元的一侧具有第一漏极，背离所述第二mos单元的一侧具有第一栅极和第一源极；
46.所述第二mos单元朝向所述第一mos单元的一侧具有第二漏极，背离所述第一mos单元的一侧具有第二栅极和第二源极；
47.其中，所述第一漏极与所述第二漏极相对连接固定。
48.通过上述描述可知，本实用新型技术方案提供的半导体器件及其制作方法中，通过设计3d双mos堆叠结构，将第一mos单元和第二mos单元相对连接固定，并通过共晶键合或回流焊键合等方式将第一漏极和第二漏极相对连接固定，使得双mos漏端电流路径相互垂直。相对于现有技术，本实用新型技术方案不仅可以大幅度减小占用面积，还可以解决传统平面双mos管电流路径90
°
转角导致的电流密度不均匀等问题，并且制作成本低，可靠性高。
49.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。
50.参考图3，图3为本实用新型实施例提供的一种半导体器件的结构示意图，如图3所示，所述半导体器件包括：
51.相对固定的第一mos单元10以及第二mos单元20；
52.所述第一mos单元10朝向所述第二mos单元20的一侧具有第一漏极11，背离所述第二mos单元20的一侧具有第一栅极12和第一源极13；
53.所述第二mos单元20朝向所述第一mos单元10的一侧具有第二漏极21，背离所述第一mos单元10的一侧具有第二栅极22和第二源极23；
54.其中，所述第一漏极11与所述第二漏极21相对连接固定。
55.本实用新型实施例中，所述第一漏极11与所述第二漏极21均为金属；所述第一漏极11与所述第二漏极21可以通过共晶键合固定、或是回流焊键合固定、或是导电胶连接固定。
56.如图3所示，所述第一mos单元10包括：第一半导体衬底14；位于所述第一半导体衬底14一侧的所述第一漏极11；位于所述第一半导体衬底14另一侧的第一外延层15；位于所述第一外延层15背离所述第一半导体衬底14一侧表面内的所述第一栅极12以及所述第一源极13。
57.其中，所述第一栅极12具有两个第一子栅极；所述第一外延层15背离所述第一半导体衬底14的表面具有两个第一沟槽；所述第一沟槽内分别设置有一个所述第一子栅极，所述第一子栅极与所述第一沟槽之间具有第一栅介质层16，所述第一子栅极填充表面覆盖
有第一栅介质层16的第一沟槽内；两个所述第一沟槽之间具有第一盲孔，所述第一源极13位于所述第一盲孔内。
58.其中，两个所述第一子栅极对称的设置在所述第一源极13两侧。可以通过离子注入工艺形成所述第一源极13。通过刻蚀工艺形成第一沟槽，在第一沟槽表面形成栅氧化层后，通过外延工艺在所述第一凹槽内形成所述第一栅极12。
59.第一子栅极与第一源极13和第一漏极11可以形成mos元胞，如是可以在第一mos单元10和第二mos单元20中均形成两个相同的mos元胞，便于工艺制备以及电路互联以及驱动。
60.需要说明的是，所述第一盲孔的深度小于所述第一沟槽的深度。所述第一盲孔可以为任意形状，不限于图示中矩形，可以基于需求设定。
61.本实用新型实施例中，所述第一mos单元10可以为nmos，所述第一半导体衬底14与所述第一外延层15均为n型掺杂；或，所述第一mos单元10可以为pmos，所述第一半导体衬底14与所述第一外延层15均为p型掺杂。
62.如图3所示，所述第二mos单元20包括：第二半导体衬底24；位于所述第二半导体衬底24一侧的所述第二漏极21；位于所述第二半导体衬底24另一侧的第二外延层25；位于所述第二外延层25背离所述第二半导体衬底24一侧表面内的所述第二栅极22以及所述第二源极23。
63.其中，所述第二栅极22具有两个第二子栅极；所述第二外延层25背离所述第二半导体衬底24的表面具有两个第二沟槽；所述第二沟槽内分别设置有一个所述第二子栅极，所述第二子栅极与所述第二沟槽之间具有第二栅介质层26，所述第二子栅极填充表面覆盖有第二栅介质层26的第二沟槽内；两个所述第二沟槽之间具有第二盲孔，所述第二源极23位于所述第二盲孔内。
64.其中，两个所述第二子栅极对称的设置在所述第二源极23两侧。可以通过离子注入工艺形成所述第二源极23。通过刻蚀工艺形成第二沟槽，在第二沟槽表面形成栅氧化层后，通过外延工艺在所述第二凹槽内形成所述第二栅极22。
65.需要说明的是，所述第二盲孔的深度小于所述第二沟槽的深度。所述第二盲孔可以为任意形状，不限于图示中矩形，可以基于需求设定。
66.本实用新型实施例中，所述第二mos单元20可以为nmos，所述第二半导体衬底24与所述第二外延层25均为n型掺杂；或，所述第二mos单元20可以为pmos，所述第二半导体衬底24与所述第二外延层25均为p型掺杂。
67.本技术具有3d双mos管的半导体器件的等效电路图同样如图2所示，本方案半导体器件的等效电路图相对于现有结构不变，虚线圆位置的电流路径变短，阻抗减小，可以提高电流均匀性以及增大电流。
68.本实用新型实施例中，半导体器件具有两个三维堆叠的mos单元，将第一mos单元10和第二mos单元20相对连接固定，并通过共晶键合或回流焊键合等方式将第一mos单元10的漏极和第二mos单元20的漏极相对连接固定，使得双mos漏端电流路径相互垂直。相对于现有技术，不仅可以大幅度减小占用面积，还可以解决传统平面双mos管电流路径90
°
转角导致的电流密度不均匀等问题，并且制作成本低，可靠性高。
69.经过本实用新型，可以实现三维堆叠的双mos单元体内电流不再经过两个90
°
的变
相，电流直接竖直向下传输，传统平面双mos单元中电流转折、等效电阻的电阻率分布差异以及电流局部集中这些问题得到解决，同时占用面积可以大幅度下降，在应用时占用的面积也可以受益。
70.基于上述实施例，本实用新型另一实施例还提供了一种如上述实施例所述半导体器件的制作方法，如图3和图4所示，图4为本实用新型实施例提供的一种半导体器件的制作方法流程图，所述制作方法包括：
71.步骤s11：在第一晶圆上形成多个第一mos单元10，在第二晶圆上形成多个第二mos单元20；
72.步骤s12：将所述第一晶圆与所述第二晶圆相对连接固定；所述第一mos单元10与所述第二mos单元20一一相对连接固定；
73.步骤s13：对两晶圆进行划片分割，形成多个所述半导体器件，如图3所示，所述半导体器件包括相对连接固定的所述第一mos单元10和所述第二mos单元20；
74.其中，所述第一mos单元10朝向所述第二mos单元20的一侧具有第一漏极11，背离所述第二mos单元20的一侧具有第一栅极12和第一源极13；所述第二mos单元20朝向所述第一mos单元10的一侧具有第二漏极21，背离所述第一mos单元10的一侧具有第二栅极22和第二源极23；所述第一漏极11与所述第二漏极21相对连接固定。
75.其中，所述第一漏极11与所述第二漏极21均为金属；所述第一漏极11与所述第二漏极21可以通过共晶键合固定、或是回流焊键合固定、或是导电胶连接固定。
76.在步骤s11中，在第一晶圆上形成多个第一mos单元10的方法如图5-8所示，图5-图8为本实用新型实施例提供的一种形成第一mos单元的工艺流程图，包括：
77.首先，如图5和图6所示，图5为本实用新型实施例提供的第一晶圆的俯视图，图6为图5所示第一晶圆在pp’方向上的切面图，提供第一晶圆30，所述第一晶圆30包括：第一半导体衬底14以及位于所述第一半导体衬底14表面的第一外延层15；所述第一外延层15具有多个与所述第一mos单元10一一对应的第一器件区10’。
78.然后，如图7所示，在所述第一器件区10’内形成所述第一源极13和所述第一栅极12；
79.最后，如图8所示，对所述第一半导体衬底14背离所述第一外延层15的表面进行减薄后，在该表面形成第一金属层，所述第一金属层包括多个与所述第一mos单元10一一对应的所述第一漏极11。
80.在步骤s11中，在第二晶圆上形成多个第二mos单元20的方法如图9-12所示，图9-图12为本实用新型实施例提供的一种形成第二mos单元的工艺流程图，包括：
81.首先，如图9和图10所示，图9为本实用新型实施例提供的第二晶圆的俯视图，图10为图9所示第二晶圆在nn’方向上的切面图，提供第二晶圆40，所述第二晶圆40包括：第二半导体衬底24以及位于所述第二半导体衬底24表面的第二外延层25；所述第二外延层25具有多个与所述第二mos单元20一一对应的第二器件区20’。
82.然后，如图11所示，在所述第二器件区20’内形成所述第二源极23和所述第二栅极22；
83.最后，如图12所示，对所述第二半导体衬底24背离所述第二外延层25的表面进行减薄后，在该表面形成第二金属层，所述第二金属层包括多个与所述第二mos单元20一一对
应的所述第二漏极21。
84.如图13所示，图13为本实用新型实施例提供的第一晶圆和第二晶圆连接固定后的切面图，将第一mos单元10和第二mos单元20背对背相对连接固定，通过共晶键合或回流焊键合等方式将第一漏极11和第二漏极21相对连接固定，并通过切割沟道a分割形成如图3所示3d双mos器件结构。该方式中，将第一晶圆和第二晶圆固定连接后，再进行分割，两个晶圆同时进行分割，仅需要一次切割工艺，即可同时分割两个晶圆，形成多个半导体器件，制作工艺简单，制作成本低。
85.本实用新型实施例中，所述第一金属层和所述第二金属层可以为整层结构，可以通过共晶键合固定或是回流焊键合固定。其他方式中，在两晶圆连接固定前，可以通过刻蚀方式将第一金属层分割为多个分离的第一漏极，将第二金属层分割为多个分离的第二漏极，然后将第一漏极和第二漏极一一对应连接固定，该方式中，分割两晶圆时，由于第一金属层和第二金属层预先分割，仅分割晶圆，无需分割金属，避免了同时分割半导体材料与金属材料时，避免了金属材料的翘曲分离问题。
86.通过上述描述可知，本实用新型技术方案提供的半导体器件的制作方法中，通过设计3d双mos堆叠结构，将第一mos单元和第二mos单元相对连接固定，并通过共晶键合或回流焊键合等方式将第一漏极和第二漏极相对连接固定，使得双mos漏端电流路径相互垂直。相对于现有技术，本实用新型技术方案不仅可以大幅度减小占用面积，还可以解决传统平面双mos管电流路径90
°
转角导致的电流密度不均匀等问题，并且制作成本低，可靠性高。
87.本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法而言，由于其与实施例公开的半导体器件相对应，所以描述的比较简单，相关之处参见半导体器件部分说明即可。
88.需要说明的是，在本技术的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
89.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
90.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。