一种运放比较器失调电压的补偿方法与流程

1.本发明涉及采样检测电路领域，具体涉及一种运放比较器失调电压的补偿方法。


背景技术：

2.常规的运放结构在运放的两个输入端都为零时，运放的输出端依然存在一定的电压值，该电压的出现是由运放本身产生的失调导致，即为失调电压，一般运放的失调电压约为
±
10mv，该失调电压的存在会导致运放相关电路的采样、检测的数据存在较大的误差，精度大幅下降。


技术实现要素：

3.鉴于背景技术的不足，本发明提供了一种运放比较器失调电压的补偿方法。本发明提供了如下技术方案：
4.一种运放比较器失调电压的补偿方法，包括以下步骤：
5.(1)时钟信号、使能信号接入数字逻辑模块；
6.(2)运放比较器的正相输入端、反相输入端电位置零；
7.(3)数字逻辑模块接收运放比较器输出的失调电压；
8.(4)数字逻辑模块向补偿模块发送控制信号；
9.(5)补偿模块接收控制信号并输出补偿电流至运放比较器；
10.(6)依次循环步骤(3)、(4)、(5)，直至失调电压在设定范围内；
11.(7)数字逻辑模块屏蔽时钟信号并停止循环，控制信号进入锁存状态，运放比较器恢复正常工作模式。
12.具体的，数字逻辑模块包括移位寄存器模块、控制信号模块，移位寄存器模块的输入端接有噪声预防模块，移位寄存器模块通过噪声预防模块防止误触发动作发生，移位寄存器模块接收时钟信号产生移位寄存信号并输出至控制信号模块，控制信号模块接收失调电压、移位寄存信号、使能信号产生控制信号，控制信号控制补偿模块产生补偿电流。
13.具体的，移位寄存器模块、控制信号模块包括d触发器，d触发器为上升沿d触发器。
14.具体的，补偿电流包括第一补偿电流、第二补偿电流，补偿模块包括a支路、b支路、第一场效应管、第二场效应管，a支路、b支路连接有恒定电流源，数字逻辑模块通过控制a支路的阻值控制第一补偿电压的大小，第一场效应管通过接收第一补偿电压产生第一补偿电流，数字逻辑模块通过控制b支路的阻值控制第二补偿电压的大小，第二场效应管通过接收第二补偿电压产生第二补偿电流。
15.具体的，运放比较器的正相输入端通过第一开关接地，运放比较器的反相输入端通过第二开关接地，运放比较器的正相输入端电位通过第一开关闭合置零，运放比较器的反相输入端电位通过第二开关闭合置零，数字逻辑模块通过打开第一开关、打开第二开关停止循环。
16.本发明与现有技术相比，具有以下有益效果：
17.1.通过利用数字逻辑模块循环调控补偿模块多次调整失调电压的值直到失调电压低于设定值，之后运放就可以进入正常工作模式，此时运放的失调电压将会降到极小，大大减小了运放相关电路的采样、检测的数据误差，精度大幅提高。
18.2.通过在数字逻辑模块中配置噪声预防模块，减少误触发动作的发生，提高了该一种运放比较器失调电压的补偿方法工作的稳定性。
附图说明
19.本发明有如下附图：
20.图1为本发明的结构示意图；
21.图2为本发明的移位寄存器模块及噪声预防模块的结构示意图；
22.图3为本发明的控制信号模块的结构示意图；
23.图4为本发明的补偿模块的结构示意图；
24.图5为本发明的运放比较器的结构示意图；
25.图6为本发明的波形图。
具体实施方式
26.下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
27.如图1-6所示，本实施方案中：
28.一种运放比较器失调电压的补偿方法，包括以下步骤：
29.(1)时钟信号、使能信号接入数字逻辑模块；
30.(2)运放比较器的正相输入端、反相输入端电位置零；
31.(3)数字逻辑模块接收运放比较器输出的失调电压；
32.(4)数字逻辑模块向补偿模块发送控制信号；
33.(5)补偿模块接收控制信号并输出补偿电流至运放比较器；
34.(6)依次循环步骤(3)、(4)、(5)，直至失调电压在设定范围内；
35.(7)数字逻辑模块屏蔽时钟信号并停止循环，控制信号进入锁存状态，运放比较器恢复正常工作模式。
36.本实施例中，失调电压设定范围为低于0.5mv。
37.数字逻辑模块包括移位寄存器模块、控制信号模块，移位寄存器模块的输入端接有噪声预防模块，移位寄存器模块通过噪声预防模块防止误触发动作发生。
38.本实施例中，噪声预防模块为d01～d03组成的模块，用于预防噪声，防止误触发动作的发生。
39.移位寄存器模块接收时钟信号产生移位寄存信号并输出至控制信号模块，控制信号模块接收失调电压、移位寄存信号、使能信号产生控制信号，控制信号控制补偿模块产生补偿电流。
40.移位寄存器模块、控制信号模块包括d触发器，d触发器为上升沿d触发器。
41.本实施例中，移位寄存器模块是由d11～d16共计六个d触发器组成的六位右移移位寄存器电路，该d触发器为上升沿触发，产生移位寄存信号，最高位的d触发器d16的q端连接有非门，非门连接有运放比较器输入端的开关s1，开关s1闭合时运放比较器的正相输入
端及反相输入端接地。控制信号模块由da1～da5五个d触发器及db1～db5五个d触发器组成，d触发器db1～db5的d端都与运放比较器的输出端相接。控制信号模块用于产生控制信号a1、a2、a3、a4、a5、b1、b2、b3、b4、b5。
42.补偿电流包括第一补偿电流、第二补偿电流，补偿模块包括a支路、b支路、第一场效应管、第二场效应管，a支路、b支路连接有恒定电流源，数字逻辑模块通过控制a支路的阻值控制第一补偿电压的大小，第一场效应管通过接收第一补偿电压产生第一补偿电流，数字逻辑模块通过控制b支路的阻值控制第二补偿电压的大小，第二场效应管通过接收第二补偿电压产生第二补偿电流。
43.本实施例中，a支路中分压电阻共有五个且阻值分别为8r、4r、2r、1r、0.5r，该五个分压电阻各自并联有一个控制信号开关，8r电阻并联的控制信号开关由控制信号a1控制，4r电阻并联的控制信号开关由控制信号a2控制，2r电阻并联的控制信号开关由控制信号a3控制，1r电阻并联的控制信号开关由控制信号a4控制，0.5r电阻并联的控制信号开关由控制信号a5控制。
44.b支路中分压电阻共有五个且阻值分别为8r、4r、2r、1r、0.5r，该五个分压电阻各自并联有一个控制信号开关，8r电阻并联的控制信号开关由控制信号b1控制，4r电阻并联的控制信号开关由控制信号b2控制，2r电阻并联的控制信号开关由控制信号b3控制，1r电阻并联的控制信号开关由控制信号b4控制，0.5r电阻并联的控制信号开关由控制信号b5控制。
45.如图1所述，图中补偿模块通过偏置模块获取恒定电流，偏置模块为多个恒定电流源。偏置模块产生偏置信号。
46.数据逻辑模块通过控制信号a1、a2、a3、a4、a5控制补偿模块的a支路的阻值，在偏置模块的恒定电流源的配合下产生不同的电压va，va通过作用于第一场效应管的栅极，使第一场效应管的漏极产生不同的补偿电流ia；数据逻辑模块通过控制信号b1、b2、b3、b4、b5控制补偿模块的b支路的阻值，在偏置模块的恒定电流源的配合下产生不同的电压vb，vb通过作用于第二场效应管的栅极，使第二场效应管的漏极产生不同的补偿电流ib。
47.运放比较器的正相输入端通过第一开关接地，运放比较器的反相输入端通过第二开关接地，运放比较器的正相输入端电位通过第一开关闭合置零，运放比较器的反相输入端电位通过第二开关闭合置零，数字逻辑模块通过打开第一开关、打开第二开关停止循环。
48.运放比较器输出端配置施密特电路，施密特电路用于避免噪声误触发电路。
49.本发明的具体工作原理及使用流程：
50.该一种运放比较器失调电压的补偿方法，电路初始状态已知电路初始态时：en1＝0，s1＝1，q03＝0，q11～q16＝0，vo＝1，a1＝b1＝1，a2～a5＝0，b2～b5＝0；
51.根据图4，已知va》vb时，产生负失调补偿信号，va《vb时产生正失调补偿信号；此时已知a支路和b支路的补偿比例如下，8r
×
i＝8mv，4r
×
i＝4mv，2r
×
i＝2mv，1r
×
i＝1mv，0.5r
×
i＝0.5mv；当使能信号en1为1时，根据图2，得到en1＝1，d01～d03工作，经2个上升沿时钟信号，q03＝1，此时移位寄存器模块的d11～d16工作；已知s1＝1，图1中的s1开关闭合，运放比较器的正相输入端和反相输入端被短接到gnd既为零电位；如图6所示，由于此时电路本身为9mv正失调，得到vo＝1，vo的信号传输到如图3所示的数字逻辑模块的控制信号模块；
52.当第一个有效时钟产生时，如图2所示的移位寄存器模块，q11＝1，q11信号传输到图3中的da1和db1的cp信号口，此时结合vo＝1信号，得到a1＝1，b1＝0，得到va比vb小8mv，总的失调补偿为8mv，通过ia和ib传输到运放比较器中，进行补偿，此时如图6所示,vo＝1，说明正失调电压大于8mv；
53.进入第二个有效时钟，如图2所示的移位寄存器模块，q12＝1，q12信号传输到图3中的da2和db2的cp信号口，结合vo＝1的反馈信号，得到a2＝1，b2＝0，得到va比vb小4mv，总的失调补偿为12mv，通过ia和ib传输到运放比较器模块中，进行补偿，此时参考图6，vo＝0，说明正失调电压小于12mv；
54.进入第三个有效时钟，如图2所示的移位寄存器模块，q13＝1，q13信号传输到图3中的da3和db3的cp信号口，结合vo＝0的反馈信号，得到a3＝0，b3＝1，得到va比vb大2mv，总的失调补偿为10mv，通过ia和ib传输到运放比较器模块中，进行补偿，此时参考图6，vo＝0，说明正失调电压小于10mv；
55.进入第四个有效时钟，如图2所示的移位寄存器模块，q14＝1，q14信号传输到图3中的da4和db4的cp信号口，结合vo＝0的反馈信号，得到a4＝0，b4＝1，得到va比vb大1mv，总失调补偿为9mv，通过ia和ib传输到运放比较器中，进行补偿，此时参考图6，vo＝1，说明正失调电压大于9mv；
56.进入第五个有效时钟，如图2所示的移位寄存器模块，q15＝1，q15信号传输到图3中的da5和db5的cp信号口，结合vo＝1的反馈信号，得到a5＝1，b5＝0，得到va比vb小0.5mv，总失调补偿为9.5mv，通过ia和ib传输到运放比较器中，进行补偿，此时参考图6，vo＝0，说明正失调电压小于9.5mv；
57.通过以上自动补偿机制可知，失调电压vos范围：9mv《vos《9.5mv，通过补偿后，补偿了9.5mv失调电压，使电路本身的失调电压经过补偿后，失调电压低于0.5mv；
58.进入第六个有效时钟，由如图2所示的移位寄存器模块，q16＝1，此时s1＝0，cp11＝1；当s1＝0时，运放模块的正相输入端和反相输入端进入到正常工作模式中；当cp11＝1时，使移位寄存器模块的d触发器被锁定，同时第一控制信号a1、a2、a3、a4、a5及第二控制型号b1、b2、b3、b4、b5进入锁存状态，保持当前信号不变。
59.本实施例仅根据该一种运放比较器失调电压的补偿方法设计出了六个时钟内的系统运行方式并使运放比较器失调电压在
±
0.5mv范围内的实施方法，可根据该电路的工作流程，扩展六个时钟状态以外的实施方法，并使运放的失调电压控制在更大或更小的范围内。
60.上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。