可程序化存储器元件的制作方法

可程序化存储器元件
1.本发明主张2020年8月10日申请的美国正式申请案第16/989,268号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本发明中。
技术领域
2.本公开涉及一种可程序化存储器元件。尤其涉及一种单次可程序化(one-time-programmable)存储器元件。


背景技术：

3.非易失性存储器(nonvolatile memory)元件可保留数据，甚至是当其电源供应切断时。依据可程序化次数，多个所述非易失性存储器元件还可划分成多次可程序化(multi-time-programmable，mtp)存储器元件以及单次可程序化(one-time-programmable，otp)存储器元件。使用者可程序化mtp存储器元件多次，以更改储存在mtp存储器元件中的数据。另一方面，一otp存储器元件仅能可程序化一次，且储存在otp存储器元件中的数据无法更改。
4.再者，otp存储器元件可分类成一熔丝型以及一反熔丝型。熔丝型otp存储器元件在被程序化之前为短路，而在被程序化之后则为开路。反之，反熔丝型otp存储器元件在被程序化之前为开路，而在被程序化之后则为短路。相较于熔丝型otp存储器元件，反熔丝型otp存储器元件能更能与互补式金属氧化物半导体(complementary metal-oxide semiconductor，cmos)的制造程序相容。尽管如此，当反熔丝otp存储器元件尺寸缩小时，反熔丝otp存储器元件的精确控制的程序化电压是具有挑战性的。
5.上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本发明的任一部分。


技术实现要素：

6.本发明的目的在于提出一种可程序化存储器元件，以解决上述至少一个问题。
7.本公开的一实施例提供一种可程序化存储器元件。该可程序化存储器元件具有一主动区，形成在一基底中，并具有一线性顶视形状；一栅极结构，设置在该基底上，并具有一线性部，该线性部与该主动区远离该主动区的二端部的一区段交叉；以及一反熔丝储存单元，使用该主动区的一部分当作一端子，且还包括一电极以及一介电层，其中该电极设置在该主动区的该部分上，并远离该栅极结构设置，以及该介电层夹置在该主动区的该部分与该电极之间。
8.在一些实施例中，该栅极结构形成呈一环形形状。
9.在一些实施例中，该主动区的多个所述端部其中之一与被该栅极结构侧向围绕的一区域重叠。
10.在一些实施例中，该主动区的该二端部为一第一端部以及一第二端部，相较于该主动区的该第二端部，该栅极结构比较靠近该主动区的该第一端部，以及相较于该主动区
的该第一端部，该反熔丝储存单元比较靠近该主动区的该第二端部。
11.在一些实施例中，该可程序化存储器元件还包括一绝缘结构，形成在该基底中，并侧向围绕该主动区。
12.在一些实施例中，该栅极结构同时与该绝缘结构以及该主动区的该区段重叠。
13.在一些实施例中，该可程序化存储器元件还包括一栅极介电层，选择地设置在该栅极结构与该主动区的该区段之间。
14.在一些实施例中，该栅极介电层的一厚度不同于该反熔丝储存单元的该介电层的一厚度。
15.在一些实施例中，该可程序化存储器元件还包括一栅极间隙子，覆盖该栅极结构的一侧壁。
16.在一些实施例中，该可程序化存储器元件还包括一接触栓塞，设置在该栅极结构上，且电性连接到该栅极结构。
17.在一些实施例中，该接触栓塞远离该主动区设置。
18.在一些实施例中，该接触栓塞的一上表面大致与该反熔丝储存单元的该电极的一上表面为共面。
19.本公开的另一实施例提供一种可程序化存储器元件。该可程序化存储器元件具有一存取晶体管，包括一主动区以及一栅极结构，该主动区形成在一基底中，该栅极结构形成在该基底上，其中该主动区具有一线性顶视形状，该栅极结构具有一第一部分以及一第二部分，该第一部分与该主动区远离该主动区的各端部的一区段交叉，以及该第二部分侧向远离该主动区设置；以及一电容器，使用该主动区的一部分当作一端子，以及还包括一电极以及一介电层，其中该电极设置在该主动区的该部分上，并远离该栅极结构设置，以及该介电层的至少一部分夹置在该电极与该主动区的该部分之间。
20.在一些实施例中，该栅极结构的该第一与第二部分相互连接。
21.在一些实施例中，该主动区的多个所述端部其中之一位于该栅极结构的该第一与第二部分之间。
22.如上所述，依据本公开的一些实施例的可程序化存储器元件包含在一反熔丝otp存储器阵列中的一存储器胞，并具有一存取晶体管以及一反熔丝储存单元，该反熔丝存取单元连接到该存取晶体管的源极端子与漏极端子其中之一。该存取晶体管具有一主动区，该主动区形成在一基底中，且该存取晶体管具有一栅极结构，该栅极结构形成在该基底上。该主动区具有一线性顶视形状，且该栅极结构具有一线性部，与该主动区的一区段交叉。该主动区的如此区段远离该主动区的两端部设置，其特别容易受到光刻及/或蚀刻不准确的影响。因此，可较佳地控制该栅极结构与该主动区的一重叠区，因此，该存取晶体管的栅极耦合面积与一临界电压受该存储器元件的制造程序的不准确的影响较小。
23.上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离随附的权利要求所界定的本公开的精神和范围。
附图说明
24.参阅实施方式与权利要求合并考虑附图时，可得以更全面了解本发明的公开内容，附图中相同的元件符号指相同的元件。
25.图1a例示本公开一些实施例的存储器元件的平面示意图。
26.图1b为沿图1的剖线a-a’的剖视示意图。
27.图2例示图1a及图1b所示的存储器元件的制备方法的流程示意图。
28.图3a到图3o例示图2所示的制备方法在不同阶段的各结构的剖视示意图。
29.图4例示本公开一些实施例的存储器元件的剖视示意图。
30.图5例示本公开一些实施例的存储器元件的平面示意图。
31.附图标记如下：
32.10:存储器元件
33.10a:存储器元件
34.10b:存储器元件
35.100:基底
36.102:绝缘结构
37.104:通道区
38.106:栅极介电层
39.106’:介电材料
40.108:栅极结构
41.108’:栅极结构
42.110:掺杂区
43.112:掺杂区
44.114:接触栓塞
45.116:介电层
46.116’:介电层
47.118:电极
48.120:隔离层
49.122:隔离层
50.aa:主动区
51.af:反熔丝储存单元
52.af’:反熔丝储存单元
53.cl:接触层
54.cl’:接触材料层
55.cm:导电材料
56.e:端部
57.e1:端部
58.e2:端部
59.ge:栅极电极
60.ge’:栅极电极层
61.gs:栅极间隙子
62.gs’:间隙子层
63.rs:凹陷
64.t:存取晶体管
65.s11:步骤
66.s13:步骤
67.s15:步骤
68.s17:步骤
69.s19:步骤
70.s21:步骤
71.s23:步骤
72.s25:步骤
73.s27:步骤
74.s29:步骤
75.s31:步骤
76.s33:步骤
77.s35:步骤
78.s37:步骤
79.s39:步骤
80.s41:步骤
81.w1:开口
82.w2:开口
具体实施方式
83.以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
84.此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
85.图1a例示本公开一些实施例的存储器元件10的平面示意图。图1b为沿图1a的剖线a-a’的剖视示意图。
86.请参考图1a及图1b，在一些实施例中，存储器元件10为在一反熔丝单次可程序化(otp)存储器阵列中的一存储器胞。在一些实施例中，存储器元件10包括一存取晶体管t以
及一反熔丝储存单元af。反熔丝储存单元af电性连接到存取晶体管t的一源极/漏极端子。当存储器元件10选择被程序化时，开启(turned on)存取晶体管t，以及跨经反熔丝储存单元af的一大偏压导致反熔丝储存单元af的介电击穿(dielectric breakdown)。据此，形成一固定导电路径以跨经反熔丝储存单元af，以及大大地降低反熔丝储存单元af的一电阻。另一方面，若是在一程序化操作期间，并未选择存储器元件10的话，则存储器元件10维持在一高电阻状态。在一读取操作期间，亦开启存取晶体管t，以及举例来说，通过一感测放大器(图未示)检测流经存取晶体管t与反熔丝储存单元af的一电流，该感测放大器连接到反熔丝otp存储器阵列。若是存储器元件10已经选择被程序化的话，则可检测到反熔丝储存单元af的一低电阻状态。反之，若是存储器元件10还未选择被程序化的话，则可识别反熔丝储存单元的一高电阻状态。
87.存取晶体管t的一主动区aa界定在一基底100中。主动区aa为一井区，而井区包含存取晶体管t的源极区、漏极区以及通道区，而源极区与漏极区其中之一(例如在下列段落中描述的掺杂区110、112)亦当成反熔丝储存单元af的一端子的功能。基底100可为一半导体晶片或一绝缘体上覆半导体(coi)晶片。举例来说，半导体晶片或soi晶片的一半导体材料可包括一元素半导体(例如si、ge或类似物)、一化合物半导体(例如iii-v族化合物半导体、sic或类似物)、一半导体合金(例如sige或iii-v族半导体合金)或其组合。在一些实施例中，基底100掺杂有一第一导电类型或一第二导电类型，而第二导电类型与第一导电类型互补。举例来说，第一导电类型可为n型，以及第二导电类型可为p型，依此类推。
88.主动区aa可通过一绝缘结构102而界定在基底100中。为了更具体，多个主动区aa可被绝缘结构102侧向围绕。在一些实施例中，如图1b所示，绝缘结构102为一浅沟隔离结构。在如此的实施例中，绝缘结构102从基底100的一上表面延伸进入基底100至一深度。绝缘结构102的此深度可大于主动区aa的一深度。或者是，绝缘结构102的深度可小于或等于主动区aa的深度。绝缘结构102由一隔离材料所制，例如氧化硅、氮化硅、氮氧化硅或其组合。
89.存取晶体管t可包括一通道区104、一栅极介电层106、一栅极结构108以及掺杂区110、112。栅极结构108可当作存取晶体管t的一栅极端子的功能，以及多个所述掺杂区110、112可当成存取晶体管t的源极与漏极端子的功能。再者，通道区104与多个所述掺杂区110、112形成在主动区aa的一浅部(shallow part)中。通道区104与多个所述掺杂区110、112分别从基底100的上表面延伸进入基底100至一深度，该深度小于主动区aa的深度，且通道区104位于多个所述掺杂区110、112之间。再者，通道区104同时与栅极介电层106以及栅极结构108重叠，且栅极介电层106设置在通道区104与栅极结构108之间。在一些实施例中，通道区104的一导电类型与掺杂区110、112的一导电类为互补。举例来说，若是存取晶体管t为一n型晶体管的话，则通道区104的导电类型可为p型，同时掺杂区110、112的导电类型可为n型。或者是，若是存取晶体管t为一p型晶体管的话，通道区104的导电类型可为n型，同时掺杂区110、112的导电类型可为p型。此外，主动区aa的一导电类型可相同于通道区104的导电类型，除了主动区aa的一掺杂浓度可低于通道区104的一掺杂浓度。在一些实施例中，栅极介电层106的一材料可包括氧化硅或一高介电常数(high-k)介电材料(例如具有大于4的介电常数的一介电材料)。
90.在一些实施例中，栅极结构108包括一栅极电极ge以及至少一接触层cl，接触层cl
设置在栅极电极ge上。举例来说，如图1b所示，二接触层cl堆叠在栅极电极ge上。栅极电极ge与多个所述接触层cl分别由一导电材料所制。在一些实施例中，用于形成栅极电极ge与多个所述接触层cl的导电材料相互不同。举例来说，栅极电极ge可由多晶硅所制，较下面的接触层cl可由氮化钛所制，以及较上面的接触层cl可由钨所制。再者，栅极电极ge可具有一厚度，更加较大于多个所述接触层cl的各厚度。此外，多个所述接触层cl的各厚度可相互不同。举例来说，较下面的接触层cl的厚度可小于较上面的接触层cl的厚度。再者，在一些实施例中，存取晶体管t还包括一栅极间隙子gs。栅极间隙子gs覆盖栅极介电层106与栅极结构108的各侧壁，并可由一隔离材料(例如氧化硅、氮化硅、氮氧化硅、类似物或其组合)所制。在栅极结构108包括设置在栅极电极ge上的多个所述接触层cl的那些实施例中，多个所述接触层cl的一最上表面可稍微低于栅极间隙子gs的一最上端。虽然栅极间隙子gs在图1a及图1b被描述成一单一层，但是替代地，栅极间隙子gs可包括由相同或是不相同的隔离材料所制的多层。
91.如图1a所示，主动区aa具有一线性顶视形状，以及栅极结构108形成呈一环形形状。主动区aa的一线性部与栅极结构108的一线性部交叉，以及被栅极结构108的线性部所覆盖。主动区aa的如此重叠部远离主动区aa的多个端部e。在一些实施例中，主动区aa的其中一端部e(亦标示成一端部e1)与被环形形状的栅极结构108所包围的一区域重叠，同时主动区aa的另一端部e(亦标示成一端部e2)远离栅极结构108设置。通道区104位于主动区aa与栅极结构108重叠的该部分，因此未显示在图1a中。另一方面，掺杂区110、112从重叠部延伸到主动区aa的端部e1、e2。换言之，掺杂区110、112可不被栅极结构108所覆盖。在一些实施例中，相较于主动区aa的另一端部e2，主动区aa与栅极结构108重叠的该部分较接近主动区aa的端部e1。在如此的实施例中，掺杂区110、112的其中之一大于另一个。举例来说，如图1a所示，相较于主动区aa远离栅极结构108的端部e2，主动区aa与栅极结构108重叠的该部分较接近主动区aa与被栅极结构108所包围的该区域重叠的端部e1。据此，延伸到主动区aa远离栅极结构108的端部e2的掺杂区112，大于延伸到主动区aa的端部e1的掺杂区110。再者，在一些实施例中，栅极介电层106选择地形成在栅极结构108与主动区aa(如图1b所示)之间。在这些实施例中，栅极结构108的一部分通过栅极介电层106而与主动区aa分开设置，同时栅极结构108的剩余部分接触绝缘结构102而无须在其间设置一栅极介电层。
92.另参考图1a，在一些实施例中，栅极结构108形成呈接近一矩形环形形状，其可划分成四个线区段。栅极结构108的一第一线区段(例如图1a所示栅极结构108的右线区段)与主动区aa交叉。栅极结构108的一第二线区段(例如图1a所示栅极结构108的左线区段)大致平行于栅极结构108的第一线区段。栅极结构108的第三与第四线区段(例如图1a所示栅极结构108的上、下线区段)大致垂直于栅极结构108的第一与第二线区段，且在栅极结构108的第一与第二线区段之间延伸。在一些实施例中，栅极结构108的第二线区段的一宽度更加大于栅极结构108的第一、第三与第四线区段的各宽度。在这些实施例中，被栅极结构108所包围的该区域从栅极结构的一中心偏移。举例来说，如此区域从栅极结构108的中心偏移到栅极结构108的一右侧(如图1a所示)。
93.再者，一接触栓塞114可设置在栅极结构108上。在栅极结构108包括栅极电极ge与接触层cl的那些实施例中，接触栓塞114竖放在接触层cl上。此外，在栅极结构108形成在接近呈一矩形环形形状的那些实施例中，接触栓塞114竖放在栅极结构108具有一相对大宽度
的线区段上(例如请参考图1a所描述的栅极结构108的第二线区段)。再者，在一些实施例中，如图1a所示，接触栓塞114具有一线性顶视形状，其一延伸方向与线性形状的主动区aa的一延伸方向交叉(或是垂直)。接触栓塞114由一导电材料所制。举例来说，这导电材料可包含钨、铜、类似物或其组合。
94.在一些实施例中，反熔丝储存单元af为一电容器。在一程序化操作期间，一大偏压设定跨经反熔丝储存单元af的二端子，以使那些二端子在多个所述端子之间的介电击穿而短路。在如此的实施例中，反熔丝储存单元af具有一介电层116，设置在该二端子之间。在程序化操作期间的介电击穿发生在介电层116。在一些实施例中，掺杂区112可当成翻熔丝储存单元af的其中一端子的功能。在这些实施例中，介电层116设置在掺杂区112上。在一些实施例中，介电层116的一材料可相同于栅极介电层106的材料。或者是，介电层116与栅极介电层106由不同的材料所制。此外，在一些实施例中，介电层116的一厚度可大于栅极介电层106的一厚度。在另外的实施例中，介电层116的厚度可等于或小于栅极介电层106的厚度。再者，反熔丝储存单元af的另一个端子可为一电极118，竖放在介电层116上。在一些实施例中，如图1a所示，电极118形成呈线性形状，且线性形状的电极118的一延伸方向可大致对准线性形状的主动区aa的一延伸方向。在这些实施例中，夹置在电极118与掺杂区112之间的介电层116亦可具有一线性形状，以及介电层116的一侧壁可大致与电极118的一侧壁为共面。电极118由一导电材料所制。举例来说，这导电材料可包含钨、铜、类似物或其组合。
95.在一些实施例中，多个隔离层120、122堆叠在基底100上。存取晶体管t的栅极介电层106、栅极结构108以及栅极间隙子gs形成在隔离层120中，且被隔离层120侧向围绕。在一些实施例中，隔离层120的一上表面大致对准栅极间隙子gs的最上端，且稍微高于最上面接触层cl的一上表面。此外，反熔丝储存单元af的介电层116与电极118的一下部亦形成在隔离层120中，且被隔离层120侧向围绕。另一方面，隔离层122设置在隔离层120上。在此方式中，存取晶体管t的最上面接触层cl的上表面被隔离层122所覆盖，以及竖放在最上面接触层cl上的接触栓塞114被隔离层122侧面围绕。类似地，反熔丝储存单元af的电极118的上部被隔离层122侧向围绕。隔离层120、122分别由一隔离材料所制，例如氧化硅、氮化硅、氮氧化硅或类似物。在一些实施例中，用于形成隔离层120、122的隔离材料可为相互不同。在另外的实施例中，隔离层120、122可由相同隔离材料所制。
96.如上所述，在存储器元件10中的存取晶体管t的主动区aa形成呈一线性形状，且与栅极结构108的一线性部交叉，而该线性部位于远离主动区aa的二端部e1、e2的一区段处。在制造期间，主动区aa的各端部e1、e2特别容易受到光刻及/或蚀刻不准确的影响，而且各端部e1、e2的尺寸及/或形状可能会偏离原始布局设计。同时，若是一晶体管的一主动区与该晶体管的其中一端部处的一栅极结构重叠的话，则其难以控制一栅极耦合区以及该晶体管的临界电压。反之，由于本公开的多个所述实施例避免使用主动区aa的任一端部e1、e2当作存取晶体管t的一栅极耦合区，所以可有效避免前述的问题。因此，可较佳地控制依据本公开多个所述实施例的存取晶体管t的一栅极耦合区以及一临界电压。
97.图2例示图1a及图1b所示的一种存储器元件10的制备方法的流程示意图。图3a到图3o为如图2所示在不同阶段的各结构的剖视示意图。应当理解，如图3a到图3o所示的剖视示意图沿在图1a中描绘的剖线a-a’所裁切。
98.请参考图2及图3a，执行步骤s11，以及一凹陷rs形成在基底100的一表面处。凹陷
rs界定接下来所形成的绝缘结构102的一位置。换言之，凹陷rs将容纳在接下来的步骤所形成的绝缘结构102。请参考如图1a所述，主动区aa被绝缘结构102侧向围绕，因此基底100被凹陷rs侧向围绕的一部分界定接下来所形成的主动区aa的一位置。在一些实施例中，用于形成凹陷rs的一方法可包括一光刻工艺以及一蚀刻工艺(例如一各向异性蚀刻工艺)。
99.请参考图2及图3b，执行步骤s13，以及一隔离材料充填进入凹陷rs，以形成绝缘结构102。隔离材料可通过一沉积工艺进行充填，例如一化学气相沉积(cvd)工艺。在一些实施例中，填满凹陷rs的隔离材料可初始延伸在基底100的上表面上，以及还可执行一平坦化工艺，以移除隔离材料位于基底100的上表面上的各部分。举例来说，平坦化工艺可包括一化学机械研磨(cmp)工艺、一蚀刻工艺或其组合。
100.请参考图2及图3c，执行步骤s15，以及形成主动区aa。在一些实施例中，用于形成主动区aa的一方法包括执行一离子注入工艺在基底100被绝缘层102侧向围绕的该部分上。在此等实施例中，在离子注入工艺期间，绝缘结构102可当作一掩模的功能，以及主动区aa的形成可视为自对准工艺。
101.请参考图2及图3d，执行步骤s17，以及通道区104形成在主动区aa中。在一些实施例中，用于形成通道区104的一方法包括形成一掩模图案(图未示)在基底100上。掩模图案具有一开口，用于界定通道区104的一位置。在形成掩模图案之后，执行一离子注入工艺，以形成通道区104。掩模图案被用于界定此离子注入工艺的一掺杂区(例如通道区104的一跨度(span))。在通道区104形成之后，可移除掩模图案。在一些实施例中，掩模图案为一光刻胶图案。在其他实施例中，掩模图案为一硬掩模图案，并可由下列材料所制：氧化硅、氮化硅、类似物或其组合。
102.请参考图2及图3e，执行步骤s19，以及一介电材料106’、一栅极电极层ge’以及至少一接触材料层cl’(例如两个接触材料层cl’)形成在基底100上。在一些实施例中，介电材料层106’选择地形成在主动区aa上，同时栅极电极层ge’与接触材料层cl’整体形成在基底100上。在如此的实施例中，用于形成栅极介电材料层106’的一方法可包括一氧化工艺，同时用于形成栅极电极层ge’与接触材料层cl’的方法可分别包括一沉积工艺(例如一cvd工艺)。在其他的实施例中，介电材料层106’整体覆盖基底100，并可通过一沉积工艺(例如一cvd工艺)所形成。
103.请参考图2及图3f，执行步骤s21，以及图案化介电材料层106’、栅极电极层ge’以及接触材料层cl’，以分别形成栅极介电层106、栅极电极ge以及接触层cl。栅极介电层106与栅极结构108的一部分(包括栅极电极ge以及接触层cl)重叠通道区104。在一些实施例中，用于图案化这些层的一方法包括一光刻工艺以及一或多个蚀刻工艺。
104.请参考图2及图3g，执行步骤s23，以及一间隙子层gs’形成在目前的结构上。间隙子层gs’可整体覆盖绝缘结构102、主动区aa、通道区104、栅极介电层106与栅极结构108的各暴露表面。在一些实施例中，用于形成间隙子层gs’的一方法包括一沉积工艺，例如一cvd工艺。
105.请参考图2及图3h，执行步骤s25，以及部分移除间隙子层gs’，以形成栅极间隙子gs。在一些实施例中，用于形成栅极间隙子gs的一方法包括执行一各向异性蚀刻工艺。在各向异性蚀刻工艺期间，移除间隙子层gs’的各水平延伸部分，同时成形间隙子层gs’的各垂直延伸部分，以形成栅极间隙子gs。再者，在一些实施例中，在各向异性蚀刻工艺期间，可消
耗最上面接触层cl的一表皮部分。因此，最上面接触层cl的一上表面可稍微低于栅极间隙子gs的最上端。
106.请参考图2及图3i，执行步骤s27，以及掺杂区110、112形成在主动区aa中。用于形成掺杂区110、112的一方法可包括一离子注入工艺。在此离子注入工艺期间，栅极结构108、栅极间隙子gs与绝缘结构102当成掩模的功能，以使掺杂区110、112的形成可为一自对准工艺。主动区aa未被栅极结构108与栅极间隙子gs所覆盖的各部分可进行离子注入工艺，同时主动区aa被栅极结构108与栅极间隙子gs所覆盖的一部分则不进行离子注入工艺。再者，可执行一热处理，以使布值进入主动区aa的各暴露部分的各掺杂物可扩散到被栅极间隙子gs所覆盖
˙
一区域。
107.请参考图2及图3j，执行步骤s29，以及隔离层120形成在基底100上。在一些实施例中，用于形成隔离层120的一方法包括一沉积工艺，例如一cvd工艺。隔离层120可初始覆盖栅极结构108的一上表面，然后可执行一平坦化工艺，以移除隔离层120位于栅极结构108上的各部分。栅极结构108与栅极间隙子gs被均匀形成的隔离层120所侧向围绕。举例来说，平坦化工艺可包括一cmp工艺、一蚀刻工艺或其组合。在一些实施例中，在平坦化工艺期间，可消耗最上面接触层cl的一表皮部分。因此，最上面接触层cl的一上表面可稍微低于栅极间隙子gs的最上端。
108.请参考图2及图3k，执行步骤s31，以及隔离层122形成在隔离层120上。在一些实施例中，用于形成隔离层120的一方法包括一沉积工艺，例如一cvd工艺。此外，还可执行一平坦化工艺在隔离层120上。举例来说，平坦化工艺可包括一cmp工艺、一蚀刻工艺或其组合。
109.请参考图2及图3l，执行步骤s33，以及一开口w1形成在隔离层120、122的堆叠中。开口w1在接下来的步骤中被反熔丝储存单元af的介电层116与电极118所填满。用于形成开口w1的一方法可包括一光刻工艺以及一或多个蚀刻工艺。
110.请参考图2及图3m，执行步骤s35，以及介电层116形成在开口w1中。在一些实施例中，介电层116选择地覆盖掺杂区112通过开口w1暴露的一部分。在此等实施例中，用于形成介电层116的一方法可包括一氧化工艺，以及介电层116的形成可视为一自对准工艺。
111.请参考图2及图3n，执行步骤s37，以及一开口w2形成在隔离层122中。通过设置开口w2，可界定接下来所形成的接触栓塞114的一位置。开口w2穿经隔离层122，并暴露栅极结构108的一部分。举例来说，栅极结构108的最上面接触层cl的一上表面通过开口w2而暴露。在一些实施例中，用于形成开口w2的一方法包括一光刻工艺以及一蚀刻工艺。
112.请参考图2及图3o，执行步骤s39，以及一导电材料cm形成在目前结构上。导电材料cm将被图案化，以在接下来的步骤形成电极118与接触栓塞114。现在，导电材料填满开口w1、w2，并覆盖隔离层122的一上表面。在一些实施例中，用于形成导电材料cm的一方法包括一沉积工艺(例如一物理气相沉积(pvd)工艺)、一镀覆(plating)工艺或其组合。
113.请参考图2及图1b，执行步骤s41，以及移除导电材料cm位于隔离层122的上表面上的各部分。另一方面，导电材料cm的各部分保留在开口w1、w2中，并形成电极118以及接触栓塞114。在一些实施例中，一平坦化工艺用于形成电极118以及接触栓塞114。举例来说，平坦化工艺包括一cmp工艺、一蚀刻工艺或其组合。
114.至此，已完成用于形成存储器元件10的制备方法。存储器元件10还可进行其他用于形成额外元件的处理步骤，举例来说，多个所述额外元件例如一字元线、一位元线以及一
源极线(source line)。
115.图4例示本公开一些实施例的存储器元件10a的剖视示意图。请参考图1b及图4，如图4所示的存储器元件10a类似于如图1b所示的存储器元件10，除了在如图4所示的存储器元件10a中一反熔丝储存单元af’的一介电层116’还覆盖隔离层120、122的各侧壁之外。在一些实施例中，介电层116’共形形成在如图3m所示的开口w1中，然后，电极118被填入到通过介电层116’所界定的凹陷中。据此，电极118的一下表面以及一侧壁被介电层116’所覆盖。在这些实施例中，介电层116’通过一沉积工艺所形成，例如一cvd工艺。
116.图5例示本公开一些实施例的存储器元件10b的平面示意图。如图5所示的存储器元件10b类似于如图1a所示的存储器元件10。将仅描述其间的差异，类似或相同部分将不再重复。请参考图5，在一些实施例中，栅极结构108’形成如一开放环形，而不是一封闭环形。举例来说，如图5所示，栅极结构108’的一顶视形状可类似于一旋转的c形形状。与主动区aa的端部e1重叠的区域并未完全被栅极结构108’所围绕。
117.如上所述，本公开的一些实施例的可程序化存储器元件为包含一反熔丝otp存储器阵列中的一存储器胞，并具有一存取晶体管以及一反熔丝储存单元，该反熔丝存取单元连接到该存取晶体管的源极端子与漏极端子其中之一。该存取晶体管具有一主动区，该主动区形成在一基底中，且该存取晶体管具有一栅极结构，该栅极结构形成在该基底上。该主动区具有一线性顶视形状，且该栅极结构具有一线性部，与该主动区的一区段交叉。该主动区的如此区段远离该主动区的两端部设置，其特别容易受到光刻及/或蚀刻不准确的影响。因此，可较佳地控制该栅极结构与该主动区的一重叠区，因此，该存取晶体管的栅极耦合面积与一临界电压受该存储器元件的制造程序的不准确的影响较小。
118.本公开的一实施例提供一种可程序化存储器元件。该可程序化存储器元件具有一主动区，形成在一基底中，并具有一线性顶视形状；一栅极结构，设置在该基底上，并具有一线性部，该线性部与该主动区远离该主动区的二端部的一区段交叉；以及一反熔丝储存单元，使用该主动区的一部分当作一端子，且还包括一电极以及一介电层，其中该电极设置在该主动区的该部分上，并远离该栅极结构设置，以及该介电层夹置在该主动区的该部分与该电极之间。
119.本公开的另一实施例提供一种可程序化存储器元件。该可程序化存储器元件具有一存取晶体管，包括一主动区以及一栅极结构，该主动区形成在一基底中，该栅极结构形成在该基底上，其中该主动区具有一线性顶视形状，该栅极结构具有一第一部分以及一第二部分，该第一部分与该主动区远离该主动区的各端部的一区段交叉，以及该第二部分侧向远离该主动区设置；以及一电容器，使用该主动区的一部分当作一端子，以及还包括一电极以及一介电层，其中该电极设置在该主动区的该部分上，并远离该栅极结构设置，以及该介电层的至少一部分夹置在该电极与该主动区的该部分之间。
120.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
121.再者，本发明的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来
发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，此等工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本发明的权利要求内。