数据存储装置及其操作方法与流程

数据存储装置及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年8月13日向韩国知识产权局提交的韩国专利申请号为10-2020-0101652的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
3.各个实施例总体涉及一种半导体集成装置，并且更特别地，涉及一种数据存储装置及其操作方法。


背景技术：

4.存储装置可以联接到主机装置，以响应于主机装置的请求而执行数据输入/输出操作。存储装置可以采用各种存储介质来存储数据。
5.闪速存储器装置表示数据存储介质的类型。随着闪速存储器装置的容量的增加和价格竞争力的提高，闪速存储器装置除了用于个人计算机(pc)或移动装置，还用于处理大量数据的数据中心。
6.闪速存储器装置可以不执行重新写入(overwrite)或原位更新(in-place updating)，并且可以以与擦除操作中所使用的单位不同的单位来执行读取操作/写入操作。闪速存储器装置还具有有限的编程周期/擦除周期。
7.由于这种特性，闪速存储器装置可能具有有限的寿命，并且因此需要一种确保可靠性的方法。
8.为了确保可靠性，已经使用了一种使用损耗均衡方案来均衡对存储块执行的擦除操作的数量的方法。


技术实现要素：

9.在本公开的实施例中，一种数据存储装置可以包括：存储装置，包括多个存储块；以及控制器，被配置成控制多个存储块的操作。控制器可以被配置成基于存储块的擦除完成计数和擦除中断计数，计算多个存储块中的每一个的应力值。
10.在本公开的实施例中，一种操作数据存储装置的方法，该数据存储装置包括：存储装置，包括多个存储块；以及控制器，被配置成控制多个存储块的操作，该方法可以包括：控制器对至少一个存储块运行擦除操作；控制器对至少一个存储块的擦除被中断的次数进行计数，以生成至少一个存储块的擦除中断计数；控制器处理中断并恢复擦除操作；控制器对至少一个存储块的擦除操作完成的次数进行计数，以生成至少一个存储块的擦除完成计数；并且控制器基于至少一个存储块的擦除完成计数和擦除中断计数，计算表示施加到至少一个存储块的应力的应力值。
11.根据本技术，可以将大量施加到存储块的应力变化最小化，并且因此可以延长存储装置的寿命。
12.下面更详细地描述这些和其它特征、方面和实施例。
附图说明
13.从以下结合附图的详细描述中，将更清楚地理解本公开的主题的上述和其它方面、特征和优点，其中：
14.图1是示出根据本公开的实施例的数据存储装置的配置的示图；
15.图2是示出根据本公开的实施例的控制器的配置的示图；
16.图3是示出根据本公开的实施例的块管理器的配置的示图；
17.图4是说明根据本公开的实施例的根据计数结果来计算存储块的应力值的概念的示图；
18.图5是说明根据本公开的实施例的块排序器(block ranker)的示图；
19.图6是说明根据本公开的实施例的块管理方法的流程图；
20.图7是示出根据本公开的实施例的存储系统的示图；
21.图8和图9是示出根据本公开的实施例的数据处理系统的示图；
22.图10是示出根据本公开的实施例的包括数据存储装置的网络系统的配置的示图；并且
23.图11是示出根据本公开的实施例的数据存储装置中包括的非易失性存储器装置的配置的示图。
具体实施方式
24.参照附图详细地描述本发明的各个实施例。附图是各个实施例(和中间结构)的示意图和框图。这样，附图并非旨在指示可能变化的元件和组件的实际配置和形状。此外，附图并非旨在将本发明限制为任何特定的配置或结构。
25.尽管示出并描述了本发明的一些实施例，但是本领域普通技术人员将理解的是，可以在不脱离本教导的原理和精神的情况下对这些实施例进行改变。本发明旨在涵盖所有这些改变。
26.而且，在整个说明书中，对“实施例”、“另一实施例”等的引用不一定针对相同实施例，并且对任何这种短语的不同引用不一定针对相同的实施例。本文使用的术语“实施例”不一定指所有实施例。
27.图1是示出根据实施例的数据存储装置100的配置的示图。
28.参照图1，数据存储装置100可以包括控制器110和存储装置120。
29.控制器110可以被配置成与存储装置120通信。控制器110可以响应于主机装置(未示出)的请求而将从主机装置传输的数据写入到存储装置120中或者将从存储装置120读取的数据传输到主机装置。即使在没有来自主机装置的指令的情况下，控制器110也可以控制用于管理存储装置120的各种操作。
30.存储装置120可以根据控制器110的控制来写入数据或输出所存储的数据。存储装置120可以被配置为易失性存储器装置或非易失性存储器装置。在实施例中，存储装置120可以利用诸如以下的各种非易失性存储器装置中的任意一种来实施：电可擦除可编程只读存储器(eeprom)、nand闪速存储器、nor闪速存储器、相变随机存取存储器(pram)、电阻式ram(reram)、铁电ram(fram)、自旋转移扭矩磁性ram(stt-mram)等。在实施例中，存储装置120可以包括多个非易失性存储器装置(nvm)120-1、120-2、120-3、120-4，每个非易失性存
储器装置(nvm)都可以包括多个管芯、多个芯片或多个封装。管芯、芯片或封装中的每一个可以包括多个存储块。可以通过将多个存储块分组成超级块单元来配置超级块，并且控制器110可以以给定的超级块为单位来控制存储块的操作。
31.构成存储装置120的存储器单元可以作为单层单元(slc)或多层单元(mlc)来操作，其中在单层单元(slc)中一位数据待存储在一个存储器单元中，在多层单元(mlc)中多位数据通过多层(multi-leveling)技术待存储在一个存储器单元中。
32.控制器110可以包括块管理器210和块排序器220。
33.块管理器210可以管理构成存储装置120的多个存储块中的每一个的损耗水平。块管理器210可以基于存储块的擦除完成计数和擦除中断计数来管理损耗水平，该损耗水平反应了擦除操作中施加到存储块的应力。
34.当存储装置120中的存储块的状态改变时，块管理器210可以监测存储块的损耗水平。例如，块管理器210可以通过计算应力值来监测存储块的损耗水平，该应力值表示在对各个存储块执行擦除操作时施加到各个存储块的应力。在当前正对存储块执行的擦除操作被中断时，块管理器210可以增加擦除中断计数，该擦除中断计数表示对存储块的擦除操作已中断的次数。当中断解决后，可以恢复对存储块的擦除操作。
35.在实施例中，暂停擦除操作的中断可以包括：在擦除操作期间，暂停擦除操作以根据主机装置的命令优先执行诸如读取操作或写入操作的不同操作，和由于突然断电(spo)(即，电力供应突然中断)而停止或暂停擦除操作等。
36.如下所述，块排序器220可以根据由块管理器210计算的存储块的应力值的升序或降序来选择所确定的设定数量的块，并且在列表中以升序或降序排列所选择的存储块的地址。
37.图2是示出根据实施例的控制器110的配置的示图。
38.参照图2，控制器110可以包括处理器111、主机接口(i/f)113、只读存储器(rom)1151、随机存取存储器(ram)1153、存储器接口(i/f)117、块管理器210和块排序器220。
39.处理器111可以提供通过控制器110管理存储装置120的各种功能。在实施例中，处理器111可以控制主机接口113和存储器接口117以处理从主机装置提供的写入命令/读取命令。处理器111可以是包括硬件和被配置成在硬件上运行的软件的微处理器或中央处理单元(cpu)。
40.处理器111可以被配置成将用于针对存储装置120的数据的读取操作或写入操作的各种控制信息传输到主机接口113、ram 1153和存储器接口117。在实施例中，处理器111可以被配置成硬件和在硬件上运行的软件的组合，以便执行包括用于管理存储装置120的各种功能的闪存转换层(ftl)的功能。
41.ftl可以包括被配置成提供例如垃圾收集、地址映射、损耗均衡等功能的元件，被配置成管理构成存储装置120的多个存储块的属性的元件，以及被配置成检测和校正从存储装置120读取的数据的错误的错误检查和校正(ecc)元件。
42.主机接口113可以在主机装置和数据处理装置100之间提供接口连接。主机接口113可以从主机装置接收命令和时钟信号，存储和调度命令，并且将时钟信号和调度命令提供到处理器111。根据处理器111的控制，主机接口113可以将从主机装置接收的写入数据提供到存储器接口117，或通过存储器接口117将从存储装置120接收的数据提供到主机装置。
43.特别地，主机接口113可以在主机装置与数据存储装置100之间提供物理连接。主机接口113可以根据主机装置的总线格式在数据存储装置100与主机装置之间提供接口连接。主机装置的总线格式可以包括诸如以下的标准接口协议之中的至少一种：安全数字协议、通用串行总线(usb)协议、多媒体卡(mmc)协议、嵌入式mmc(emmc)协议、个人计算机存储卡国际协会(pcmcia)协议、并行高级技术附件(pata)协议、串行高级技术附件(sata)协议、小型计算机系统接口(scsi)协议、串列scsi(sas)协议、外围组件互连(pci)协议、高速pci(pci-e)协议和/或通用闪存(ufs)协议。
44.根据处理器111的控制，存储器接口117可以将从主机接口113提供的数据传输到存储装置120，或者接收从存储装置120读取的数据并将所接收的数据提供到主机接口113。存储器接口117可以提供用于在控制器110和存储装置120之间信号交换的通信通道。
45.用于控制器110的操作的程序代码(例如固件或软件)可以存储在rom 1151中，并且由程序代码使用的代码数据等也可以存储在rom 1151中。
46.用于控制器110的操作的数据可以存储在ram 1153中，并且由控制器110生成的数据也可以被存储在ram 1153中。
47.例如，块管理器210可以被配置为如图3所示。
48.图3是示出根据实施例的块管理器210的示图。
49.参照图3，块管理器210可以包括第一计数器211、第二计数器213、第三计数器215和应力计算器217。
50.第一计数器211可以对存储块执行的擦除操作的数量的擦除完成计数(ec)进行计数。例如，每当对存储块的擦除操作完成时，就可以增加存储块的擦除完成计数。
51.在对存储块的擦除操作期间可以按照以下次序运行。首先，控制器110可以将擦除命令传输到存储装置120。存储装置120可以根据从控制器110接收的擦除命令将擦除电压施加到待擦除的目标块。在目标块被擦除之后，存储装置120可以执行擦除验证操作，该擦除验证操作可以确定存储块是否被成功擦除，即擦除操作是否成功。当擦除验证操作完成时，可以确定对存储块的擦除操作完成，并且第一计数器211可以增加擦除完成计数(ec)。
52.第二计数器213和第三计数器215可以在擦除操作期间但在擦除操作完成之前对存储块发生的擦除中断进行计数。在实施例中，每当在对存储块的擦除操作期间发生擦除暂停时，第二计数器213可以进行计数，以生成擦除暂停计数(sc)，并且每当在对存储块的擦除操作期间发生突然断电(spo)时，第三计数器215可以进行计数，以生成突然断电计数(spoc)。
53.应力计算器217可以基于分别通过第一计数器211、第二计数器213和第三计数器215计数的擦除完成计数(ec)、擦除暂停计数(sc)和spo计数(spoc)来计算擦除应力值，该擦除应力值表示施加到每个存储块的擦除应力。
54.每当对存储块的擦除操作完成时，可以更新由于对存储块的擦除操作而施加到存储块的擦除应力值。随着存储块的擦除完成计数(ec)或擦除中断计数(sc和/或spoc)增加，施加到存储块的电应力也可能增加。因此，控制器110可以计算由于对存储块的擦除操作而施加到存储块的应力值，基于计算出的存储块的应力值确定存储块的损耗水平，并且基于存储块的损耗水平对存储块执行损耗均衡、垃圾收集等。
55.图4是说明根据实施例的基于计数结果来计算存储块的应力值的概念的示图。
56.图4示出表示用于计算存储块的应力值的每个存储块的擦除完成计数(ec)、擦除暂停计数(sc)和spo计数(spoc)的表。
57.应力计算器217可以使用由第一计数器211计数的擦除完成计数(ec)以及由第二计数器213和第三计数器215计算的擦除暂停计数(sc)和/或spo计数(spoc)，计算在擦除操作中施加到存储块的应力(作为擦除应力值)。
58.在实施例中，如下所示，块x的总擦除应力值(块x的总擦除应力1)可以被确定为块x的擦除完成计数(ec)与暂停应力值(sc
×
α)之和，该暂停应力值(sc
×
α)表示由于擦除暂停而施加到块x的暂停应力。
59.块x的总擦除应力1＝ec sc*α，其中α＝(擦除暂停延迟)/(块擦除时间)
60.此处，块x的擦除完成计数(ec)可以是对块x的擦除操作完成的次数。由于擦除暂停而施加到块x的暂停应力值(sc
×
α)可以是块x的擦除暂停计数(sc)乘以第一权重(α)。
61.可以将第一权重(α)计算为擦除暂停延迟与块擦除时间的比率，但是不限于此。擦除暂停延迟可以被定义为从当控制器110接收暂停命令时到当响应于该暂停命令而暂停对块x的擦除操作时所用的平均时间量。块擦除时间可以是完成对存储装置120内的存储块的擦除操作所用的平均时间量。
62.在另一实施例中，如下所示，块x的总擦除应力值(块x的总擦除应力2)可以被确定为块x的擦除完成计数(ec)与spo应力值(spoc(n))之和，该spo应力值(spoc(n))表示由于spo而施加到块x的spo应力。
63.块x的总擦除应力2＝ec spoc(n)，其中spoc(n)＝spoc(n-1) β，其中β＝(擦除操作时间)/(块擦除时间)
64.此处，块x的擦除完成计数(ec)可以是对块x的擦除操作完成的次数。由于当前spo而施加到块x的spo应力值(spoc(n))可以是先前计算出的spo应力值(spoc(n-1))与第二权重(β)之和。
65.可以将第二权重(β)计算为块x的擦除操作时间与块擦除时间的比率，但是不限于此。块x的擦除操作时间可以被定义为从对块x执行当前擦除操作开始直到由于当前spo而暂停当前擦除操作的时间。
66.例如，假设块擦除时间为10ms。当对存储块x的擦除操作继续进行并持续7ms时，此时在块x中第一次发生spo(n＝1)。此时，可以假设spo应力值(spoc(0))为零(0)，并且因此spo应力值(spoc(1))可以是表示当前(即，第一次)spo的第二权重(β)。由于当前(即，第一次)spo而施加到存储块x的spo应力值(spoc(1))为0.7(＝0.7ms/10ms)。
67.当spo发生n次时，可以将块x的第n个spo应力值(spoc(n))计算为块x的第n-1个spo应力值(spoc(n-1))与表示当前(即，第n次)spo的第二权重(β)之和。
68.在又一实施例中，如下所示，块x的总擦除应力值(块x的总擦除应力3)可以被计算为块x的擦除完成计数(ec)、暂停应力值(sc
×
α)与spo应力值(spoc(n))之和，该暂停应力值(sc
×
α)表示由于擦除暂停而施加到块x的暂停应力，该spo应力值(spoc(n))表示由于spo而施加到块x的spo应力。
69.块x的总擦除应力3＝ec sc*α spoc(n)
70.图5是说明根据实施例的块排序器220的示图。
71.参照图5，块排序器220可以通过以下方式来管理存储块：按照基于通过块管理器
210计算的块的应力值的升序和降序对确定数量的存储块进行排序，并且以降序列表(max list)221和升序列表(min list)223的形式排列所选择的存储块的地址。
72.每当对存储装置120的存储块中的任意一个执行擦除操作时，块排序器220就可以基于通过块管理器210计算的应力值来更新列表221和223。
73.块排序器220可以从通过块管理器210计算出应力值的存储块之中的具有最大应力值的存储块开始，以降序排列n个存储块，以形成降序列表221。块排序器220的降序列表221可以包括：头部指针，指示在降序列表221中具有最大应力值的存储块；以及尾部指针，指示在降序列表221中具有最小应力值的存储块。
74.当通过块排序器220更新降序列表221时，可能确定存在具有比尾部指针所指向的块的应力值更大的应力值的存储块。在这种情况下，块排序器220可以将该存储块插入降序列表221，从降序列表221中排除尾部指针当前所指向的块，并且将尾部指针设置成指向新插入的块。
75.块排序器220可以从通过块管理器210计算出应力值的存储块之中的具有最小应力值的存储块开始，以升序选择并排列n个存储块，以形成升序列表223。块排序器220的升序列表223可以包括：头部指针，指示在升序列表223中具有最小应力值的存储块；以及尾部指针，指示在升序列表223中具有最大应力值的存储块。
76.当通过块排序器220更新升序列表223时，可能确定存在具有比尾部指针所指向的块的应力值更小的应力值的存储块。在这种情况下，块排序器220可以将该存储块插入升序列表223，从升序列表223中排除尾部指针当前所指向的存储块，并且将尾部指针设置成指向新插入的块。
77.块排序器220中的降序列表221和升序列表223可以用于识别较高应力存储块或较低应力存储块。
78.例如，当执行垃圾收集操作时，控制器110可以从降序列表221中选择具有相对较高或最高应力值的存储块作为目标块并将源存储块中存储的有效数据移动到目标块。在实施例中，存储在源存储块中的并待移动到目标块的有效数据可以是冷数据，即不频繁访问或改变的数据。在将存储在源存储块中的数据移动到降序列表221中具有较高应力值的目标块之后，可以对源存储块执行擦除操作，并且可以更新块排序器220的列表。
79.在另一实施例中，控制器110可以通过指定升序列表223中具有相对较低或最低应力值的存储块来执行主机写入操作。
80.在又一实施例中，当执行损耗均衡操作时，控制器110可以选择性地指定并使用具有较高或最高应力值的存储块或具有较低或最低应力值的存储块。损耗均衡可以是将写入操作/擦除操作在具有有限寿命的存储块之中均匀化以使这种存储块更均等地被使用的操作。可以参照存储块的写入计数/擦除计数来执行损耗均衡操作。
81.作为损耗均衡操作的示例，控制器110可以从升序列表223中选择具有较低或最低应力值的存储块作为目标块。
82.作为损耗均衡操作的另一示例，控制器110可以从升序列表223中选择具有较低或最低应力值的源块并从降序列表221中选择具有较高或最高应力值的目标块。然后，控制器110可以将具有较低应力值的源块的数据移动到具有较高应力值的目标块。可以从升序列表223中选择具有较低应力值的存储块作为源块，但是选择源块的方法不限于此。损耗均衡
操作可以移动数据，以使从降序列表221中选择的具有较高应力值的存储块与其它块被均等地使用，并且源块的数据可以是不频繁访问或改变的冷数据。
83.由于在上述操作中的任意一个中使用了一个或多个存储块，因此可以更新块排序器220的一个或多个列表。
84.控制器110可以通过块排序器220根据存储块的应力值以升序/降序排列存储块并在升序/降序列表中表示这种块，并且因此可以缩短根据待执行的操作来搜索具有预期应力值的存储块所用的时间。
85.图6是说明根据实施例的块管理方法的流程图。
86.控制器110可以接收擦除命令以对存储块执行擦除操作(s101)。
87.控制器110可以确定在对存储块的擦除操作期间是否已经发生中断(s103)。
88.当确定发生中断时(s103：是)，控制器110可以通过块管理器210确认存储块的擦除中断计数(s105)。
89.在通过块管理器210确认存储块的擦除中断计数之后，控制器110可以解决该中断(s107)。在解决该中断之后，控制器110可以恢复擦除操作(s109)。
90.在恢复擦除操作之后(s109)，当在没有中断发生的情况下(s103：否)完成对存储块的擦除操作(s111)时，控制器110可以增加存储块的擦除完成计数(s113)，基于存储块的擦除完成计数和擦除中断计数来计算存储块的总应力值(s115)。
91.在计算出存储块的总应力值之后，控制器110可以通过块排序器220来更新升序列表223和降序列表211(s117)并终止块管理方法。
92.图7是示出根据实施例的存储系统1000的示图。
93.参照图7，存储系统1000可以包括主机装置1100和数据存储装置1200。在实施例中，数据存储装置1200可以由固态驱动器(ssd)配置。
94.数据存储装置1200可以包括控制器1210、非易失性存储器装置1220-0至1220-n、缓冲存储器装置1230、电源1240、信号连接器1101和电源连接器1103。
95.控制器1210可以控制数据存储装置1200的全部操作。控制器1210可以包括主机接口、控制组件、用作工作存储器的ram、ecc组件和存储器接口。例如，控制器1210可以与图1所示的控制器110相同或基本相同。
96.主机装置1100和数据存储装置1200可以通过信号连接器1101交换信号。此处，信号可以包括命令、地址和数据。
97.控制器1210可以分析和处理从主机装置1100输入的信号。控制器1210可以根据用于驱动数据存储装置1200的固件或软件来控制后台功能块的操作。
98.缓冲存储器装置1230可以临时存储待存储在非易失性存储器装置1220-0至1220-n中的数据。进一步地，缓冲存储器装置1230可以临时存储从非易失性存储器装置1220-0至1220-n读取的数据。根据控制器1210的控制，缓冲存储器装置1230中临时存储的数据可以被传输到主机装置1100或非易失性存储器装置1220-0至1220-n。
99.非易失性存储器装置1220-0至1220-n可以用作数据存储装置1200的存储介质。非易失性存储器装置1220-0至1220-n可以分别通过多个通道ch0至chn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到相同通道的非易失性存储器装置可以联接到相同的信号总线和相同的数据总线。
100.电源1240可以将通过电源连接器1103输入的电力提供到数据存储装置1200。电源1240可以包括辅助电源1241。辅助电源1241可以向数据存储装置1200供应电力，以使当发生spo时数据存储装置1200被适当地终止。辅助电源1241可以包括大容量电容器，但是本发明不限于该配置。
101.根据主机装置1100与数据存储装置1200之间的接口方案，信号连接器1101可以被配置为各种类型的连接器中的任意一种。
102.根据主机装置1100的电源方案，电源连接器1103可以被配置为各种类型的连接器中的任意一种。
103.图8和图9是示出根据实施例的数据处理系统的配置的示图。
104.参照图8，数据处理系统3000可以包括主机装置3100和存储器系统3200。
105.主机装置3100可以以诸如印刷电路板的板的形式来配置。尽管图8中未示出，但是主机装置3100可以包括用于执行主机装置3100的功能的后台功能块。
106.主机装置3100可以包括诸如插座、插槽或连接器的连接端子3110。存储器系统3200可以安装在连接端子3110上。
107.存储器系统3200可以以诸如印刷电路板的板的形式来配置。存储器系统3200可以被称为存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(pmic)3240以及连接端子3250。
108.控制器3210可以控制存储器系统3200的整体操作。
109.控制器3210可以与图1所示的控制器110相同或基本相同。
110.缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3231和3232中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232中读取的数据。根据控制器3210的控制，缓冲存储器装置3220中临时存储的数据可以被传输到主机装置3100或非易失性存储器装置3231和3232。
111.非易失性存储器装置3231和3232可以用作存储器系统3200的存储介质。
112.pmic 3240可以将通过连接端子3250输入的电力提供到存储器系统3200的后台。根据控制器3210的控制，pmic 3240可以管理存储器系统3200的电力。
113.连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250，诸如命令、地址、数据等的信号以及电力可以在主机装置3100与存储器系统3200之间传送。根据主机装置3100与存储器系统3200之间的接口方案，连接端子3250可以被配置为各种类型中的任意一种。连接端子3250可以设置在存储器系统3200的任意一侧之上或之中。
114.图9示出根据实施例的包括存储器系统的数据处理系统4000。
115.参照图9，数据处理系统4000可以包括主机装置4100和存储器系统4200。
116.主机装置4100可以以诸如印刷电路板的板的形式来配置。尽管图9中未示出，但是主机装置4100可以包括用于执行主机装置4100的功能的后台功能块。
117.存储器系统4200可以以表面安装型封装的形式来配置。存储器系统4200可以通过焊球4250安装在主机装置4100上。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
118.控制器4210可以控制存储器系统4200的全部操作。控制器4210可以与图1所示的控制器110相同或基本相同。
119.缓冲存储器装置4220可以临时存储待存储在非易失性存储器装置4230中的数据。进一步地，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230中读取的数据。根据控制器4210的控制，缓冲存储器装置4220中临时存储的数据可以被传输到主机装置4100或非易失性存储器装置4230。
120.非易失性存储器装置4230可以用作存储器系统4200的存储介质。
121.图10是示出根据实施例的包括存储器系统的网络系统5000的配置的示图。
122.参照图10，网络系统5000可以包括通过网络5500彼此联接的服务器系统5300和多个客户端系统5410至5430。
123.服务器系统5300可以响应于来自多个客户端系统5410至5430的请求而提供数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以向多个客户端系统5410至5430提供数据。
124.服务器系统5300可以包括主机装置5100和存储器系统5200。存储器系统5200可以是图1所示的数据存储装置100、图7所示的数据存储装置1200、图8所示的存储器系统3200或图9所示的存储器系统4200。
125.图11示出根据实施例的数据存储装置100中包括的非易失性存储器装置300的配置。
126.参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
127.存储器单元阵列310可以包括布置在字线wl1至wlm和位线bl1至bln的相交区域中的多个存储器单元mc。
128.存储器单元阵列310可以包括三维(3d)存储器阵列。3d存储器阵列可以相对于半导体衬底的平坦表面垂直延伸，并且可以具有包括nand串(至少一个存储器单元垂直设置在另一存储器单元的上方)的结构。然而，3d存储器阵列不限于该结构。更普遍地，具有垂直和水平维度以及高集成度的任意存储器阵列都可以采用3d存储器阵列。
129.行解码器320可以通过字线wl1至wlm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于地址解码结果，选择并驱动字线wl1至wlm。例如，行解码器320可以将从电压生成器350提供的字线电压提供到字线wl1至wlm。
130.数据读取/写入块330可以通过位线bl1至bln与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线bl1至bln相对应的读取/写入电路rw1至rwn。数据读取/写入块330可以根据控制逻辑360的控制来操作。根据操作模式，数据读取/写入块330可以操作为写入驱动器或读出放大器。例如，数据读取/写入块330可以操作为在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器。在另一示例中，数据读取/写入块330可以操作为在读取操作中从存储器单元阵列310读出数据的读出放大器。
131.列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于地址解码结果，将数据输入/输出线(或数据输入/输出缓冲器)与分别对应于位线bl1至bln的数据读取/写入块330的读取/写入电路rw1至rwn联接。
132.电压生成器350可以生成在非易失性存储器装置300的后台操作中使用的电压。由
电压生成器350生成的电压可以被施加到存储器单元阵列310的存储器单元mc。例如，可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。在另一示例中，可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区。在又一示例中，可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
133.基于从外部装置提供的控制信号，控制逻辑360可以控制非易失性存储器装置300的全部操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
134.本发明的上述实施例旨在示出而非限制本发明。可能存在各种替代方案和等同方案。本发明不受本文描述的实施例的限制。本发明也不限于任何特定类型的半导体装置。鉴于本公开，其它的增加、减少或修改对本领域技术人员将是显而易见的，并且旨在落入所附权利要求的范围内。