存储器设备、控制存储器设备的控制器、包括存储器设备的存储器系统及其操作方法与流程

存储器设备、控制存储器设备的控制器、包括存储器设备的存储器系统及其操作方法
1.相关申请的交叉引用
2.本技术要求于2020年8月21日在韩国知识产权局提交的韩国专利申请no.10-2020-0105217的优先权，其公开内容通过引用整体并入本文中。
技术领域
3.本公开涉及存储器设备、控制存储器设备的控制器、包括存储器设备的存储器系统及其操作方法。


背景技术：

4.通常，对于更高速且更大容量的数据传输的需求随着移动设备的广泛部署和互联网流量的快速增加而不断增长。然而，将基于非归零(nrz)型编码的信号调制方案用于满足对于更高速且更大容量的数据传输的不断增长的需求可能是困难的。近年来，已经积极地开发了脉冲幅度调制(例如，4电平脉冲幅度调制(pam4))信令方案，作为用于更高速且更大容量的数据传输的信号方案的替代。


技术实现要素：

5.示例实施例提供了选择传输信令模式的存储器设备、控制该存储器设备的控制器、包括该存储器设备的存储器系统及其操作方法。
6.根据示例实施例，一种存储器设备包括：存储器设备处理电路，被配置为根据传输信令模式向数据通道发送读数据，根据所述传输信令模式从所述数据通道接收写数据，存储所述传输信令模式，以及响应于从外部设备接收到的训练请求而对所述数据通道执行训练操作，以在所述训练操作中检测至少一个模式参数，使用检测到的模式参数将第一传输信令模式和第二传输信令模式中的一个选择为所述传输信令模式，以及将与所述检测到的模式参数相关联的模式标志信息输出到所述外部设备。
7.根据示例实施例，一种操作存储器设备的方法，包括：接收针对数据通道的训练请求；根据所述训练请求检测至少一个模式参数；向外部设备发送检测到的模式参数；基于来自所述外部设备的模式寄存器设置配置信息将非归零(nrz)模式和4电平脉冲幅度调制(pam4)模式中的至少一个设置为传输信令模式；以及根据已设置的传输信令模式与所述外部设备执行通信。
8.根据示例实施例，一种存储器系统包括：存储器设备，被配置为根据从第一传输信令模式和第二传输信令模式选择的传输信令模式，通过数据通道接收或发送数据；以及控制器，被配置为控制所述存储器设备以及使用至少一个模式参数来选择所述传输信令模式。所述存储器设备包括：存储器设备处理电路，被配置为存储所述传输信令模式，从所述控制器接收训练请求，响应于所述训练请求而检测与所述数据通道相关联的至少一个模式参数，以及向所述控制器发送与检测到的至少一个模式参数相关联的标志信息。
9.根据示例实施例，一种控制存储器设备的控制器包括：控制器处理电路，被配置为生成时钟以及向所述存储器设备输出所述时钟，生成命令地址信号以操作所述存储器设备，响应于所述时钟而发送所述命令地址信号，以及根据从第一传输信令模式和第二传输信令模式选择的传输信令模式，通过数据通道向所述存储器设备发送数据和从所述存储器设备接收数据。在所述存储器设备的训练时间段期间从所述存储器设备接收与至少一个模式参数相关联的标志信息，以及使用所述标志信息将所述传输信令模式确定为所述第一传输信令模式和所述第二传输信令模式中的一个。
附图说明
10.根据结合附图的以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点。
11.图1是示出根据示例实施例的存储器系统的图。
12.图2a和图2b是示出根据示例实施例的传输信令的图。
13.图3是示出根据示例实施例的模式检测电路的图。
14.图4是示出根据示例实施例的端接电压检测器的图。
15.图5是示出根据示例实施例的电流检测器的图。
16.图6是示出根据示例实施例的电流检测器的图。
17.图7是示出根据示例实施例的通道损失检测器的图。
18.图8是示出根据示例实施例的双模式收发器的图。
19.图9是示出根据示例实施例的存储器设备的模式选择方法的流程图。
20.图10是示出根据示例实施例的存储器设备的模式选择方法的流程图。
21.图11是示出根据示例实施例的存储器系统的图。
22.图12a是示出根据示例实施例的存储器系统的训练操作的梯形图。
23.图12b是示出根据示例实施例的存储器系统的训练操作的梯形图。
24.图13是示出根据示例实施例的执行至少一个命令/地址校准的存储器系统的图。
25.图14是示出根据示例实施例的存储器系统的图。
26.图15是示出根据示例实施例的计算系统的图。
27.图16是示出根据示例实施例的计算系统的图。
28.图17是示出应用根据示例实施例的存储器设备的数据中心的图。
具体实施方式
29.在下文中，将参考附图来描述示例实施例。
30.在根据示例实施例的存储器系统中，可以基于存储器设备中的通道环境信息来选择传输信令模式，并且可以在已选择的传输信令模式下执行改善或最佳的数据传输。
31.图1是示出根据示例实施例的存储器系统10的图。参考图1，存储器系统10可以包括存储器设备100和/或控制器200。存储器系统10可以被实现为多芯片封装(mcp)或片上系统(soc)。
32.存储器设备100可以被配置为存储从控制器200接收的数据或向控制器200输出读数据。存储器设备100可以用作计算系统中的操作存储器、工作存储器或缓冲存储器。在示
例实施例中，存储器设备100可以被实现为单列直插式存储器模块(simm)、双列直插式存储器模块(dimm)、小外形dimm(sodimm)、无缓冲dimm(udimm)、全缓冲dim(fbdimm)、分级缓冲dimm(rbdimm)、迷你dimm、微dimm、带寄存器的dimm(rdimm)或低负载dimm(lrdimm)。
33.在示例实施例中，存储器设备100可以被实现为易失性存储器。例如，易失性存储器可以包括以下至少一项：动态随机存取存储器(dram)、同步dram(sdram)、双倍数据速率sdram(ddr sdram)、低功率双倍数据速率sdram(lpddr sdram)、图形双倍数据速率sdram(gddr sdram)、rambus dram(rdram)和静态ram(sram)。在示例实施例中，存储器设备100可以被实现为非易失性存储器。例如，非易失性存储器可以包括nand闪存、相变ram(pram)、磁阻式ram(mram)、电阻式ram(reram)、铁电式ram(fram)和nor闪存中的一种。
34.虽然附图中未示出，但是存储器设备100可以包括串行存在检测(spd)芯片。spd芯片可以被配置为存储与存储器设备100的特性有关的信息。在示例实施例中，spd芯片可以存储存储器设备信息，例如，存储器设备100的模块类型、操作环境、列布置、模块配置和存储容量。在示例实施例中，spd芯片可以包括可编程只读存储器，例如，电可擦除可编程只读存储器(eeprom)。
35.此外，存储器设备100可以包括模式检测电路101、模式寄存器102和/或双模式收发器(xcvr)103。
36.模式检测电路101可以被配置为基于数据通道的环境信息来检测改善的或最佳的传输信令模式。传输信令模式可以包括不同的多电平信令模式。例如，传输信令模式可以包括非归零(nrz)、4电平脉冲幅度调制(pam4)等。例如，模式检测电路101可以根据通道损失、电流消耗或端接电压来选择nrz模式或pam4模式。
37.模式寄存器102可以被配置为存储由模式检测电路101选择的传输信令模式。
38.收发器(xcvr)103可以被配置为：根据存储在模式寄存器102中的传输信令模式，通过数据通道(dq通道)发送和接收数据。在示例实施例中，收发器103可以被实现为双模式收发器。在下文中，为了便于描述，将收发器103称为双模式收发器。
39.双模式收发器103可以包括发送器tx和接收器rx。存储器设备100的发送器tx可以被配置为：根据传输信令模式pam4/nrz，通过数据通道向控制器200发送读数据drd。存储器设备100的接收器rx可以被配置为：根据传输信令模式pam4/nrz，通过数据通道从控制器200接收写数据dwr。
40.控制器200可以被配置为控制存储器设备100。控制器200可以指示存储在存储器设备100中的传输信令模式。控制器200可以根据传输信令模式，通过数据通道向存储器设备100发送数据和从存储器设备100接收数据。
41.控制器200可以包括收发器203。收发器203可以包括发送器tx和接收器rx。控制器200的发送器tx可以被配置为：根据传输信令模式pam4/nrz，通过数据通道向存储器设备100发送写数据dwr。控制器200的接收器rx可以被配置为：根据传输信令模式pam4/nrz，通过数据通道从存储器设备100接收读数据drd。
42.在示例实施例中，控制器200可以被配置为附加芯片或者可以与存储器设备100集成。例如，控制器200可以实现在主板上。此外，控制器200可以被实现为包括在微处理器中的集成式存储器控制器(imc)。此外，控制器200可以设置在输入/输出集线器中。包括控制器200的输入/输出集线器可以被称为存储器控制器集线器(mch)。
43.通常，使用pam4信号的数据传输对于减少由于存储器设备的接口的带宽增大而引起的通道损失影响可以是有利的。
44.根据示例实施例的存储器系统10可以具有包括能够提供nrz/pam4双模式操作的收发器xcvr在内的接口，以根据通道环境执行改善的或最佳的传输操作。
45.此外，根据示例实施例的存储器系统10可以包括存储器设备100，其根据通道环境改变改善的或最佳的传输信令模式nrz/pam4，以自动选择模式。
46.图2a和图2b是示出根据示例实施例的传输信令的图。参考图2a，可以基于pam4传输信令来发送与四个电压电平vr1至vr4相对应的两比特的数据00、01、10和11。参考图2b，可以基于nrz传输信令来发送与两个电压电平vl和vh相对应的一比特的数据1和0。
47.要理解的是，与图2a和图2b所示的电压电平相对应的数据仅是示例。
48.图3是示出根据示例实施例的模式检测电路101的图。参考图3，模式检测电路101可以包括端接电压检测器101-1、电流检测器101-2和/或通道损失检测器101-3。
49.端接电压检测器101-1可以被配置为检测与通道相对应的端接电压。在一些示例实施例中，检测到的端接电压可以用于选择传输信令模式。例如，当端接电压高于参考电压时，可以选择pam4模式。当端接电压不高于参考电压时，可以选择nrz模式。
50.电流检测器101-2可以被配置为检测由存储器设备100消耗的电流。在一些示例实施例中，检测到的所消耗的电流可以用于选择传输信令模式。例如，当所消耗的电流高于参考电流时，可以选择pam4模式。当所消耗的电流不高于参考电流时，可以选择nrz模式。如上所述，要理解的是，根据所消耗的电流选择pam4模式和nrz模式仅是一个示例。例如，当所消耗的电流高于参考电流时，可以选择nrz模式。当所消耗的电流不高于参考电流时，可以选择pam4模式。
51.通道损失检测器101-3可以被配置为检测数据通道的损失。在一些示例实施例中，检测到的通道损失可以用于选择传输信令模式。例如，当通道损失大于参考值时，可以选择pam4模式。当通道损失不大于参考值时，可以选择nrz模式。
52.根据示例实施例的模式检测电路101可以检测端接电压、所消耗的电流和通道损失中的至少一项，以改变与数据通道相对应的传输信令模式。
53.要理解的是，图3所示的模式检测电路101仅是一个示例。根据本公开的模式检测电路可以被实现为端接电压检测器101-1、电流检测器101-2和通道损失检测器101-3中的至少一项。
54.图4是示出根据示例实施例的端接电压检测器101-1的图。参考图4，端接电压检测器101-1可以包括比较器cmp。比较器cmp可以将与数据通道相对应的端接电压vterm与参考电压vref进行比较，并且可以向模式寄存器102输出模式信息md_term。
55.要理解的是，图4所示的端接电压检测器101-1仅是一个示例。
56.图5是示出根据示例实施例的电流检测器101-2的图。参考图5，电流检测器101-2可以包括放大器opamp。放大器opamp可以将与电源vreg相对应的电流与负载电流i
load
进行比较，并且可以向模式寄存器102输出模式信息md_crr。
57.要理解的是，图5所示的电流检测器101-2仅是本公开的一个示例。
58.图5所示的电流检测器101-2可以实现在存储器设备100内部。然而，本公开不必限于此。根据本公开的电流检测器可以设置在存储器设备外或外部。
59.图6是示出根据示例实施例的电流检测器cd的图。参考图6，电流检测器cd可以设置在电源管理电路pmic内部。电流检测器cd可以感测由存储器设备100消耗的电流i
load
，并且可以向存储器设备100发送与检测结果相对应的模式信息md_crr。
60.图7是示出根据示例实施例的通道损失检测器101-3的图。参考图7，通道损失检测器101-3可以包括：比较器，被配置为将通道前端或通道后端的比较电压v
ref，rx
和v
ref，tx
相互进行比较；复用器，被配置为响应于选择信号sel而从比较器的输出中选择一个输出；以及分频器，被配置为对复用器的输出进行分频。从分频器输出的频率信息可以包括模式信息md_loss，并且可以输入到模式寄存器102。
61.要理解的是，图7所示的通道损失检测器101-3仅是本公开的一个示例。可以简单地比较通道前端和通道后端的电压，以检测与通道损失相对应的模式信息md_loss。
62.图8是示出根据示例实施例的双模式收发器103的图。参考图8，双模式收发器103的发送器tx可以包括串行器mux/ser、第一驱动器103-1和/或第二驱动器103-2。
63.串行器mux/ser可以根据传输信令模式将并行数据data1至datan转换成串行数据并且进行输出。
64.第一驱动器103-1可以响应于第一传输信令模式信号nrz而被激活。第一驱动器103-1可以根据nrz信令方案来发送和接收数据信号。
65.第二驱动器103-2可以响应于第二传输信令模式信号pam4而被激活。第二驱动器103-2可以根据pam4信令方案来发送和接收数据信号。在示例实施例中，第二驱动器103-2可以包括：低摆幅驱动器lsd，被配置为生成具有低摆幅电平(图2a的vr2和vr3)的信号；以及高摆幅驱动器hsd，被配置为生成具有高摆幅电平(图2a的vr1和vr4)的信号。第二驱动器103-2的详细描述公开在us10,312,896中，其公开内容通过引用并入本文。
66.如图8所示，第一驱动器103-1和第二驱动器103-2中的每一个可以包括：电源端子vdd和输出端子out之间的至少一个上拉驱动器；以及输出端子out和接地端子之间的至少一个下拉驱动器。
67.图9是示出根据示例实施例的存储器设备100的模式选择方法的流程图。在下文中，将参考图1至图9描述存储器设备100的模式选择方法。
68.存储器设备100可以基本上在nrz模式下与控制器200进行通信(s110)。可以确定与数据通道相对应的半带宽值bw/2是否大于参考带宽db_ref(s120)。当半带宽值bw/2不大于参考带宽db_ref时，可以确定所消耗的电流i是否高于参考电流i_ref(s130)。当所消耗的电流i不大于参考电流i_ref时，可以确定端接电压v是否高于参考电压v_ref(s140)。当端接电压v不高于参考电压v_ref时，可以保持nrz模式(s150)。
69.当半带宽值bw/2大于参考带宽db_ref、所消耗的电流i高于参考电流i_ref，或端接电压v大于参考电压v_ref时，可以选择pam4模式(s160)。
70.要理解的是，图9所示的针对带宽的比较准则不限于半带宽值bw/2。
71.而且，要理解的是，图9所示的操作顺序仅是本公开的一个示例。
72.在图9所述的模式选择方法中，nrz模式被设置为默认模式，但是本公开不限于此。在根据本公开的模式选择方法中，pam4模式可以被设置为默认模式。
73.图10是示出根据示例实施例的存储器设备100的模式选择方法的流程图。在下文中，将参考图1至图10描述存储器设备100的模式选择方法。
74.存储器设备100基本上可以在pam4模式下与控制器200进行通信(s210)。可以确定与数据通道相对应的半带宽值bw/2是否大于参考带宽db_ref(s220)。当半带宽值bw/2大于参考带宽db_ref时，可以确定所消耗的电流i是否高于参考电流i_ref(s230)。当所消耗的电流i高于参考电流i_ref时，可以确定端接电压v是否高于参考电压v_ref(s240)。当端接电压v高于参考电压v_ref时，可以保持pam4模式(s250)。
75.当半带宽值bw/2不大于参考带宽db_ref、所消耗的电流i不高于参考电流i_ref、或端接电压v不大于参考电压v_ref时，可以选择nrz模式(s260)。
76.通常，可以在启动或特定情况时对存储器设备执行训练操作。训练可以使得控制器提高与存储器设备的数据或信号交换的可靠性。例如，各种情况下的训练数据可以写到存储器设备或从存储器设备读出以确定改善的或最佳的时钟定时或参考电平。可以在训练操作时间段期间执行根据本公开的存储器设备100的模式选择操作。
77.图11是示出根据示例实施例的存储器系统20的图。参考图11，与图1所示的存储器系统10相比，存储器系统20可以包括：包括训练逻辑201的控制器200a。训练逻辑201可以对存储器设备100的数据通道执行训练操作，以根据预定或希望的方案与存储器设备100进行通信。根据这样的训练操作，存储器设备100可以检测和选择最适合数据通道的传输信令模式。
78.根据示例实施例，可以通过使用检测到的模式参数设置模式寄存器设置(mrs)来选择传输信令模式。
79.图12a是示出根据示例实施例的存储器系统的训练操作的梯形图。在下文中，将参考图1至图11描述存储器设备mem和控制器cntl中的训练操作。
80.在执行通信以前，控制器cntl可以向存储器设备mem(s10)发送训练请求(或训练命令)。存储器设备mem可以响应于训练请求而执行与数据通道相对应的训练操作。具体地，存储器设备mem可以检测至少一个模式参数，以选择用于数据通道的改善的或最佳的传输信令模式(s11)。至少一个模式参数可以包括与数据通道相关联的所消耗的电流、端接电压和通道损失。存储器设备mem可以向控制器cntl发送与检测到的模式参数相关联的标志信息(s12)。控制器cntl可以基于标志信息来选择传输信令模式(s13)。控制器cntl可以向存储器设备mem发送用于设置传输信令模式的mrs信息(s14)。存储器设备100可以基于mrs信息来执行与传输信令模式pam4/nrz相关联的mrs设置(s15)。
81.在根据本公开的存储器系统中，传输信令模式设置无需限制为mrs设置。根据本公开的存储器系统可以使用由存储器设备检测到的模式参数来选择传输信令模式。
82.图12b是示出根据示例实施例的存储器系统的训练操作的梯形图。在下文中，将参考图1至图11描述存储器设备mem和控制器cntl中的训练操作。
83.在执行通信以前，控制器cntl可以向存储器设备mem发送训练请求(或训练命令)(s20)。存储器设备mem可以响应于训练请求而执行与数据通道相对应的训练操作，并且可以检测至少一个模式参数，作为训练操作的结果(s11)。存储器设备mem可以使用检测到的模式参数来选择传输信令模式pam4/nrz(s22)。存储器设备mem可以向控制器cntl发送与已选择的传输信令模式pam4/nrz相对应的模式标志信息(s23)。控制器cntl可以基于模式标志信息来选择传输信令模式pam4/nrz(s24)。
84.要理解的是，图12a和图12b中描述的使用检测到的模式参数选择传输信令模式的
方法仅是本公开的示例。
85.图13是示出根据示例实施例的执行至少一个命令/地址校准的存储器系统的图。
86.参考图13，存储器系统1000可以包括控制器1800和/或存储器设备1900。控制器1800可以包括时钟生成器1801、命令/地址ca生成器1802、命令/地址参考生成器1803、寄存器1804、比较器1806、相位/定时控制器1808和/或数据输入单元1810/数据输出单元1812。控制器1800可以通过时钟信号线向存储器设备1900提供由时钟生成器1801生成的时钟信号ck。
87.在示例实施例中，存储器系统1000可以具有设置在接口中的附加的命令/地址参考信号ca_ref线。在校准模式下，命令/地址参考信号ca_ref线可以用于发送和接收命令/地址的参考信号ca_ref、命令/地址的参考值。
88.使用这些命令/地址的参考值的校准结果值可以提供给相位/定时控制器1808，以调整命令/地址信号ca的相位/定时。因为存在附加的命令/地址参考信号ca_ref线，所以可以执行校准操作，以在执行用于发送命令/地址信号ca的操作的同时调整命令/地址信号ca的相位/定时。
89.ca生成器1802可以响应于相位/定时控制器1808的控制信号ctr而生成经相位或定时调整的命令/地址信号ca，并且可以向存储器设备1900发送经相位或定时调整的命令/地址信号ca。
90.命令/地址参考生成器1803可以具有与命令/地址生成器1802相同的配置，并且可以生成与由命令/地址生成器1802生成的命令/地址信号ca相同的第一命令/地址参考信号ca_ref。
91.第一命令/地址参考信号ca_ref1可以被提供给寄存器1804。而且，第一命令/地址参考信号ca_ref1可以通过数据输出单元1812发送到ca参考总线16，并且可以通过ca参考总线16提供给存储器设备1900。
92.寄存器1804可以存储第一命令/地址参考信号ca_ref1。比较器1806可以将存储在寄存器1804中的第一命令/地址参考信号ca_ref1与从数据输入单元1810输出的第三命令/地址参考信号ca_ref3进行比较。比较器1804可以将第一命令/地址参考信号ca_ref1的数据与第三命令/地址参考信号ca_ref3的数据进行比较，以生成通过或失败信号p/f。
93.相位/定时控制器1808可以根据比较器1806的通过或失败信号p/f来生成指示命令/地址信号ca的相位偏移的控制信号ctr。控制信号ctr可以调整命令/地址信号ca的相位或定时以生成经相位调整的命令/地址信号ca。
94.数据输入单元1810可以接收由存储器设备1900通过ca参考总线发送的第二命令/地址参考信号ca_ref2，并且可以向比较器1806发送第二命令/地址参考信号ca_ref2，作为第三命令/地址参考信号ca_ref3。
95.数据输出单元1812可以接收由命令/地址参考生成器1803生成的第一命令/地址参考信号ca_ref1，并且向ca参考总线12发送第一命令/地址参考信号ca_ref1。
96.存储器设备1900可以包括时钟缓冲器1902、命令/地址ca接收器1904、命令/地址参考接收器1906和/或数据输入单元1908/数据输出单元1910。时钟缓冲器1902可以接收通过时钟信号线发送的时钟信号ck，以生成内部时钟信号ick。ca接收器1904可以响应于内部时钟信号ick而接收通过ca总线发送的芯片选择信号/cs、时钟使能信号cke和命令/地址信
号ca。
97.时钟使能信号cke可以被用作伪命令，其充当通过ca总线发送的命令/地址信号ca的读命令。当时钟使能信号cke激活时，ca接收器1904可以接收命令/地址信号ca。
98.数据输入单元1908可以接收由控制器1800通过ca参考总线发送的第一命令/地址参考信号ca_ref1，并且可以向命令/地址参考接收器1906发送第一命令/地址参考信号ca_ref1。命令/地址参考接收器1906可以具有与ca接收器1904相同的配置。命令/地址参考接收器1906可以响应于内部时钟信号ick而接收通过ca参考总线发送的芯片选择信号/cs、时钟使能信号cke和第一命令/地址参考信号ca_ref1，以生成第二命令/地址参考信号ca_ref2。
99.第二命令/地址参考信号ca_ref2可以与由ca接收器1904通过响应于内部时钟信号ick而接收通过ca总线发送的芯片选择信号/cs、时钟使能信号cke和命令/地址信号ca所输出的信号相同。可以通过数据输出单元1910向ca参考总线发送第二命令/地址参考信号ca_ref2。
100.在下文中，将描述在存储器系统1000中执行的ca校准。控制器1800的ca生成器1802可以响应于相位/定时控制器1808的控制信号ctr而调整命令/地址信号ca的相位或定时，以向ca总线发送命令/地址信号ca。命令/地址参考生成器1803可以生成与命令/地址信号ca相同的第一命令/地址参考信号ca_refl，并且可以向ca参考总线发送第一命令/地址参考信号ca_refl。
101.存储器设备1900的ca参考接收器1906可以根据内部时钟信号ick和时钟使能信号cke接收第一命令/地址参考信号ca_ref1，以生成第二命令/地址参考信号ca_ref2。可以向ca参考总线发送存储器设备1900的第二命令/地址参考信号ca_ref2。
102.控制器1800可以向比较器1806发送通过ca参考总线发送的第一命令/地址参考信号ca_ref1作为第二命令/地址参考信号ca_ref2。比较器1806可以将第一命令/地址参考信号ca_ref1的数据与第二命令/地址参考信号ca_ref2的数据进行比较，以生成通过或失败信号p/e。相位/定时控制器1808可以根据比较器1806的通过或失败信号p/f，生成对命令/地址信号ca的相位偏移加以指示的控制信号ctr。ca生成器1802可以根据控制信号ctr，生成经相位调整的命令/地址信号ca。
103.利用这种ca校准操作的重复，控制器1800的相位/定时控制器1808可以确定通过(p)的位置的中部在命令/地址信号ca窗口的中部，并且可以生成用于使命令/地址信号ca窗口的中部变成时钟信号ck的边沿的命令/地址信号ca，以及向存储器设备1900提供该命令/地址信号ca。因此，存储器设备1900可以在时钟信号ck的上升沿/下降沿接收命令/地址信号ca，在该ca中，有效窗口的中部设置在由ck和ckb(即，时钟信号的反转信号)构成的一对时钟信号(时钟信号对)的上升沿/下降沿处。
104.根据示例实施例的存储器系统1000可以包括分别设置在控制器1800和存储器设备1900中的参考图1至图12b描述的双模式收发器1820和双模式收发器1920。
105.在示例实施例中，双模式收发器1820和1920中的每一个可以实时地通过多个数据通道dq选择nrz和pam4模式中的一个，并且可以以所选择的模式发送数据。
106.根据示例实施例的存储器系统可以设置在单个基板上。
107.图14是示出根据示例实施例的存储器系统2000的图。参考图14，存储器系统2000
可以包括安装在基板2001上的控制芯片2100和/或存储器芯片2200。在示例实施例中，控制芯片2100和存储器芯片2200可以通过设置有中介层的基板2001彼此连接。控制芯片2100和存储器芯片2200中的每一个可以包括图1至图12b中描述的双模式收发器(双模式xcvr)。
108.根据示例实施例的存储器设备可以应用于计算系统。
109.图15是示出根据示例实施例的计算系统3000的图。参考图15，计算系统3000可以包括至少一个易失性存储器模块(dimm)3100、至少一个非易失性存储器模块(nvdimm)3200和/或至少一个中央处理单元(cpu)3300。
110.计算系统3000可以用作多个设备中的一个，该多个设备例如为计算机、便携式计算机、超级移动个人计算机(umpc)、工作站、数据服务器、上网本、个人数据助理(pda)、web平板计算机、无绳电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、数字相机、数字录音机/播放器、数字图片/视频记录器/播放器、便携式游戏机、导航系统、黑匣子、3d电视机、能够在无线环境发送和接收信息的设备、可穿戴设备、构成家庭网络的各种电子设备中的一种、构成计算机网络的各种电子设备中的一种、构成远程信息网络的各种电子设备中的一种、射频识别(rfid)、构成计算系统的各种电子设备中的一种等。
111.至少一个非易失性存储器模块3200可以包括至少一个非易失性存储器。在示例实施例中，至少一个非易失性存储器可以包括nand闪存、垂直nand(vnand)闪存、nor闪存、电阻式随机存取存储器(rram)、相变存储器(pram)、磁阻式随机存取存储器(mram)、铁电式随机存取存储器(fram)、自旋转移力矩随机存取存储器(stt-ram)、晶闸管随机存取存储器(tram)等。
112.在示例实施例中，存储器模块3100和存储器模块3200中的至少一个可以根据通道环境改变图1至图12中描述的多电平传输信令模式，并且可以包括根据已改变的传输信令模式与中央处理单元3300执行数据通信的接口电路if。
113.在示例实施例中，存储器模块3100和3200可以根据ddrx接口(其中x是1或更大的整数)连接到中央处理单元3300。
114.至少一个中央处理单元3300可以被实现为控制易失性存储器模块3100和非易失性存储器模块3200。在示例实施例中，中央处理单元3300可以包括通用微处理器、多核处理器、数字信号处理器(dsp)、专用集成电路(asic)或其组合。
115.根据示例实施例的传输信令模式变化可以在堆叠存储器封装芯片中执行。
116.图16是示出根据示例实施例的计算系统的图。参考图16、计算系统4000可以包括主机处理器4100和/或由主机处理器4100控制的至少一个存储器封装芯片4210。
117.在示例实施例中，主机处理器4100和存储器封装芯片4210可以通过通道4001发送和接收数据。
118.存储器封装芯片4210可以包括堆叠存储器芯片和控制器芯片。如图16所示，存储器封装芯片4210可以包括设置在dram控制器芯片上的多个dram芯片。要理解的是，根据本公开的存储器封装芯片的配置不限于此。
119.在示例实施例中，传输信令模式可以根据存储器封装芯片4210的堆叠存储器芯片和控制器芯片之间的内部通道环境而变化。
120.在示例实施例中，传输信令模式可以根据主机处理器4100和存储器封装芯片4210之间的通道环境实时地变化。
121.根据本公开的数据通信方法可以应用于数据中心。
122.图17是示出应用根据示例实施例的存储器设备的数据中心的图。参考图17，数据中心7000是收集各种类型的数据并且提供服务的设施，并且还可以被称为数据存储中心。数据中心7000可以是用于管理搜索引擎和数据库的系统，并且可以是在公司(例如，银行)或组织(例如，政府机构)中使用的计算系统。数据中心7000可以包括应用服务器7100至7100n和/或存储服务器7200至7200m。可以根据示例实施例不同地选择应用服务器7100至7100n的数量和存储服务器7200至7200m的数量，并且应用服务器7100至7100n和存储服务器7200至7200m的数量可以彼此不同。
123.应用服务器7100或存储服务器7200可以包括处理器7110和7210以及存储器7120和7220中的至少一个。为了描述作为一个示例的存储服务器7200，处理器7210可以控制存储服务器7200的整体操作，并且可以访问存储器7220以执行加载到存储器7220中的命令和/或数据。存储器7220可以是双倍数据速率同步dram(ddr sdram)、高带宽存储器(hbm)、混合存储器立方体(hmc)、双列直插式存储器模块(dimm)、光烷(optane)dimm或非易失性dimm(nvmdimm)。根据示例实施例，可以不同地选择存储服务器7200中包括的处理器7210的数量。
124.在示例实施例中，处理器7210和存储器7220可以提供处理器-存储器对。在示例实施例中，处理器7210和存储器7220的数量可以彼此不同。处理器7210可以包括单核处理器或多核处理器。存储服务器7200的描述可以类似地应用于应用服务器7100。根据示例实施例，应用服务器7100可以不包括存储设备7150。存储服务器7200可以包括至少一个存储设备7250。存储设备7259可以被配置为根据通道环境来改变传输信令模式，如参考图1至图16所述。
125.应用服务器7100至7100n和存储服务器7200至7200m可以通过网络7300彼此通信。网络7300可以使用光纤通道(fc)、以太网等来实现。fc可以是用于较高速度的数据传输的介质，并且可以使用光开关来提供更高的性能/更高的可用性。存储服务器7200至7200m可以根据网络7300的接入方法被设置为文件存储器、块存储器或对象存储器。
126.在示例实施例中，网络7300可以是存储区域网络(san)。例如，san可以是使用fc网络并且根据fc协议(fcp)实现的fc-san。作为另一个示例，san可以是使用tcp/ip网络并且根据基于tcp/ip的scsi或互联网scsi(iscsi)协议实现的ip-san。在示例实施例中，网络7300可以是诸如tcp/ip网络之类的通用网络。例如，网络7300可以根据诸如以下协议实现：基于以太网的fc(fcoe)、网络附接存储器(nas)、基于fabrics的nvme(nvme-of)等。
127.在下文中，将集中对应用服务器7100和存储服务器7200提供描述。应用服务器7100的描述可以应用于另一应用服务器7100n，并且存储服务器7200的描述可以应用于另一存储服务器7200m。
128.应用服务器7100可以通过网络7300将由用户或客户端请求存储的数据存储在存储服务器7200至7200m中的一个中。此外，应用服务器7100可以通过网络7300从存储服务器7200至7200m中的一个获得由用户或客户端请求读取的数据。例如，应用服务器7100可以被实现为web服务器、数据库管理系统(dbms)等。
129.应用服务器7100可以通过网络7300访问另一应用服务器7100n中包括的存储器7120n或存储设备7150n，或者可以通过网络7300访问存储服务器7200至7200m或存储服务
器7200至7200m中包括的存储设备7250至7250m或存储器7220至7220m。因此，应用服务器7100可以对存储在应用服务器7100至7100n和/或存储服务器7200至7200m中的数据执行各种操作。例如，应用服务器7100可以执行命令，以在应用服务器7100至7100n和/或存储服务器7200至7200m之间移动或复制数据。在一些示例实施例中，数据可以通过存储器7220至7220m从存储服务器7200至7200m移动到存储设备7250至7250m，从而移动到存储服务器7200至7200m，或者可以直接移动到应用服务器7100至7100n的存储器7120至7120n。通过网络7300移动的数据可以是为了安全或隐私被加密的数据。
130.为了描述作为一个示例的存储服务器7200，接口7254可以提供处理器7210和控制器7251之间的物理连接以及nic 7240和控制器7251之间的物理连接。例如，接口7254可以通过将存储设备7250直接连接到专用电缆的直连存储(das)方法实现。此外，例如，接口7254以诸如以下的各种接口方式实现：高级技术附件(ata)、串行ata(sata)、外部sata(e-sata)、小型计算机小型接口(scsi)、串行附接scsi(sas)、外围pci组件互连(pci快速)、pcie(nv快速)、nvme(nvm快速)、ieee 1394、通用串行总线(usb)、安全数字(sd)卡、多媒体卡(mmc)、嵌入式多媒体卡(emmc)、通用闪存(ufs)、嵌入式通用闪存(eufs)、紧凑闪存(cf)卡接口等。
131.存储服务器7200还可以包括交换器7230和nic 7240。交换器7230可以在处理器7210的控制下选择性地将处理器7210和存储设备7250彼此连接或选择性地将nic 7240和存储设备7250彼此连接。
132.在示例实施例中，nic 7240可以包括网络接口卡、网络适配器等。nic 7240可以通过有线接口、无线接口、蓝牙接口、光接口等连接到网络7300。nic 7240可以包括内部存储器、dsp、主机总线接口等，并且可以通过主机总线接口连接到处理器7210和/或交换器7230。主机总线接口可以被实现为接口7254的上述示例中的一个。在示例实施例中，nic 7240可以与处理器7210、交换器7230和存储设备7250中的至少一个集成。
133.在存储服务器7200至7200m或应用服务器7100至7100n中，处理器可以向存储设备7150至7150n和7250至7250m发送数据，或者向存储器7120至7120n和7220至7220m发送命令，以进行编程或读取数据。在一些示例实施例中，数据可以是通过纠错码(ecc)引擎进行了纠错的纠错数据。该数据是经过数据总线反相(dbi)或数据掩蔽(dm)的数据，并且可以包括循环冗余码(crc)信息。该数据可以是为了安全或隐私被加密的数据。
134.存储设备7150至7150m和7250至7250m可以响应于从处理器接收的读命令而向nand闪存设备7252至7252m发送控制信号和命令/地址信号。因此，当从nand闪存设备7252至7252m读数据时，读使能信号re可以被输入为数据输出控制信号，以用于向dq总线输出数据。可以使用读使能信号re来生成数据选通dqs。命令和地址信号可以根据写使能信号we的上升沿或下降沿被锁存在页缓冲器中。
135.控制器7251可以控制存储设备7250的整体操作。在示例实施例中，控制器7251可以包括静态随机存取存储器(sram)。控制器7251可以响应于写命令而向nand闪存7252写数据，或者可以响应于读命令而从nand闪存7252读数据。例如，写命令和/或读命令可以由存储服务器7200中的处理器7210、另一存储服务器7200m中的处理器7210m或应用服务器7100和7100n中的处理器7110和7110n提供。dram 7253可以暂时存储(缓冲)要写到nand闪存7252的数据或从nand闪存7252读取的数据。此外，dram 7253可以存储元数据。元数据是用
户数据或由控制器7251生成的用于管理nand闪存7252的数据。存储设备7250可以包括用于安全或隐私的安全元件(se)。
136.如上所述，示例实施例提供了选择传输信令模式的存储器设备、控制该存储器设备的控制器、包括该存储器设备的存储器系统及其操作方法。存储器设备可以根据通道环境选择传输信令模式，并且可以根据所选择的传输信令模式发送和接收数据，以在改善的或最佳的环境下自动执行通信。
137.此外，存储器设备可以在训练时间段期间检测和选择改善的或最佳的传输信令模式，以自适应地根据通道环境操作。
138.上面公开的元件中的一个或多个可以包括或被实现在以下处理电路中：诸如包括逻辑电路的硬件；诸如执行软件的处理器的硬件/软件组合；或二者的组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
139.虽然以上已经示出并描述了示例实施例，但是本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和改变。