高速电平移位器的制作方法

技术特征：
1.一种高速电平移位器，包括：输出电路，配置为响应于低电压范围的输入信号输出高电压范围的输出信号；输入电路，配置为响应于所述输入信号来控制所述输出信号的输出；以及连接电路，连接所述输出电路和所述输入电路，其中，所述输出电路工作在所述高电压范围内，其中，所述输入电路工作在所述低电压范围内，以及其中，所述连接电路降低从所述输出电路施加到所述输入电路的电压。2.根据权利要求1所述的高速电平移位器，其中，所述输入电路响应于所述输入信号来控制通过所述输出电路的输出端子输出的所述输出信号。3.根据权利要求1所述的高速电平移位器，其中，所述连接电路响应于所述输入信号选择性地执行所述输出电路与所述输入电路的连接。4.根据权利要求1所述的高速电平移位器，其中，所述连接电路通过恒定电压来保持所述输出电路与所述输入电路的连接。5.根据权利要求4所述的高速电平移位器，其中，所述连接电路通过具有在所述高电压范围的输出驱动电压与所述低电压范围的输入驱动电压之间的电平的所述恒定电压来保持所述输出电路与所述输入电路的连接。6.根据权利要求5所述的高速电平移位器，其中，所述连接电路使用所述低电压范围的所述输入驱动电压作为所述恒定电压。7.根据权利要求1所述的高速电平移位器，其中，所述输出电路包括并联配置的第一输出端子和第二输出端子，所述输出电路响应于非反相的输入信号通过所述第一输出端子输出第一输出信号，并且响应于反相的输入信号通过所述第二输出端子输出第二输出信号，所述输入电路响应于所述非反相的输入信号来控制所述第一输出端子的所述第一输出信号的输出，并且响应于所述反相的输入信号来控制所述第二输出端子的所述第二输出信号的输出，以及所述连接电路降低从所述第一输出端子或所述第二输出端子施加到所述输入电路的电压。8.根据权利要求7所述的高速电平移位器，其中，所述连接电路降低所述电压，使得所述第一输出信号和所述第二输出信号以包括在所述低电压范围内的电平施加在所述输入电路上。9.根据权利要求8所述的高速电平移位器，其中，所述输入电路包括第一低电压晶体管和第二低电压晶体管，所述第一低电压晶体管工作在所述低电压范围内并通过其栅极的所述非反相的输入信号选择性地将所述第一输出端子控制到接地电平，所述第二低电压晶体管工作在所述低电压范围内并通过其栅极的所述反相的输入信号选择性地将所述第二输出端子控制到所述接地电平，所述连接电路包括第一连接晶体管和第二连接晶体管，所述第一连接晶体管连接所述第一输出端子与所述第一低电压晶体管，所述第二连接晶体管连接所述第二输出端子与所述第二低电压晶体管，以及通过施加在所述第一连接晶体管或所述第二连接晶体管的漏极与源极之间的电压来
降低从所述第一输出端子或所述第二输出端子施加到所述输入电路的电压。10.根据权利要求9所述的高速电平移位器，其中，所述输出电路包括第一高电压晶体管和第二高电压晶体管，所述第一高电压晶体管工作在所述高电压范围内并通过其栅极的所述非反相的输入信号选择性地将所述高电压范围的输出驱动电压传输到所述第一输出端子，所述第二高电压晶体管工作在所述高电压范围内并通过其栅极的所述反相的输入信号选择性地将所述高电压范围的所述输出驱动电压传输到所述第二输出端子。11.根据权利要求9所述的高速电平移位器，其中，所述第一连接晶体管和所述第二连接晶体管工作在低于所述高电压范围且高于所述低电压范围的中等电压范围内。12.根据权利要求9所述的高速电平移位器，其中，所述输入电路还包括钳位电路，所述钳位电路连接到所述第一低电压晶体管和所述第二低电压晶体管的漏极；以及所述钳位电路将截止的所述第一低电压晶体管或所述第二低电压晶体管的所述漏极钳位到恒定电压。13.根据权利要求12所述的高速电平移位器，其中，所述钳位电路包括：第一钳位电路，配置为在所述第一低电压晶体管截止时响应于所述非反相的输入信号向所述第一低电压晶体管的所述漏极提供所述恒定电压；以及第二钳位电路，配置为在所述第二低电压晶体管截止时响应于所述反相的输入信号向所述第二低电压晶体管的所述漏极提供所述恒定电压。14.根据权利要求13所述的高速电平移位器，其中，所述第一钳位电路和所述第二钳位电路中的每个包括串联连接并且相同的多个pmos晶体管。15.根据权利要求12所述的高速电平移位器，其中，所述钳位电路使用所述低电压范围的输入驱动电压作为所述恒定电压。

技术总结
公开了将低电压转换为高电压的高速电平移位器。高速电平移位器包括：输出电路，配置为响应于低电压范围的输入信号输出高电压范围的输出信号；输入电路，工作在低电压范围内，并且配置为响应于输入信号来控制输出信号通过输出端子的输出；以及连接电路，配置为降低从输出电路施加到输入电路的电压。输出电路施加到输入电路的电压。输出电路施加到输入电路的电压。


技术研发人员：尹章铉
受保护的技术使用者：硅工厂股份有限公司
技术研发日：2021.08.13
技术公布日：2022/2/23